Automatismos Industriales

See
discussions, stats, and author profiles for this publication at: https://www.researchgate.net/publication/266244394
Automatismos Industriales
Article
CITATION READS
1 4,079
4 authors, including:
Cristian Guarnizo
Universidad Tecnológica de Pereira
21 PUBLICATIONS 22 CITATIONS
SEE PROFILE
Some of the authors of this publication are also working on these related projects:
Model Selection of Latent Force Models View project
Identification of Brain Regions View project
All content following this page was uploaded by Cristian Guarnizo on 18 February 2015.
The user has requested enhancement of the downloaded file.

Automatismos Industriales
Álvaro Ángel Orozco Gutiérrez

Cristian Guarnizo Lemus
Mauricio Holguín Londoño
2008
Taller de Publicaciones- Universidad Tecnológica de Pereira

camare@utp.edu.co
*Realizado bajo el auspicio de COLCIENCIAS, Proyectos:

1110-14-17905: Sistema automatizado efectivo y apropiado de caracterización y clasificación de señales
electromiográficas para el control de prótesis y brazos robóticos
1110-405-20247: Identificación en línea de modos tempranos de fallas dinámicas en máquinas rotativas

ISBN: 978-958-8272-99-3
Este libro está hecho con la ayuda de LYX 1.4.5

PREFACIO
La industrialización rápida y continua que vive la sociedad ha llevado a un

nuevo nivel la automatización de sistemas productivos. Se emplea cada vez
más los Controladores de Lógica Programable, o PLCs, y existe una tenden-
cia hacia la incursión en sistemas de automatización basados enteramente en
PC. Nuevos desafíos relacionados con la automatización tratan cada vez con
sistemas más difíciles de simular, implementar y validar por lo que además
se hace necesario emplear técnicas de mayor generalidad y poder que permi-
tan una posterior implementación en los sistemas tradicionales o actuales. El
objetivo de este libro es presentar las principales técnicas de análisis e imple-
mentación de sistemas para su automatización y ahondar en los estándares
actuales que permiten portabilidad y flexibilidad en los sistemas diseñados.
El material encontrado en este libro presenta una breve introducción a la
evolución de los automatismos, pasando por los fundamentos básicos sobre los
cuales se desarrolla como lo son la lógica de predicados, el álgebra de Boole,
las funciones de conmutación y los sistemas secuenciales; también se encuentra
las metodologías clásicas y modernas de diseño que permiten su mutua inte-
gración a la hora de implementar un sistema global. Se hace énfasis final en las
técnicas de programación enmarcadas dentro del Estándar IEC 61131-3 con el
objeto de facilitar la integración de varios sistemas de diferente procedencia o
de permitir la implementación de sistemas complejos.
El Capítulo 1 presenta una breve introducción al origen y motivación de
los automatismos, mientras en el Capítulo 2 se hace énfasis en la evolución de
los mismos y se centra en la descripción de los componentes generales de un
automatismo así como en las metodologías de lógica cableada y programada.
El fundamento básico de los automatismos está en la lógica de predicados
y el álgebra de Boole, los cuales se presentan en el Capítulo 3, donde además
se encuentra contenido todo lo relacionado con la síntesis de sistemas com-
binacionales y la presentación de los sistemas secuenciales y dispositivos de
memoria, los cuales complementan la base general para el diseño de todo au-
tomatismo. La lógica cableada, como método clásico de diseño, se presenta en
III
el Capítulo 4, mientras otra técnica con mayor alcance se presenta en el Capí-
tulo 5, donde está todo lo relacionado con las redes de Petri y su orientación al
modelamiento, diseño y validación de automatismos.
Finalmente, en el Capítulo 6, se trata el Estándar IEC 61131-3 el cual presen-
ta las diversas técnicas de programación más usadas para la implementación
de automatismos con la motivación de brindar una metodología que permita
la portabilidad e interoperabilidad de los diversos sistemas existentes.
IV
Notaciones
Notación Significado
Texto en cursiva Resalta palabras claves
a, b, c, di Constantes
w, x, y, z, xi , αi , ε, ζ Variables
J, K, L Relatores
f , g, h Denotan una función
| Descriptor
{e1, e2, · · · , en} Conjunto en notación por extensión
∪ Unión de conjuntos
∩ Intersección de conjuntos
∅ Conjunto vacío
H Función Booleana
∧ Conectiva lógica AND
∨ Conectiva lógica OR
¬ Conectiva lógica NOT
⊕ Conectiva lógica XOR
Conectiva lógica NXOR
→ Conectiva lógica de implicación
↔ Conectiva lógica de coimplicación
L Lenguaje formal de primer orden
L
Lenguaje formal sin descriptor
Cuantificador existencial
Cuantificador universal
∈ Pertenencia
F Expresión Booleana
F
d Expresión Booleana Dual
m Sumatoria de mintérminos
M Productoria de maxtérminos
d Términos Don’t Care o no importa
Q(t) Estado presente en una memoria
Q(t + 1) Estado siguiente en una memoria
V
NA Contacto normalmente abierto
NC Contacto normalmente cerrado
A, B, M, N Contactor
CR, CR, CRB Relé
TR Relé de temporización
TR ON Relé de temporización al trabajo
TR OFF Relé de temporización al reposo
TA Contacto temporizado a la apertura
TC Contacto temporizado al cierre
CRc Relé de campo
CRsc Relé de sobrecarga
RdP Red de Petri
P Conjunto de lugares de una RdP
pi i-ésimo lugar de una RdP
T Conjunto de Transiciones de una RdP
tj j-ésima transición de una RdP
F ⊆ (P x T ) ∪ (T x P ) Conjunto de arcos de una RdP
W : F → {1, 2, 3, ...} Función de peso en los arcos de una RdP
M0 Marcado inicial de una RdP
Mn n-ésimo marcado alcanzable de una RdP
M (pi ) Valor del marcado en el i-ésimo lugar
N = {P, T, F, W } RdP sin marcado inicial
P N = {N, M0 } RdP con marcado inicial
α (pi , tj ) = w (pi , tj ) Función de incidencia previa
β (tj , pi ) = w (tj , pi ) Función de incidencia posterior
σ Vector secuencia de disparo
N G = {P, T, α, β} RdP generalizada
Número arbitrariamente grande de marcas
G = {V, E} Gráfico de cobertura
PN∗ Subred de Petri
C+ Matriz de incidencia posterior
C− Matriz de incidencia previa
C Matriz de incidencia
c+ij Elemento ij de C+
c−ij Elemento ij de C−
cij Elemento ij de C
•
tj Lugares de entrada de la transición t j
t•j Lugares de salida de la transición tj
•
pi Transiciones de entrada del lugar pi
p•i Transiciones de salida del lugar pi
ME Máquina de estados
GM Gráfico marcado
LE Red de libre elección
µk Vector de disparo
MT Matriz transpuesta de M
VI
Γ Vector anulador derecho de C
∆ Vector anulador izquierdo de C
γi i-ésimo elemento de Γ
δi i-ésimo elemento de ∆
N Gd RdP dual de N G
Cd Matriz de incidencia de una RdP dual
Γ Soporte del T-invariante
∆ Soporte del P-invariante
CONSTRUCTOR Palabra reservada IEC 61131-3
IF · · · THEN Palabra reservada resaltada
Texto a ingresar Texto código IEC 61131-3
VII
VIII
Índice General
1. INTRODUCCIÓN 1
2. FUNDAMENTOS DE LOS AUTOMATISMOS 5

2.1. Reseña Histórica . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2. Evolución de los Automatismos . . . . . . . . . . . . . . . . . . . 8
2.3. Componentes de los Automatismos . . . . . . . . . . . . . . . . 9
2.4. Lógica Cableada . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.5. Lógica Programada . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3. ANÁLISIS Y SÍNTESIS DE AUTOMATISMOS 15

3.1. Lógica de Predicados . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.1.1. Presentación del Lenguaje Formal . . . . . . . . . . . . . 15
3.1.2. Tablas de Verdad . . . . . . . . . . . . . . . . . . . . . . . 17
3.1.3. Definición del Lenguaje Formal . . . . . . . . . . . . . . . 19
3.1.4. Expresiones, Términos y Fórmulas . . . . . . . . . . . . . 20
3.2. Álgebra de Boole . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.2.1. Principio de Dualidad . . . . . . . . . . . . . . . . . . . . 22
3.2.2. Teoremas Fundamentales . . . . . . . . . . . . . . . . . . 23
3.2.3. Funciones de Conmutación . . . . . . . . . . . . . . . . . 24
3.2.4. Funciones Lógicas . . . . . . . . . . . . . . . . . . . . . . 25
3.2.4.1. Universalidad de la NAND y la NOR . . . . . . 29
3.2.5. Formas Algebraicas Estándar . . . . . . . . . . . . . . . . 30
3.2.5.1. Formas SOP y POS . . . . . . . . . . . . . . . . 30
3.2.5.2. Formas Canónicas . . . . . . . . . . . . . . . . . 31
3.2.5.3. Formas Canónicas Equivalentes . . . . . . . . . 33
3.2.6. Términos “Don’t Care” . . . . . . . . . . . . . . . . . . . . 33
3.3. Simplificación de Funciones de Conmutación . . . . . . . . . . . 34
3.3.1. Mapas de Karnaugh . . . . . . . . . . . . . . . . . . . . . 34
3.3.2. Simplificación por Mapas de Karnaugh . . . . . . . . . . 37
3.3.3. Simplificación por Quine-McCluskey . . . . . . . . . . . 41
3.4. Automatismos Secuenciales . . . . . . . . . . . . . . . . . . . . . 44
3.4.1. Clasificación de los Sistemas Secuenciales . . . . . . . . . 45
3.4.1.1. Máquinas de Mealy y de Moore . . . . . . . . . 45
3.4.1.2. Sistemas Síncronos y Asíncronos . . . . . . . . 46
IX
3.4.2. Diagrama de Estados . . . . . . . . . . . . . . . . . . . . 46
3.4.3. Dispositivos de Memoria . . . . . . . . . . . . . . . . . . 47
3.4.3.1. Latch Set-Reset . . . . . . . . . . . . . . . . . . . 48
3.4.3.2. Latch SCR . . . . . . . . . . . . . . . . . . . . . . 51
3.4.3.3. Latch D . . . . . . . . . . . . . . . . . . . . . . . 52
3.4.3.4. Flip-Flop SR . . . . . . . . . . . . . . . . . . . . 53
3.4.3.5. Flip-Flop D . . . . . . . . . . . . . . . . . . . . . 54
3.4.3.6. Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . 55
3.4.3.7. Flip-Flop T . . . . . . . . . . . . . . . . . . . . . 56
3.4.4. Implementación de Automatismos Secuenciales . . . . . 56
3.5. Ejercicios Propuestos . . . . . . . . . . . . . . . . . . . . . . . . . 62
4. LÓGICA CABLEADA 67
4.1. Dispositivos de Mando y Control . . . . . . . . . . . . . . . . . . 67
4.1.1. El Contactor . . . . . . . . . . . . . . . . . . . . . . . . . . 67
4.1.1.1. Categorías Según el Empleo . . . . . . . . . . . 70
4.1.2. El Relé . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.1.3. Relé de Enclavamiento . . . . . . . . . . . . . . . . . . . . 71
4.1.4. Contactor con Bobina de Autorretención . . . . . . . . . 71
4.1.5. Relé de Temporización al Trabajo (Relé Tipo ON) . . . . 71
4.1.6. Relé de Temporización al Reposo (Relé Tipo OFF) . . . . 72
4.1.7. Relé de Temporización al Trabajo y al Reposo . . . . . . . 73
4.1.8. Elementos de Mando . . . . . . . . . . . . . . . . . . . . . 73
4.2. Funciones Básicas de Lógica Cableada . . . . . . . . . . . . . . . 74
4.2.1. Función Interruptor y Función Sello . . . . . . . . . . . . 74
4.2.2. Función Detector de Flancos . . . . . . . . . . . . . . . . 75
4.2.3. Función Toggle . . . . . . . . . . . . . . . . . . . . . . . . 76
4.2.4. Función Memoria Biestable . . . . . . . . . . . . . . . . . 77
4.2.5. Función Tren de Pulsos . . . . . . . . . . . . . . . . . . . 78
4.2.6. Función Refresco . . . . . . . . . . . . . . . . . . . . . . . 79
4.2.7. Función Simulación de Relé Tipo OFF con ON . . . . . . 80
4.2.8. Función Simulación de Relé Tipo ON con OFF . . . . . . 80
4.2.9. Función Contador . . . . . . . . . . . . . . . . . . . . . . 81
4.3. Lógica de Conmutación con Lógica Cableada . . . . . . . . . . . 81
4.4. Diseños Básicos en Lógica Cableada . . . . . . . . . . . . . . . . 84
4.4.1. Activación Alternada de Cargas . . . . . . . . . . . . . . 84
4.4.2. Encendido Secuencial de Cargas . . . . . . . . . . . . . . 86
4.4.3. Arranque de Motor DC en Derivación . . . . . . . . . . . 88
4.4.4. Arranque de Motores Trifásicos . . . . . . . . . . . . . . . 90
4.4.4.1. Arranque Estrella-Delta con Transición Abierta 90
4.4.4.2. Arranque Estrella-Delta con Transición Cerrada 91
4.4.5. Inversión de Giro en Motores . . . . . . . . . . . . . . . . 92
X
5. Redes de Petri 99
5.1. Marco Introductorio . . . . . . . . . . . . . . . . . . . . . . . . . 99
5.2. Definición y Presentación de las RdP . . . . . . . . . . . . . . . . 100
5.3. Tipos de Transiciones y Lugares . . . . . . . . . . . . . . . . . . . 102
5.4. Alcanzabilidad y Secuencia de Disparo . . . . . . . . . . . . . . 103
5.5. Propiedades de las RdP . . . . . . . . . . . . . . . . . . . . . . . 104
5.5.1. RdP Limitada . . . . . . . . . . . . . . . . . . . . . . . . . 104
5.5.2. RdP Viva . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
5.5.3. RdP Reversible . . . . . . . . . . . . . . . . . . . . . . . . 106
5.5.4. RdP Binaria . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.5.5. RdP Conforme . . . . . . . . . . . . . . . . . . . . . . . . 106
5.5.6. RdP Persistente . . . . . . . . . . . . . . . . . . . . . . . . 107
5.5.7. RdP Conservativa . . . . . . . . . . . . . . . . . . . . . . 107
5.6. RdP Interpretada . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
5.7. RdP Autónoma . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
5.7.1. RdP Generalizada . . . . . . . . . . . . . . . . . . . . . . 108
5.7.2. RdP Ordinaria y Pura . . . . . . . . . . . . . . . . . . . . 108
5.8. RdP Extendida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
5.9. Modelamiento de Procesos . . . . . . . . . . . . . . . . . . . . . . 109
5.9.1. Arquitectura Secuencial . . . . . . . . . . . . . . . . . . . 109
5.9.2. Arquitectura de Decisión . . . . . . . . . . . . . . . . . . 110
5.9.3. Arquitectura Paralela . . . . . . . . . . . . . . . . . . . . . 110
5.9.4. Arquitectura de Confusión . . . . . . . . . . . . . . . . . 111
5.9.5. Arquitecturas de Sincronización . . . . . . . . . . . . . . 112
5.9.6. Arquitectura para Recurso Compartido . . . . . . . . . . 113
5.9.7. Arquitectura Lectura-Escritura . . . . . . . . . . . . . . . 114
5.9.8. Arquitectura Productor-Consumidor . . . . . . . . . . . 115
5.9.9. Arquitectura Productor-Consumidor con Prioridad . . . 116
5.9.10. Arquitectura para Capacidad Limitada . . . . . . . . . . 116
5.9.11. Arquitectura de Memoria . . . . . . . . . . . . . . . . . . 117
5.9.12. Arquitectura para Colas . . . . . . . . . . . . . . . . . . . 117
5.10. Simplificación de una RdP . . . . . . . . . . . . . . . . . . . . . . 118
5.11. Análisis de las Redes de Petri . . . . . . . . . . . . . . . . . . . . 120
5.11.1. Análisis por Árbol de Cobertura . . . . . . . . . . . . . . 121
5.11.2. Análisis por Transformación . . . . . . . . . . . . . . . . 124
5.11.2.1. Reducción de una Subred de Petri a un Lugar . 125
5.11.3. Análisis por Representación Estructural . . . . . . . . . . 126
5.11.3.1. Matrices de Incidencia Previa y Posterior . . . . 127
5.11.3.2. Subconjuntos y Subclases de una RdP . . . . . 127
5.11.3.3. Matriz de Incidencia . . . . . . . . . . . . . . . . 129
5.11.3.4. Ecuación de Estado . . . . . . . . . . . . . . . . 130
5.11.3.5. Determinación de la Reversibilidad . . . . . . . 131
5.11.3.6. Determinación de la Conservatividad . . . . . . 132
5.11.3.7. Determinación de la Limitación . . . . . . . . . 133
5.11.3.8. Determinación de la Vivacidad . . . . . . . . . 133
5.12. Análisis Local de Redes de Petri . . . . . . . . . . . . . . . . . . . 135
XI
5.12.1. Red de Petri Dual . . . . . . . . . . . . . . . . . . . . . . . 135
5.12.2. Invariantes de Marcado y de Disparo . . . . . . . . . . . 135
5.12.2.1. Obtención de los P-Invariantes . . . . . . . . . . 136
5.13. Portabilidad entre Redes de Petri y Lógica Cableada . . . . . . . 138
6. ESTÁNDAR IEC 61131-3 149

6.1. Marco Introductorio . . . . . . . . . . . . . . . . . . . . . . . . . 149
6.1.1. Deficiencias de la Programación Escalera . . . . . . . . . 150
6.2. Marco Conceptual . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
6.2.1. Elementos del Modelo de Software . . . . . . . . . . . . . 151
6.2.2. Partes de una POU . . . . . . . . . . . . . . . . . . . . . . 154
6.3. Elementos Comunes a los Lenguajes del Estándar . . . . . . . . 157
6.3.1. Conjunto de Caracteres . . . . . . . . . . . . . . . . . . . 157
6.3.2. Identificadores . . . . . . . . . . . . . . . . . . . . . . . . 157
6.3.3. Palabras Reservadas . . . . . . . . . . . . . . . . . . . . . 157
6.3.4. Comentarios . . . . . . . . . . . . . . . . . . . . . . . . . . 159
6.3.5. Delimitadores . . . . . . . . . . . . . . . . . . . . . . . . . 159
6.3.6. Tipos de Datos . . . . . . . . . . . . . . . . . . . . . . . . 160
6.3.6.1. Tipos de Datos Elementales . . . . . . . . . . . 160
6.3.6.2. Datos Genéricos . . . . . . . . . . . . . . . . . . 162
6.3.6.3. Propiedades de Tipos de Datos Elementales . . 162
6.3.6.4. Tipos de Datos Derivados . . . . . . . . . . . . 163
6.3.7. Variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
6.3.7.1. Tipos de Variables . . . . . . . . . . . . . . . . . 165
6.3.7.2. Atributos de las Variables . . . . . . . . . . . . . 167
6.3.7.3. Inicialización de Variables . . . . . . . . . . . . 169
6.3.8. Tipos de Unidades de Organización de Programa . . . . 169
6.3.8.1. Funciones . . . . . . . . . . . . . . . . . . . . . . 170
6.3.8.2. Bloques de Funciones . . . . . . . . . . . . . . . 174
6.3.8.3. Programas . . . . . . . . . . . . . . . . . . . . . 179
6.4. Texto Estructurado (ST) . . . . . . . . . . . . . . . . . . . . . . . 181
6.4.1. Sentencias . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
6.4.2. Asignaciones, Operandos y Operadores . . . . . . . . . . 181
6.4.3. Sentencias para Control de Flujo . . . . . . . . . . . . . . 182
6.5. Listado de Instrucciones (IL) . . . . . . . . . . . . . . . . . . . . . 187
6.5.1. Estructura Básica del Listado de Instrucciones . . . . . . 187
6.5.2. El Acumulador Universal . . . . . . . . . . . . . . . . . . 188
6.5.3. Los Operadores . . . . . . . . . . . . . . . . . . . . . . . . 188
6.5.4. Llamados a POUs . . . . . . . . . . . . . . . . . . . . . . . 190
6.6. Diagrama de Bloques de Funciones (FBD) . . . . . . . . . . . . . 191
6.6.1. Elementos Gráficos de una Red FBD . . . . . . . . . . . . 192
6.6.2. Elementos para Control de Flujo . . . . . . . . . . . . . . 193
6.6.3. Reglas de la Evolución en una Red FBD . . . . . . . . . . 193
6.7. Diagrama Escalera (LD) . . . . . . . . . . . . . . . . . . . . . . . 196
6.7.1. Elementos Gráficos de una Red LD . . . . . . . . . . . . . 196
XII
6.7.2. Elementos Para Control de Flujo . . . . . . . . . . . . . . 197
6.7.3. Llamados a Funciones y Bloques de Funciones . . . . . . 197
6.7.4. Reglas de la Evolución en una Red LD . . . . . . . . . . . 198
6.8. Diagrama Funcional Secuencial (SFC) . . . . . . . . . . . . . . . 200
6.8.1. Elementos Gráficos y Descripción de una Red SFC . . . . 200
6.8.1.1. Las Etapas . . . . . . . . . . . . . . . . . . . . . 201
6.8.1.2. Las Transiciones . . . . . . . . . . . . . . . . . . 202
6.8.2. Secuencias . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
6.8.2.1. Secuencias Divergentes . . . . . . . . . . . . . . 205
6.8.2.2. Secuencias Simultáneas . . . . . . . . . . . . . . 206
6.8.2.3. Redes Inseguras . . . . . . . . . . . . . . . . . . 206
6.8.3. Acciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
6.8.3.1. Bloques de Acciones . . . . . . . . . . . . . . . . 207
6.8.3.2. Calificadores de las Acciones . . . . . . . . . . . 209
6.8.3.3. Control de Acción . . . . . . . . . . . . . . . . . 213
6.8.4. Reglas de la Evaluación en una Red SFC . . . . . . . . . 214
6.8.5. Reglas de la Evolución en una Red SFC . . . . . . . . . . 216
6.8.6. Otras Características No Definidas en el Estándar . . . . 216
6.9. Portabilidad entre los Diferentes Lenguajes . . . . . . . . . . . . 218
6.10. Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
XIII
XIV
Índice de Tablas
3.1. Tabla de Verdad para la Negación . . . . . . . . . . . . . . . . . . 17

3.2. Tabla de Verdad para la Conjunción . . . . . . . . . . . . . . . . 18
3.3. Tabla de Verdad para la Disyunción . . . . . . . . . . . . . . . . 18
3.4. Tabla de Verdad para la Implicación. . . . . . . . . . . . . . . . . 18
3.5. Tabla de Verdad para la Coimplicación . . . . . . . . . . . . . . . 19
3.6. Posibles Combinaciones para Función de Aridad 1. . . . . . . . 24
3.7. Posibles Combinaciones para Función de Aridad 2. . . . . . . . 25
3.9. Notación Simplificada de Mintérminos . . . . . . . . . . . . . . . 31
3.10. Notación Simplificada de Maxtérminos . . . . . . . . . . . . . . 32
3.11. Formas Canónicas Equivalentes . . . . . . . . . . . . . . . . . . . 33
3.12. Términos Don’t Care . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.13. Lista de Mintérminos Ordenados por Vecindad . . . . . . . . . . 42
3.14. Primera Búsqueda de Términos Adyacentes . . . . . . . . . . . . 42
3.15. Segunda Búsqueda de Términos Adyacentes . . . . . . . . . . . 43
3.16. Listado de Términos No Agrupados y Mintérminos . . . . . . . 43
3.17. Identificación de Términos que Cubren Todos los Mintérminos . 44
3.18. Ejemplo de Tabla de Estados . . . . . . . . . . . . . . . . . . . . . 47
3.19. Secuencia de Excitación en una Latch SR. . . . . . . . . . . . . . 50
3.20. Tabla de Excitación para el Latch SR. . . . . . . . . . . . . . . . . 50
3.21. Tabla de Excitación para el Latch SCR. . . . . . . . . . . . . . . . 51
3.22. Tabla de Excitación para el Latch D. . . . . . . . . . . . . . . . . 52
3.23. Tabla de Excitación para el Flip-Flop SR. . . . . . . . . . . . . . . 54
3.24. Tabla de Excitación para el Flip-Flop D. . . . . . . . . . . . . . . 54
3.25. Tabla de Excitación para el Flip-Flop JK. . . . . . . . . . . . . . . 55
3.26. Tabla de Excitación para el Flip-Flop T. . . . . . . . . . . . . . . . 56
3.27. Tabla de Transiciones Automatismo Secuencial 1 . . . . . . . . . 57
3.28. Excitación de Flip-Flops Automatismo 1 . . . . . . . . . . . . . . 58
3.29. Tabla de Transiciones Automatismo Secuencial 2 . . . . . . . . . 60
3.30. Excitación de Flip-Flops Automatismo 2 . . . . . . . . . . . . . . 61
6.1. Tipos de POUs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

6.2. Tipos de Variables . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
6.3. Palabras Reservadas IEC 61131-3 . . . . . . . . . . . . . . . . . . 158
6.4. Tipos de Datos Elementales . . . . . . . . . . . . . . . . . . . . . 161
6.5. Calificadores de Acciones . . . . . . . . . . . . . . . . . . . . . . 210
XV
XVI
Índice de Figuras
2.1. Alarma de Platón Basada en Clepsydra . . . . . . . . . . . . . . 6

2.2. Odómetro de Herón . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.3. Modelo de Sistema de Control . . . . . . . . . . . . . . . . . . . 10
3.1. Representación de la AND . . . . . . . . . . . . . . . . . . . . . . 26

3.2. Representación de la OR . . . . . . . . . . . . . . . . . . . . . . . 26
3.3. Representación de la NOT . . . . . . . . . . . . . . . . . . . . . . 27
3.4. Representación de la NAND . . . . . . . . . . . . . . . . . . . . . 27
3.5. Representación de la NOR . . . . . . . . . . . . . . . . . . . . . . 28
3.6. Representación de la XOR . . . . . . . . . . . . . . . . . . . . . . 28
3.7. Representación de la NXOR . . . . . . . . . . . . . . . . . . . . . 29
3.8. Universalidad de la NAND y la NOR . . . . . . . . . . . . . . . 30
3.9. Mapa de Karnaugh para Función de Aridad 2 . . . . . . . . . . 35
3.10. Mapa de Karnaugh para Función de Aridad 3 . . . . . . . . . . 35
3.11. Otra Representación del Mapa de Karnaugh . . . . . . . . . . . 36
3.12. Mapas de Karnaugh para Función de Aridad 4 . . . . . . . . . . 36
3.13. Mapa de Karnaugh para Simplificar Mintérminos . . . . . . . . 37
3.14. Agrupaciones para Simplificar Mintérminos . . . . . . . . . . . 38
3.15. Mapa de Karnaugh para Simplificar Maxtérminos . . . . . . . . 39
3.16. Agrupaciones para Simplificar Maxtérminos . . . . . . . . . . . 39
3.17. Simplificación con Términos “Don’t Care” . . . . . . . . . . . . . 40
3.18. Máquina de Estados Finitos . . . . . . . . . . . . . . . . . . . . . 44
3.19. Máquina de Mealy . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.20. Máquina de Moore . . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.21. Ejemplo de Diagrama de Estados . . . . . . . . . . . . . . . . . . 47
3.22. Latch Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.23. Latch Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.24. Latch Set-Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.25. Latch SCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
3.26. Latch D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
3.27. Flip-Flop SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.28. Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
3.29. Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
3.30. Flip-Flop T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
XVII
3.31. Diagrama de Estados Automatismo Secuencial 1 . . . . . . . . . 57
3.32. Funciones Para el Flip-Flop A . . . . . . . . . . . . . . . . . . . . 58
3.33. Funciones Para el Flip-Flop B . . . . . . . . . . . . . . . . . . . . 58
3.34. Diagrama Lógico Automatismo 1 . . . . . . . . . . . . . . . . . . 59
3.35. Diagrama de Estados Automatismo Secuencial 2 . . . . . . . . . 60
3.36. Funciones Para los Flip-flops del Automatismo 2 . . . . . . . . . 61
3.37. Funciones Para los Flip-flops del Automatismo 2 . . . . . . . . . 62
3.38. Diagrama Lógico Automatismo 2 . . . . . . . . . . . . . . . . . . 62
4.1. Componentes de un Contactor . . . . . . . . . . . . . . . . . . . 69

4.2. Representación y Numeración de Contactos . . . . . . . . . . . . 70
4.3. Representación y Operación de Relé Tipo ON . . . . . . . . . . . 72
4.4. Representación y Operación de Relé Tipo OFF . . . . . . . . . . 73
4.5. Simbología Elementos de Mando y Protección . . . . . . . . . . 74
4.6. Función Interruptor . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.7. Función Flanco de Subida. . . . . . . . . . . . . . . . . . . . . . . 75
4.8. Función Flanco de Bajada. . . . . . . . . . . . . . . . . . . . . . . 76
4.9. Función Toggle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
4.10. Función Memoria Biestable . . . . . . . . . . . . . . . . . . . . . 77
4.11. Función Tren de Pulsos con 2 Relés ON . . . . . . . . . . . . . . 78
4.12. Función Tren de Pulsos con 2 Relés OFF y con Un solo ON. . . . 79
4.13. Función Refresco . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
4.14. Función Simulación de Relé OFF con Relé ON . . . . . . . . . . 80
4.15. Función Simulación de Relé ON con Relé OFF . . . . . . . . . . 80
4.16. Función Contador . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
4.17. Control de Alarma Visual . . . . . . . . . . . . . . . . . . . . . . 82
4.18. Lógica Cableada para Control de Alarma Visual . . . . . . . . . 82
4.19. Ejemplo de Lógica Cableada con Temporización . . . . . . . . . 84
4.20. Secuencia de Cargas A→B→C . . . . . . . . . . . . . . . . . . . . 85
4.21. Secuencia de Cargas A→B→C→D→C→B y A→B→C→D→B→C 86
4.22. Encendido en Secuencia M1↑, M2↑, M3↑, M3↓, M2↓, M1↓ . . . . 87
4.25. Arranque de Motor DC Utilizando Relés ON . . . . . . . . . . . 89
4.26. Arranque de Motor DC Utilizando Relés OFF . . . . . . . . . . . 89
4.27. Arranque de Motor Trifásico con Transición Abierta . . . . . . . 90
4.28. Arranque con Transición Abierta Usando Relé OFF . . . . . . . 91
4.29. Arranque de Motor con Transición Cerrada . . . . . . . . . . . . 91
4.30. Circuitos de Potencia para Inversión de Giro . . . . . . . . . . . 92
4.31. Circuito de Control para Inversión de Giro . . . . . . . . . . . . 93
5.1. Elementos de una Red de Petri . . . . . . . . . . . . . . . . . . . 102

5.2. Transiciones Fuente y Sumidero . . . . . . . . . . . . . . . . . . . 103
5.3. Tipos de Nodos OR . . . . . . . . . . . . . . . . . . . . . . . . . . 103
5.4. Tipos de Nodos AND . . . . . . . . . . . . . . . . . . . . . . . . . 103
5.5. RdP No Limitada . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
XVIII
5.6. RdP No Viva . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
5.7. RdP No Viva en Punto Muerto . . . . . . . . . . . . . . . . . . . 105
5.8. RdP Reversible . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.9. RdP No Persistente . . . . . . . . . . . . . . . . . . . . . . . . . . 107
5.10. RdP Conservativa . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
5.11. Arco Inhibidor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
5.12. Arquitectura Secuencial . . . . . . . . . . . . . . . . . . . . . . . 110
5.13. Arquitectura de Decisión o de Conflicto . . . . . . . . . . . . . . 110
5.14. Arquitectura Paralela o Concurrente . . . . . . . . . . . . . . . . 110
5.15. Arquitectura de Confusión Simétrica . . . . . . . . . . . . . . . . 111
5.16. Arquitectura de Confusión Asimétrica . . . . . . . . . . . . . . . 111
5.17. Arquitectura de Punto de Encuentro Simple . . . . . . . . . . . . 112
5.18. Arquitectura de Punto de Encuentro Simétrico . . . . . . . . . . 112
5.19. Arquitectura de Punto de Encuentro Asimétrico . . . . . . . . . 113
5.20. Arquitectura de Semáforo . . . . . . . . . . . . . . . . . . . . . . 113
5.21. Arquitectura de Recurso Compartido . . . . . . . . . . . . . . . 114
5.22. Arquitectura de Lectura-Escritura . . . . . . . . . . . . . . . . . 115
5.23. Arquitectura Productor-Consumidor . . . . . . . . . . . . . . . . 115
5.24. Arquitectura Productor-Consumidor con Prioridad . . . . . . . 116
5.25. Arquitectura para Capacidad Limitada . . . . . . . . . . . . . . 117
5.26. Arquitectura de Memoria . . . . . . . . . . . . . . . . . . . . . . 117
5.27. Arquitectura para Colas . . . . . . . . . . . . . . . . . . . . . . . 118
5.28. Fusión de Lugares en Serie . . . . . . . . . . . . . . . . . . . . . . 119
5.29. Fusión de Transiciones en Serie . . . . . . . . . . . . . . . . . . . 119
5.30. Fusión de Lugares Paralelos . . . . . . . . . . . . . . . . . . . . . 119
5.31. Fusión de Transiciones Paralelas . . . . . . . . . . . . . . . . . . 120
5.32. Eliminación de Lugar Auto-lazo . . . . . . . . . . . . . . . . . . 120
5.33. Eliminación de Transición Auto-lazo . . . . . . . . . . . . . . . . 120
5.34. Árbol de Cobertura para la Figura 5.10 . . . . . . . . . . . . . . . 122
5.35. RdP con Nodo Terminal y Nodos Infinitamente Reproducibles. 122
5.36. Árbol de Cobertura para la Figura 5.35 . . . . . . . . . . . . . . . 123
5.37. Gráfico de Cobertura . . . . . . . . . . . . . . . . . . . . . . . . . 124
5.38. Subred de Petri . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
5.39. Subred de Petri a Macrolugar . . . . . . . . . . . . . . . . . . . . 126
5.40. Matrices de Incidencia Previa y Posterior . . . . . . . . . . . . . 127
5.41. RdP No Pura. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
5.42. RdP No Pura a Pura . . . . . . . . . . . . . . . . . . . . . . . . . 130
5.43. Gráfico Orientado Marcado . . . . . . . . . . . . . . . . . . . . . 134
5.44. Sifón y Trampa . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
5.45. Arquitectura Secuencial a Lógica Cableada . . . . . . . . . . . . 139
5.46. Arcos con Pesos a Lógica Cableada . . . . . . . . . . . . . . . . . 139
5.47. Arco Inhibidor a Lógica Cableada . . . . . . . . . . . . . . . . . 139
5.48. Nodo And a Lógica Cableada . . . . . . . . . . . . . . . . . . . . 140
5.49. Arquitectura de Decisión a Lógica Cableada . . . . . . . . . . . . 140
5.50. Arquitectura de Decisión con Prioridad a Lógica Cableada . . . 141
5.51. Temporizador a Lógica Cableada . . . . . . . . . . . . . . . . . . 141
XIX
5.52. Acción a Lógica Cableada . . . . . . . . . . . . . . . . . . . . . . 141
5.53. Ejemplo de Red de Petri a Lógica Cableada . . . . . . . . . . . . 142
5.54. Ejercicios sobre Propiedades . . . . . . . . . . . . . . . . . . . . . 143
5.55. Ejercicio de Simplificación . . . . . . . . . . . . . . . . . . . . . . 144
6.1. Modelo Definido por el Estándar IEC 61131-3 . . . . . . . . . . . 154

6.2. Partes de una POU . . . . . . . . . . . . . . . . . . . . . . . . . . 155
6.3. Ejemplo de Texto Estructurado . . . . . . . . . . . . . . . . . . . 155
6.4. Ejemplo de Listado de Instrucciones . . . . . . . . . . . . . . . . 156
6.5. Ejemplo de Diagrama de Bloques Funcionales . . . . . . . . . . 156
6.6. Ejemplo de Diagrama Escalera . . . . . . . . . . . . . . . . . . . 156
6.7. Ejemplo de Diagrama Funcional Secuencial . . . . . . . . . . . . 156
6.8. Ejemplo de Comentario . . . . . . . . . . . . . . . . . . . . . . . 159
6.9. Ejemplo de Declaración de Tipo de Dato Derivado . . . . . . . . 164
6.10. Ejemplo de Declaración de Atributos a Variables . . . . . . . . . 168
6.11. Función que Evalúa Discriminante en Ecuación Cuadrática . . . 171
6.12. Ejemplo de Invocación de Función . . . . . . . . . . . . . . . . . 172
6.13. Uso de las Variables EN y ENO de una Función . . . . . . . . . 173
6.14. Definición de Bloque de Función . . . . . . . . . . . . . . . . . . 175
6.15. Definición de un Bloque de Función . . . . . . . . . . . . . . . . 176
6.16. Característica de Tiempo del Temporizador TP . . . . . . . . . . 178
6.17. Característica de Tiempo del Temporizador TON . . . . . . . . . 178
6.18. Característica de Tiempo del Temporizador TOF . . . . . . . . . 179
6.19. Reloj de Tiempo Real . . . . . . . . . . . . . . . . . . . . . . . . . 179
6.20. Programa que Evalúa las Raices de la Ecuación Cuadrática . . . 180
6.21. Formas de Sintaxis para la Sentencia IF ... THEN ... ELSE . . . . 183
6.22. Sintaxis para la Sentencia CASE . . . . . . . . . . . . . . . . . . . 183
6.23. Sentencia CASE con Variable Enumerada . . . . . . . . . . . . . 184
6.24. Sintaxis para la Sentencia FOR ... DO . . . . . . . . . . . . . . . . 185
6.25. Sintaxis para la Sentencia WHILE ... DO . . . . . . . . . . . . . . 185
6.26. Sintaxis para la Sentencia REPEAT ... UNTIL . . . . . . . . . . . 185
6.27. Sintaxis para la Sentencia EXIT . . . . . . . . . . . . . . . . . . . 186
6.28. Sintaxis para Listado de Instrucciones . . . . . . . . . . . . . . . 187
6.29. Operadores Booleanos en IL . . . . . . . . . . . . . . . . . . . . . 189
6.30. Operadores ANY en IL . . . . . . . . . . . . . . . . . . . . . . . . 189
6.31. Operadores de Salto y Comparación en IL . . . . . . . . . . . . . 190
6.32. Llamado a Función en IL . . . . . . . . . . . . . . . . . . . . . . . 191
6.33. Llamado a Bloque de Función en IL . . . . . . . . . . . . . . . . 191
6.34. Elementos Gráficos de una Red FBD . . . . . . . . . . . . . . . . 192
6.35. Elementos Gráficos Para Control de Flujo en FBD . . . . . . . . 193
6.36. Ejemplo de Evolución en Red FBD . . . . . . . . . . . . . . . . . 194
6.37. Ejemplo Red FBD con Realimentación y Salto . . . . . . . . . . . 195
6.38. Representación de Bobina y Contacto en LD . . . . . . . . . . . . 196
6.39. Ejemplo de Evolución en Red LD . . . . . . . . . . . . . . . . . . 199
6.40. Determinación de Secuencia en Ejecución . . . . . . . . . . . . . 199
6.41. Componentes Básicos de una Red SFC . . . . . . . . . . . . . . . 201
XX
6.42. Transiciones con Sintaxis Inmediata . . . . . . . . . . . . . . . . 203
6.43. Transición con Sintaxis de Conector . . . . . . . . . . . . . . . . 203
6.44. Transiciones con Sintaxis de Nombre de Transición . . . . . . . . 204
6.45. Secuencias Divergentes y Prioridades . . . . . . . . . . . . . . . 205
6.46. Convergencia de Secuencias Divergentes . . . . . . . . . . . . . 206
6.47. Secuencias Simultáneas y su Convergencia . . . . . . . . . . . . 206
6.48. Redes Inseguras . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
6.49. Elementos de un Bloque de Acción . . . . . . . . . . . . . . . . . 208
6.50. Bloques de Acciones en los Lenguajes LD y FBD . . . . . . . . . 209
6.51. Acción con Calificador N . . . . . . . . . . . . . . . . . . . . . . . 210
6.52. Acción con Calificadores S y R . . . . . . . . . . . . . . . . . . . . 211
6.53. Acción con Calificador L . . . . . . . . . . . . . . . . . . . . . . . 211
6.54. Accón con Calificador D . . . . . . . . . . . . . . . . . . . . . . . 211
6.55. Acción con Calificador P . . . . . . . . . . . . . . . . . . . . . . . 212
6.56. Acción con Calificador SD . . . . . . . . . . . . . . . . . . . . . . 212
6.57. Acción con Calificador DS . . . . . . . . . . . . . . . . . . . . . . 213
6.58. Acción con Calificador LS . . . . . . . . . . . . . . . . . . . . . . 213
6.59. Control de Acción . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
6.60. Módulo Secuenciador de Etapa . . . . . . . . . . . . . . . . . . . 215
6.61. Acción con Calificador C . . . . . . . . . . . . . . . . . . . . . . . 216
6.62. Partes de una Macro-Etapa . . . . . . . . . . . . . . . . . . . . . . 217
6.63. Ejemplo en Texto Estructurado . . . . . . . . . . . . . . . . . . . 219
6.64. Ejemplo en Listado de Instrucciones . . . . . . . . . . . . . . . . 220
6.65. Ejemplo en Diagrama de Bloques de Funciones . . . . . . . . . . 221
6.66. Ejemplo en Diagrama Escalera . . . . . . . . . . . . . . . . . . . 222
6.67. Ejemplo en Diagrama Funcional Secuencial . . . . . . . . . . . . 223
6.68. Ejercicio Propuesto 2 . . . . . . . . . . . . . . . . . . . . . . . . . 225
6.69. Ejercicio Propuesto 4 . . . . . . . . . . . . . . . . . . . . . . . . . 227
XXI
XXII
Capítulo 1
INTRODUCCIÓN
El origen de los automatismos no se encuentra definido para una fecha es-

pecífica, probablemente se puede hablar de los primeros sistemas automáticos
desde los mismos inicios de la era prehistórica de la humanidad en el Paleo-
lítico1 , cuando se realizaban trampas de caza con funcionamiento automático
consistentes básicamente en fosas cavadas y cubiertas adecuadamente para ser
activadas por el peso de la presa. Pero es desde los comienzos de la revolución
industrial, a finales del siglo XIX y principios del XX, cuando la automatización
de procesos ha cobrado un interés especial por parte de la ciencia y de los inge-
nieros, presentando la perspectiva que tenemos hoy de ellos como sistemas en
los cuales se realizan acciones sobre un sistema mediante la manipulación di-
recta de magnitudes físicas haciendo uso de otro sistema denominado de con-
trol. Los esfuerzos se han enfocado en reducir significativamente todos los cos-
tos derivados de la producción de bienes, manteniendo una calidad constante
tanto en los productos terminados como en los mismos medios de producción
y apartando al hombre de labores rutinarias, peligrosas, con gran incidencia
de error, con riesgos para la salud humana e incluso donde se involucra un
componente importante de estrés.
El uso de los sistemas de automatización se ha incrementado especialmente
durante la última mitad del siglo XX, debido principalmente a la globalización
de los mercados, lo cual ha llevado a todas las organizaciones productivas a es-
tar dentro de ámbitos competitivos y sometidos a rápidos procesos de cambios
para adecuarse a las exigencias de cada tiempo, más aún cuando este mismo
entorno pide respuestas rápidas y adecuadas con el fin de poder mantenerse
en los niveles demandados por una competencia cada vez más especializada.
Los automatismos, han sido entonces, la herramienta sobre la cual las or-
ganizaciones han basado su estrategia, desde los tiempos en los cuales sólo
se empleaban dispositivos de accionamiento y control con base en lógica “to-
do o nada”, hasta los tiempos actuales donde con base en la microelectróni-
ca y procesadores se emplean equipos mucho más sofisticados como lo son
1 Probablemente desde el Paleolítico inferior y entre 600000 a 400000 A.J.
1
2 CAPÍTULO 1. INTRODUCCIÓN
los autómatas de lógica programable. Es por esta razón fundamental que los
autores han querido presentar este libro como una herramienta básica en el
aprendizaje y conocimiento de estas tecnologías, iniciando desde los concep-
tos básicos de lógica secuencial y combinacional, pasando por la lógica cablea-
da y programada enmarcadas dentro de la norma IEC 61131-3, y presentando
herramientas especializadas de diseño como lo son las redes de Petri.
Capítulo 2
FUNDAMENTOS DE LOS
AUTOMATISMOS
2.1. Reseña Histórica

Los automatismos se han observado desde los tiempos antiguos cuando se
creaban toda clase de máquinas provistas de alguna forma de fuente de energía
con el fin de imitar los movimientos de los seres vivos. Los primeros autó-
matas de los que se tenga noticia provienen de los tiempos de Dédalo donde
se crearon estatuas animadas. Luego, los griegos y más tarde los romanos ela-
boraban juguetes con accionamiento mecánico [3].
En el año de 1500 A.C. en Etiopía, Amenhotep construyó una estatua del rey
Memon la cual emitía sonidos cuando era iluminada por los primeros rayos del
sol al amanecer. En el siglo IV A.C. Ktesibios diseña un reloj de agua conocido
con el nombre de Clepsydra, el cual constaba de un mecanismo cuyo objetivo
era que el nivel de un depósito de agua subiera a velocidad constante; para
lograr este fin se empleaba un flotador que regulaba la entrada de agua a un
depósito auxiliar. En el año 378 A.C. a Platón se le ocurre crear un sistema
automático de alarma con base en una Clepsydra, ver Figura 2.1; en el vaso
de la Clepsydra se ubicó un flotador, sobre el cual se depositan unas esferas,
durante un tiempo determinado el vaso es llenado a una rata constante de agua
y al final, cuando se alcanza el nivel máximo, las esferas caen sobre un plato
de cobre lo cual es indicativo que el tiempo ha transcurrido. El uso dado por
Platón a las Clepsydras suscitó un gran interés y durante todo el siglo siguiente
se efectuaron muchos diseños basados en el reloj de agua.
En el siglo I A.C., Herón de Alejandría escribe una serie de libros reunidos
en una Enciclopedia Técnica entre los cuales se destacan los primeros docu-
mentos conocidos sobre automatismos. En ellos es de resaltar los libros sobre
“Pneumática” y “Autómata”. En estos libros de Herón se describe uno de los
primeros sistemas realimentados de los que se tenga conocimiento, el cual es
el dispensador de vino.
5
6 CAPÍTULO 2. FUNDAMENTOS DE LOS AUTOMATISMOS
Figura 2.1: Alarma de Platón Basada en Clepsydra
A Herón también se le debe la creación de un Odómetro, sistema empleado

para cuantificar una distancia recorrida, el cual constaba de un sistema de en-
granajes que cada vez que se producía un giro completo de la volante dejaba
caer un esfera en un contenedor, ver Figura 2.2; al final el número de esferas
permitían cuantificar la distancia recorrida.
Uno de los autómatas más reconocidos es el Gallo de Estrasburgo, el cual
formaba parte del reloj de la catedral de Estrasburgo y movía el pico y las alas
al dar las horas. Este funcionó entre los años de 1352 y 1789 y es el autómata
más antiguo que se conserva en la actualidad [6].
Pero entre los más célebres creadores de autómatas en la historia se en-
cuentra a Vaucanson, el cual creó muchas maravillas que merecen gran re-
conocimiento aún en los días actuales. Entre sus creaciones está el Flautista,
que representa un fauno según modelo de la estatua de Coysevox, que ejecuta
una docena de aires valiéndose de movimientos de la lengua, labios y dedos.
También se encuentra al Tamborilero y la Tañedora que se puede admirar en el
conservatorio de artes y oficios de París. La reputación de Vaucanson se debe
en gran medida a su obra el Pato, el cual era capaz de batir las alas, zambullir-
se, nadar, tragar grano y hasta expeler una forma de excremento. Vaucanson en
sus obras no trató de copiar vida, sino únicamente de imitar algunas funciones
2.1. RESEÑA HISTÓRICA 7
individuales.
En [6] se puede encontrar imágenes y descripciones de la mayoría de los
automatismos mencionados previamente, incluso se puede encontrar variantes
y la evolución que algunos de estos sistemas han tenido. Además, igualmente
en [6] se puede encontrar la presentación de automatismos de los siglos XVII a
XIX, como es el caso de los primeros componentes automatizados en molinos
de viento.
Figura 2.2: Odómetro de Herón
Con el advenimiento de la electricidad y de la electrónica apareció una nue-

va generación de autómatas capaces de imitar realmente algunas funciones
y reproducir comportamientos de seres vivos. En 1912, el jugador de ajedrez
eléctrico de Torres Quevedo era capaz de jugar finales de partida. 1 El jugador
de Nim, construido en 1951 en la Universidad de Manchester constituye otro
ejemplo de autómata elemental, dado que existe un algoritmo que permite ga-
nar con seguridad en este juego. Para esos mismos días Strachey construyó en
1 Juego rey contra rey y torre
los Estados Unidos un jugador de damas capaz de enfrentarse a un buen ju-

gador; para ello la máquina debía analizar, con varias jugadas de antelación,
todas las jugadas posibles a partir de una situación inicial [3].
2.2. Evolución de los Automatismos

Para la década de los setenta, la complejidad y servicios de los automa-
tismos se incrementó gracias al uso de los circuitos integrados y a los sistemas
basados en microprocesadores. Durante esta misma época se desarrollaba la
computadora digital, aunque con un empleo muy restrictivo en la industria
debido a sus elevados costos, requerimientos de personal altamente calificado
y poca interconectividad con otros sistemas, pero especialmente debido a sus
problemas para el control de señales en voltaje y corriente de valor elevado.
La demanda proveniente de la industria, en busca de un sistema económi-
co, robusto, flexible, de fácil modificación y con mayor tratamiento de niveles
de voltaje a los presentados por los ordenadores, provocó el desarrollo del con-
trolador de lógica programable o PLC. Este primer equipo autómata pretendía
básicamente sustituir a los sistemas básicos compuestos por relés o circuitos
lógicos con las ventajas evidentes de una plataforma estándar de hardware.
Dado lo anterior, en su nacimiento presentaron prestaciones muy similares a
las tecnologías convencionales con lenguajes de programación que emulaban
a los diagramas esquemáticos empleados por dichas tecnologías.
Los autómatas actuales han evolucionado con respecto a las prestaciones
de sus ancestros, incorporando fundamentalmente sistemas de programación
más versátiles, con mejor velocidad de procesamiento y de respuesta y con
capacidades de comunicación. En los lenguajes actuales de programación para
autómatas se incorporan, además de las instrucciones clásicas de lógica binaria,
temporizaciones y contadores, otras series de operaciones lógicas con palabras,
funciones aritméticas, procesamiento para señales análogas, funciones de co-
municación con los estándares más representativos en la industria y muchas
funciones de control [1].
Sin embargo, la principal característica que sigue distinguiendo a los con-
troladores de lógica programable es su robustez y capacidad de interconectivi-
dad con los procesos, esto sin acercarlo a las funcionalidades de una computa-
dora digital, sino potenciándolo cada vez más para comunicación entre si y
con las computadoras. Al integrar el autómata con las computadoras digitales,
se presenta lo mejor de las prestaciones de ambos sistemas en uno solo, pero
se hace entonces evidente la necesidad de replantear los métodos de diseño,
por lo cual hoy en día emergen nuevas metodologías para el modelamiento de
sistemas automáticos como es el caso de las redes de Petri.
2.3. COMPONENTES DE LOS AUTOMATISMOS 9
2.3. Componentes de los Automatismos

El objetivo de un automatismo es controlar una planta o sistema sin necesi-
dad que un operario intervenga directamente sobre los elementos de salida. El
operario solo debe intervenir sobre las variables de control y el automatismo
es el encargado de actuar sobre las salidas mediante los accionamientos con el
fin de poder llevar a efecto el control de la planta.
Entre los principales componentes de un automatismo se encuentran los
transductores y los captadores de información, los preaccionamientos y los ac-
cionadores, así como los órganos de tratamiento de la información y elementos
de interfaz entre el hombre y la máquina.
Desde un punto de vista estructural, un automatismo se compone de dos
partes claramente diferenciables, las cuales se describen a continuación.
Parte Operativa: Formada principalmente por el conjunto de dispositivos, má-

quinas y/o subprocesos diseñados para realizar determinadas funciones
de producción y corresponden en su gran mayoría a elementos de poten-
cia.
Parte de Control: Formada por los elementos de procesamiento y/o mando,

interfaz de comunicación y de diálogo con el hombre.
El sometimiento de la parte operativa se logra mediante un intercambio conti-

nuo de información entre ésta y la parte de mando o control. Este flujo de infor-
mación se establece mediante los captadores (sensores binarios, transductores
análogos y digitales) y los preaccionadores (contactores, relés). Los captadores
se encargan entonces de recoger datos de magnitudes físicas y de cambios de
estado a controlar y envían dicha información a la parte de control para su
procesamiento [4]. La parte de control envía entonces acciones de mando a
través de los preaccionadores, que son elementos que permiten el manejo de
grandes potencias a partir de señales de baja potencia. En la Figura 2.3 se ob-
serva un diagrama de bloques con los diferentes elementos constitutivos de un
automatismo [1, 3].
Los automatismos modernos constan de una gran diversidad de compo-
nentes y tecnologías, entre los cuales se puede hallar sistemas de naturaleza
eléctrica, neumática, hidráulica, mecánica, etc. Se trata entonces de la inte-
gración de elementos de variada naturaleza u origen demandando sistemas
integradores capaces de realizar la adecuada coordinación entre ellos. Debido
a esta fuerte demanda se creó y apareció una dicotomía clara entre dos formas
diferentes de afrontar la implementación de un automatismo. Esta dicotomía
da origen a la clasificación tecnológica de los sistemas de control en sistemas
de Lógica Cableada y sistemas de Lógica Programada [1].
PLANTA
Accionadores
CAPTADORES PREACCIONADORES
Sensores, Transductores Relés, Contactores
SISTEMA
Señales DE Señales
Físicas CONTROL de Mando
COMUNICACIONES INTERFAZ
HOMBRE-MÁQUINA
Figura 2.3: Modelo de Sistema de Control
2.4. Lógica Cableada

Toma su nombre de la naturaleza de las conexiones empleadas entre los
diferentes componentes individuales que intervienen en el sistema. Si los ele-
mentos son de origen eléctrico, entonces la conexión entre relés, interruptores,
finales de carrera, etc., se realiza mediante conductores eléctricos. Si los ele-
mentos son de origen electrónico, entonces la conexión entre las compuertas
lógicas se realiza mediante caminos conductores. En las tecnologías neumáti-
ca e hidráulica, las conexiones entre los elementos se realizan mediante ductos
por entre los cuales corre el elemento fluídico.
Todas estas tecnologías se basan en órganos de mando del tipo “Todo o
Nada” que pueden ser modelados mediante el álgebra de Boole y son común-
mente denominados como sistemas de conmutación. Según el sistema, esta con-
sideración de “todo o nada” se puede relacionar con “abierto o cerrado”, “ca-
liente o frío”, “conduce o no conduce”, “verdadero o falso”. En analogía a los
órganos de mando, los órganos receptores no pueden encontrarse más que en
dos estados posibles “alimentados o no alimentados”. La solución de un pro-
blema de conmutación radica en la disposición adecuada de órganos de mando
para lograr que los órganos receptores estén alimentados cuando se satisfacen
ciertas condiciones [2].
Este tipo de sistemas es bien aceptado entre los desarrolladores de automa-
tismos para la creación de sistemas de baja complejidad. Sin embargo, pre-
senta grandes dificultades especialmente cuando se requiere el desarrollo de
sistemas robustos, ya que no facilita la integración de funcionalidad aritméti-
ca, limita el control de la ejecución de instrucciones, reduce la creación de se-
cuencias complejas y la conducción y manipulación de estructuras de datos
y presenta una deficiencia para la realización de programas estructurados y
jerárquicos.
2.5. LÓGICA PROGRAMADA 11
2.5. Lógica Programada

Con el advenimiento de la tecnología de los microprocesadores y los sis-
temas subsiguientes desarrollados a partir de estos, como es el caso de los con-
troladores lógicos, los autómatas programables y el computador, se logró, y se
continúa mejorando constantemente, un alto nivel de integración en los com-
ponentes electrónicos, con lo cual esta tecnología allana cada día más la posibi-
lidad de integración de sistemas de diversificada naturaleza, entrega la capaci-
dad de realizar cálculos de orden científico y la implementación de complejos
algoritmos en arquitecturas de control distribuidas e inmersas en variados sis-
temas de gestión y comunicación.
Durante los últimos diez años el mercado de procesos industriales y de
control ha crecido significativamente. Los PLCs se han mostrado como la base
sobre la cual se fundamentan estos sistemas, pero además han aparecido las
computadoras digitales como competencia directa gracias a las velocidades de
procesamiento y los costos reducidos logrados y divisados hacia un futuro.
Con el desarrollo de estas tecnologías, cada uno de los proveedores trató de
ofrecer sistemas amigables de programación que en principio funcionaron bien
dentro de cada uno de sus sistemas orígenes. Pero debido a la fuerte demanda
en la industria por una integración entre sistemas de diferentes naturalezas,
fuentes y proveedores se hizo necesario la creación de un marco de referencia
dentro del cual se mueva cada uno de los lenguajes de programación.
Debido a lo anterior se produjo la publicación del estándar IEC 1131-3 en
Marzo de 1993, hoy denominado IEC 61131-3, donde se define la forma en
la cual deben ser programados los sistemas de control basados en PLCs y que
además permite que los programas y comportamientos de las plantas bajo con-
trol sean de fácil entendimiento por personal de diferentes industrias [5].
Bibliografía
[1] Balcells, Josep. Romeral, Jose Luis

Autómatas Programables
Alfaomega marcombo 1998, ISBN 970-15-0247-7
[2] Delhaye C.
Concepción Lógica de Automatismos Industriales
Marcombo 1971, ISBN 26.676-1968
[3] García Moreno, Emilio
Automatización de Procesos Industriales
Alfaomega 2001, ISBN 970-15-0658-8
[4] Pallás Areny, Ramón
Sensores y Acondicionadores de Señal 3ra Ed
[5] Lewis, R. W.
Programming Industrial Control Systems Using IEC 1131-3
Revised Edition
IEE 1998. ISBN 0-85296-950-3
[6] http://automata.cps.unizar.es/Historia/Webs.
13
Capítulo 3
ANÁLISIS Y SÍNTESIS DE
AUTOMATISMOS
3.1. Lógica de Predicados

3.1.1. Presentación del Lenguaje Formal
El lenguaje es la herramienta básica en la comunicación humana. La lógi-
ca, como instrumento para la formalización del conocimiento humano, no está
exenta de requerir un lenguaje que permita expresar de forma ordenada y clara
sucesiones de afirmaciones y que contenga todos los elementos necesarios de
comunicación. Las frases declarativas son el fundamento básico de la descrip-
ción del conocimiento, por tanto interesa la formalización de un lenguaje para
su estudio [4].
En la lógica de proposiciones, o lógica de enunciados, se estudia las frases
declarativas simples como elementos de una frase que pueden tomar un y solo
un valor entre dos posibles (Verdadero y Falso, 1 y 0) y constituyen por si solas
la unidad de comunicación. La lógica de predicados estudia con mayor pro-
fundidad las frases declarativas, colocando atención a sus objetos constitutivos
y las relaciones que las gobiernan.
Si la proposición está formada por una sola frase declarativa simple se dice
que posee aridad1 cero. Si la proposición en estudio consta de más de una frase
declarativa simple, entonces es necesario introducir elementos adicionales de
enlace entre los diferentes elementos simples, o argumentos, y además se dice
en este caso que posee aridad igual al número de argumentos [4, 5].
Para la conformación de los predicados se define la siguiente estructura:
Variables: Son símbolos conformados por las últimas letras del alfabeto y en
minúsculas. Se permite la adición de subíndices y el uso del alfabeto
1 La aridad de una función o de un predicado se define como el número de argumentos que
tiene.
15
16 CAPÍTULO 3. ANÁLISIS Y SÍNTESIS DE AUTOMATISMOS
griego, por ejemplo: w, x, y, z, y1 , z2 , α2 .
Constantes: Primeras letras del alfabeto en minúsculas con o sin subíndices,

por ejemplo: a, b, c, d1 , bj . Se emplean para designar los objetos de los
cuales se quiere hablar. Para hacer referencia a un equipo industrial cual-
quiera, por ejemplo al motor 5 o al motor 6, se pueden asignar las cons-
tantes m5 y m6 respectivamente, o para hacer referencia a la caldera sim-
plemente se puede asignar la c.
Funciones: Se emplean las letras f, g, h. Pueden igualmente llevar subíndices

y en algunos casos superíndices para indicar la aridad. Por ejemplos la
función g2 indica que la función g posee una aridad de 2.
Relatores: Se representan mediante letras en mayúsculas, por ejemplo J, K, L.

Igualmente se puede indicar la aridad de un predicado o relator median-
te un superíndice. Los relatores tienen la función de representar a los he-
chos, el equivalente de los verbos en un lenguaje natural. Si el relator J
significa “pertenecer a la fábrica 1”, entonces “Jc” significa que “la caldera
pertenece a la fábrica 1”. Si el relator K significa “estar acoplados”, en-
tonces “Km5 m6 ” significa que “los motores 5 y 6 están acoplados”. Para
los casos anteriores, se dice que el relator J es monádico o de rango 1
y que el relator K es diádico o de rango 2. El rango de un relator es el
número de complementos que requiere para tener sentido, sin embargo
por conveniencia, se limita el rango de los relatores. Si por ejemplo K es
diádico “Km5 m6 m7 ” no tiene sentido y para expresar que los motores 5, 6
y 7 están acoplados se puede emplear a K usándolo varias veces de forma
conveniente.
Cuantificadores: Son signos que proporcionan mayor fuerza al lenguaje for-

mal. Se emplean conjuntamente con las variables y son principalmente
dos.
El primero de ellos es el cuantificador particularizador oexistencial
“ ” el cual se lee “existe”, por ejemplo, para la variable x “ xJx” sig-
nifica “Existe
un x de manera que x pertenece a la fábrica 1”. De forma
general “ x algo” significa que “algo” es cierto si la variable “x” se in-
terpreta de forma adecuada.
El segundo de los cuantificadores es el uni-
versal o generalizador
“ ” el cual se lee “para todo”, por ejemplo, para
la variable x “ xJx” significa “Para todo x, x pertenece a la fábrica 1”.
Funtor: El funtor es un signo que complementado con nombres de objetos

nombra a otros objetos, en contraste con un relator que da lugar a una
afirmación. Ejemplo de un funtor diádico puede ser “M” que significa
“el de mayor revoluciones”, así “Mm5 m6 ” significa “el de mayor revolu-
ciones entre m5 y m6 . Se puede tener
funtores de cualquier rango. En
matemáticas se tiene funtores como “ ” , “+”, “−”, etc.
Descriptor: El descriptor se representa por “|” y se lee “tal que”.

3.1. LÓGICA DE PREDICADOS 17
Como ya se dijo, cuando se trata con proposiciones de orden uno o superior

se hace necesario introducir el uso de conectivos lógicos con el propósito de
enlazar las frases declarativas simples. A continuación se indica su simbología:
La Negación: Se lee como “NO” o “ES FALSO QUE” y se representa por la

conectiva ¬. En este sentido “¬Jc” significa que “la caldera NO pertenece
a la fábrica 1”.
La Conjunción: Se lee como “Y” y se representa por la conectiva ∧. En este

sentido si el relator L significa “ser motor”, entonces “Lm ∧¬Lc” significa
“m es un motor Y la caldera NO es un motor”.
La Disyunción: Se lee como “O” y se representa por la conectiva ∨. En lengua-

je natural la disyunción se puede interpretar de formas diferentes, en una
puede significar “lo uno, lo otro o ambos” y en otra “lo uno, lo otro, pero
no ambos”. De forma estricta en la lógica de predicados se emplea en el
primero de los sentidos, es decir, en una forma inclusiva y no en forma
exclusiva como en el segundo caso.
La Implicación: Se lee como “SI ... ENTONCES ...” o “ ... IMPLICA ...” y se
representa por la conectiva →.
Coimplicación o Bicondicional: Se lee como “... SI Y SOLO SI ...” y se repre-

senta por la conectiva ↔. Lo cual quiere decir que lo que es válido para
una afirmación, también lo es para otra afirmación, cuando ambas están
relacionadas mediante el bicondicional.
3.1.2. Tablas de Verdad

Toda frase declarativa puede tener uno de los dos siguientes valores posi-
bles “Verdadero o Falso”, “V o F”, “1 o 0”. Estos valores de verdad en proposi-
ciones con más de una frase declarativa están determinados por los valores
de verdad de las frases declarativas simples y los conectivos lógicos que las
relacionan [4].
En forma general, si ε y ζ son dos afirmaciones cualesquiera, si ε es ver-
dadera entonces ¬ε es falsa y si ε es falsa entonces ¬ε es verdadera. Lo anterior
se presenta de forma resumida en la Tabla 3.1, a la cual se le denomina tabla de
verdad para la conectiva de negación.
ε ¬ε
V F
F V
Tabla 3.1: Tabla de Verdad para la Negación

La tabla de verdad para dos afirmaciones relacionadas mediante la conecti-

va de conjunción se muestra en la Tabla 3.2.
ε ζ ε∧ζ
V V V
V F F
F V F
F F F
Tabla 3.2: Tabla de Verdad para la Conjunción
La tabla de verdad para dos afirmaciones relacionadas mediante la conecti-

va de disyunción se muestra en la Tabla 3.3.
ε ζ ε∨ζ
V V V
V F V
F V V
F F F
Tabla 3.3: Tabla de Verdad para la Disyunción
La tabla de verdad para la conectiva de implicación ha sido ampliamente

discutida a lo largo de la historia. Filón consideraba que el enunciado ε→ζ es
verdadero a no ser que ε fuera verdadero pero ζ falso. Por otro lado Diodoro
daba la interpretación que ε→ζ es verdadero si siempre que ε es verdadero ζ
también lo es. La interpretación de implicación en el lenguaje natural se acer-
ca más a la entregada por Diodoro [4]. Para los propósitos de la lógica, la in-
terpretación de Filón es más práctica y por tanto deberá ser interpretada de
acuerdo con la Tabla 3.4.
ε ζ ε→ζ
V V V
V F F
F V V
F F V
Tabla 3.4: Tabla de Verdad para la Implicación.
De la tabla anterior se puede concluir que una afirmación falsa implica

cualquier afirmación, esto es si εes falsa ε→ζ es verdadera para cualquiera que
sea ζ; y que una afirmación verdadera es implicada por cualquier afirmación,
esto es si ζ es verdadera ε→ζ es verdadera para cualquiera que sea ε.
3.1. LÓGICA DE PREDICADOS 19
La tabla de verdad para la coimplicación o bicondicional se muestra en la

Tabla 3.5, donde se puede observar que para ε↔ζ ambas son verdaderas o
ambas son falsas.
ε ζ ε↔ζ
V V V
V F F
F V F
F F V
Tabla 3.5: Tabla de Verdad para la Coimplicación
3.1.3. Definición del Lenguaje Formal

Definición: Un lenguaje formal de primer orden L es una colección de sig-
nos divididos en las siguientes categorías y cumpliendo las propiedades
indicadas [3, 4, 5, 8].
1. Variables: L debe tener infinitas variables, a cada una de las cuales se le

asocia un número natural distinto denominado índice, de forma tal que
todo natural es índice de una variable de L. La variable de índice i de L
será entonces xi .
2. Constantes: L puede tener desde ninguna hasta infinitas constantes. A

cada constante se le asocia un índice natural, así c i es la constante de
índice i de L.
3. Relatores: Cada relator debe tener un número natural no nulo asociado

denominado rango. Un relator n-ádico es un relator de rango n. Cada
relator n-ádico lleva asociado un índice, de tal forma que el relator R in es
el relator n-ádico de índice i, en caso de existir en L. Cómo mínimo debe
existir un relator diádico R02 , al que se le da el nombre de igualador o
“=”.
4. Funtores: Cada funtor debe tener asociado un rango e índice en las mis-
mas condiciones mencionadas para los relatores. Fin es el funtor n-ádico
de índice i, en caso de existir en L.
5. Negador: ¬ es el negador de L.
6. Implicador: → es el implicador de L.

7. Cuantificador Existencial: es el cuantificador existencial o particulari-
zador de L.

8. Cuantificador Universal: es el cuantificador universal o generalizador
de L.
9. Descriptor: | es el descriptor, el cual puede o no existir en L. En general L

puede ser un lenguaje con o sin descriptor.
Cada signo de L debe pertenecer a una y solo una de las anteriores categorías.
Si L es un lenguaje formal con descriptor, entonces L es el lenguaje resultante
al retirar el descriptor.
3.1.4. Expresiones, Términos y Fórmulas

La utilidad del lenguaje formal que se ha presentado tiene que ver princi-
palmente con la necesidad de construir afirmaciones con sus signos. Se define
un término como una cadena de símbolos utilizada para representar objetos
cumpliendo las siguientes reglas [4, 5, 8]:
Toda variable o constante individual es un término.

Si se tienen los términos t1 , t2 , ... ,tj , ..., tn y f n es una función de aridad
n entonces f n (t1 , t2 , .., tj , ..., tn ) es un término.
Todos los términos posibles se obtienen aplicando únicamente las dos
reglas anteriores.
Una fórmula es una cadena de símbolos que toma un valor de Verdadero o

Falso y posee la forma P n (t1 , t2 , .., tj , ..., tn ) donde P n es un relator de aridad
n y t1 , t2 , ... ,tj , ..., tn son términos.
Una cadena de signos en el lenguaje se denominará expresión si es un tér-
mino o una fórmula dentro del lenguaje.
Ejemplo: La frase “Todos los motores de la fábrica 1 están operables” se puede

formalizar de la siguiente forma: Empleando el relator “J” que significa
“pertenecer a la fábrica 1”, el relator “O” que significa “estar operable” y
definiendo la variable “x” como “motor” entonces se puede escribir:

x Jx → Ox
Ejemplo: Encontrar la función que describe el siguiente enunciado: El flujo de

agua que llega a una solución salina para ser empleada en un proceso in-
dustrial será suspendido si se cumple una de las siguientes condiciones:
Si el tanque se llena o si la salida del tanque permanece abierta, el nivel
de agua no está bajo el nivel mínimo y la concentración de la solución no
excede el 3 %.
En este caso, se designa a f como la función que describe el enunciado.
Las variables serán: l que se lee como “Tanque lleno”, v que se lee “tanque
vacío, o bajo nivel mínimo”, s que se lee “salida del tanque abierta” y c
que se lee “concentración de solución excede el 3 %”. Bajo las anteriores
asignaciones se observa que la función posee una aridad de 4, lo cual
3.2. ÁLGEBRA DE BOOLE 21

se indica como f 4 l, v, s, c . La función se verifica si se cumple una de
las dos condiciones, a su vez la condición 2 se verifica si se cumplen si-
multáneamente las tres condiciones que la forman, por tanto se puede
escribir:

f 4 l, v, s, c = l ∨ s ∧ ¬v ∧ ¬c
3.2. Álgebra de Boole

George Boole, presentó en 1949 un sistema algebraico basado en dos valo-
res, el cual se convirtió en la base fundamental para el desarrollo de las ciencias
de la computación, programación y control industrial. Con base en el uso de
este sistema, se puede formular proposiciones que toman uno de dos valores
posibles (verdadero o falso, 1 o 0) y combinarlas para formas nuevas proposi-
ciones y determinar su verdad o falsedad.
El álgebra booleana se puede presentar mediante unos postulados que re-
sumen sus elementos y propiedades básicas, los cuales se muestran a continua-
ción [6, 10]:
Postulado 1. Definición de Álgebra Booleana: Sistema algebraico cerrado, dis-

tributivo y complementado formado por un conjunto H de dos o más
elementos y los dos funtores “∧” y “∨” tal que si ε y ζ pertenecen a H
entonces ε∧ ζ pertenece a H y ε∨ζ también pertenece a H . De manera
formal:

ε, ζ ∈ H ε ∧ ζ ∈ H y ε ∨ ζ ∈ H
Postulado 2. Existencia de los Elementos 1 y 0: En el conjunto H existen los

elementos 1(uno) y 0(cero), únicos, denominados elementos neutros, tal
que se cumple:

ε∈H ε∨ 0=ε

ε∈H ε∧ 1=ε
Postulado 3. Conmutatividad

ε, ζ ∈ H ε ∧ ζ = ζ ∧ ε

ε, ζ ∈ H ε ∨ ζ = ζ ∨ ε
Postulado 4. Asociatividad

ε, ζ, ψ ∈ H ε ∧ (ζ ∧ ψ) = (ε ∧ ζ) ∧ ψ

ε, ζ, ψ ∈ H ε ∨ (ζ ∨ ψ) = (ε ∨ ζ) ∨ ψ
Postulado 5. Distributividad

ε, ζ, ψ ∈ H ε ∨ (ζ ∧ ψ) = (ε ∨ ζ) ∧ (ε ∨ ψ)

ε, ζ, ψ ∈ H ε ∧ (ζ ∨ ψ) = (ε ∧ ζ) ∨ (ε ∧ ψ)
Postulado 6. Complemento: Para todo ε ∈ H existe un único elemento ¬ε en

H denominado complemento de ε, de forma que:

ε∈H ¬ε ∈ H ε ∨ ¬ε = 1

ε ∈ H ¬ε ∈ H ε ∧ ¬ε = 0
3.2.1. Principio de Dualidad

Establece que si una expresión F es válida en el álgebra booleana, entonces
su expresión dual, la que se denomina F d también lo es. La expresión dual se
obtiene el reemplazar el operador ∨ por ∧, el operador ∧ por ∨, los 1 por 0 y
los 0 por 1. Se debe seguir manteniendo las precedencias relacionadas por los
paréntesis. Con este principio se verifica la validez de la expresión dual, más
no su equivalencia con la expresión original. De manera formal este principio
establece:

F∈ H Fd Fd ∈ H
Ejemplo: Encontrar la expresión dual para:

F ε, ζ, ψ : (¬ε ∨ ¬ζ) ∧ (ε ∧ ζ) ∨ ψ = ψ ∧ (¬ε ∨ ¬ζ)

si F ε, ζ, ψ : (¬ε ∨ ¬ζ) ∧ (ε ∧ ζ) ∨ ψ = ψ ∧ (¬ε ∨ ¬ζ)

ahora F d ε, ζ, ψ : (¬ε ∧ ¬ζ) ∨ (ε ∨ ζ) ∧ ψ = ψ ∨ (¬ε ∧ ¬ζ)
El principio de dualidad se puede verificar en las expresiones de los postulados

2 hasta 6. Se presenta a continuación los teoremas fundamentales del álgebra
booleana [6, 10].
3.2.2. Teoremas Fundamentales

Teorema 1: Idempotencia

ε∈H ε ∨ ε=ε

ε∈H ε ∧ ε=ε
Teorema 2: Elementos neutros

ε∈H ε ∨ 1=1

ε∈H ε ∧ 0=0
Teorema 3: Involución

ε ∈ H ¬(¬ε) = ε
Teorema 4: Absorción

ε, ζ ∈ H ε ∨ (ε ∧ ζ) = ε

ε, ζ ∈ H ε ∧ (ε ∨ ζ) = ε
Teorema 5: Segundo Teorema de Absorción

ε, ζ ∈ H ε ∨ (¬ε ∧ ζ) = ε ∨ ζ

ε, ζ ∈ H ε ∧ (¬ε ∨ ζ) = ε ∧ ζ
Teorema 6: Tercer Teorema de Absorción

ε, ζ ∈ H (ε ∧ ζ) ∨ (ε ∧ ¬ζ) = ε

ε, ζ ∈ H (ε ∨ ζ) ∧ (ε ∨ ¬ζ) = ε
Teorema 7: Cuarto Teorema de Absorción

ε, ζ, ψ ∈ H (ε ∧ ζ) ∨ (ε ∧ ¬ζ ∧ ψ) = (ε ∧ ζ) ∨ (ε ∧ ψ)

ε, ζ, ψ ∈ H (ε ∨ ζ) ∧ (ε ∨ ¬ζ ∨ ψ) = (ε ∨ ζ) ∧ (ε ∨ ψ)
Teorema 8: Teorema de DeMorgan

ε, ζ ∈ H ¬(ε ∨ ζ) = ¬ε ∧ ¬ζ

ε, ζ ∈ H ¬(ε ∧ ζ) = ¬ε ∨ ¬ζ
Este teorema se puede generalizar para n variables de la siguiente forma:

ε, ζ, ..., ψ ∈ H ¬(ε ∨ ζ ∨ ... ∨ ψ) = ¬ε ∧ ¬ζ ∧ ... ∧ ¬ψ

ε, ζ, ..., ψ ∈ H ¬(ε ∧ ζ ∧ ... ∧ ψ) = ¬ε ∨ ¬ζ ∨ ... ∨ ¬ψ
Teorema 9: Teorema de Consenso

ε, ζ, ψ ∈ H (ε ∧ ζ) ∨ (¬ε ∧ ψ) ∨ (ζ ∧ ψ) = (ε ∧ ζ) ∨ (¬ε ∧ ψ)

ε, ζ, ψ ∈ H (ε ∨ ζ) ∧ (¬ε ∨ ψ) ∧ (ζ ∨ ψ) = (ε ∨ ζ) ∧ (¬ε ∨ ψ)
3.2.3. Funciones de Conmutación

El concepto de función de conmutación se puede definir como sigue:
Sean α0 , α1 , ... , αn−1 variables, cada una de las cuales representa el elemen-
to 0 o 1, es decir al conjunto de los posibles valores que toma la variable, y sea
f n (α0 , α1 , ... , αn−1 ) la función de aridad n para las variables α 0 , α1 , ... , αn−1 .
La función f n puede tomar los valores 0 o 1 según el conjunto de valores de-
finidos por las variables. Como se tienen n variables y cada variable puede
tomar uno de dos posibles valores se tendrán 2n posibles combinaciones de
n
asignación de valores para las n variables y 2 2 posibles combinaciones para la
función de aridad n.
Para una función de aridad cero los posibles valores son f00 = 0 y f10 = 1. A
continuación se muestra en las Tablas 3.6 y 3.7 las posibles combinaciones para
funciones de aridad 1 y 2.
α0 f01 f11 f21 f31

0 0 1 0 1
1 0 0 1 1
Tabla 3.6: Posibles Combinaciones para Función de Aridad 1.

α0 α1 f02 f12 f22 f32 f42 f52 f62 f72 f82 f92 2
f10 2
f11 2
f12 2
f13 2
f14 2
f15
0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
Tabla 3.7: Posibles Combinaciones para Función de Aridad 2.
En las tablas anteriores se puede observar que f 21 = α0 , mientras f11 = ¬α0

2
es la negación de la variable, además f 14 = α0 ∨ α1 y f82 = α0 ∧ α1 . Lo anterior
indica que aún no se han presentado todas las posibles funciones, aunque en
gran parte unas se pueden obtener a partir de la combinación de las otras [6].
3.2.4. Funciones Lógicas

Existen tres funciones básicas: la conjunción, la disyunción y la negación,
a partir de las cuales por combinación se puede obtener otras 4 que por su
amplia utilización se definen de forma independiente.
AND: Representa la conjunción y se define como:

α0 , ... , αn−1 ∈ H f (α0 , ... , αn−1 ) = α0 ∧ ... ∧ αn−1 = β | β ∈ H
n
Cumple las propiedades de asociatividad y conmutatividad, específica-

mente para el caso de tres variables:
β = f 3 (α0 , α1 , α2 ) = α0 ∧ α1 ∧ α2
= (α0 ∧ α1 ) ∧ α2
= α0 ∧ (α1 ∧ α2 )
β = f 3 (α0 , α1 , α2 ) = α0 ∧ (α1 ∧ α2 )
= α0 ∧ (α2 ∧ α1 )
= (α0 ∧ α2 ) ∧ α1
= α2 ∧ α0 ∧ α1
En la Figura 3.1 se muestra el símbolo de esta función según la norma

ANSI/IEEE St 91-1984 junto con la representación para lógica cableada y
su tabla de verdad.
α0 α1 α0 ∧ α1
a0 &
b a0 a1 0 0 0
b 0 1 0
a1 1 0 0
1 1 1
Símbolo ANSI/IEEE Lógica Cableada Tabla de Verdad
Figura 3.1: Representación de la AND
OR: Representa la disyunción y se define como:

α0 , ... , αn−1 ∈ H f n (α0 , ... , αn−1 ) = α0 ∨ ... ∨ αn−1 = β | β ∈ H
Cumple las propiedades de asociatividad y conmutatividad, específica-

mente para el caso de tres variables:
β = f 3 (α0 , α1 , α2 ) = α0 ∨ α1 ∨ α2
= (α0 ∨ α1 ) ∨ α2
= α0 ∨ (α1 ∨ α2 )
β = f 3 (α0 , α1 , α2 ) = α0 ∨ (α1 ∨ α2 )
= α0 ∨ (α2 ∨ α1 )
= (α0 ∨ α2 ) ∨ α1
= α2 ∨ α0 ∨ α1
En la Figura 3.2 se muestra el símbolo de esta función junto con la repre-

sentación para lógica cableada y su tabla de verdad.
a0 ³1
α0 α1 α0 ∨ α1
a0 0 0 0
b
b 0 1 1
a1
a1 1 0 1
1 1 1
Figura 3.2: Representación de la OR

NOT: Representa la negación y se define como:

α0 ∈ H f 1 (α0 ) = ¬α0 = β | β ∈ H
En la Figura 3.3 se muestra el símbolo de esta función junto con la repre-

1 α0 ¬α0
a0 b a0
b 0 1
1 0
Figura 3.3: Representación de la NOT
A partir de las tres funciones anteriores se puede obtener las siguientes cuatro,
aunque debido a su amplia utilización se han definido independientemente y
se les ha asignado un símbolo.
NAND: Se obtiene al implementar la conjunción y al resultado aplicarle la

negación, se define como:

α0 , ... , αn−1 ∈ H f n (α0 , ... , αn−1 ) = ¬(α0 ∧...∧αn−1 ) = β | β ∈ H
Cumple la propiedad de conmutatividad más no la de asociatividad. En

la Figura 3.4 se muestra el símbolo de esta función junto con la repre-
a0 &
α0 α1 ¬(α0 ∧ α1 )
a0 0 0 1
b
b 0 1 1
a1
a1 1 0 1
1 1 0
Figura 3.4: Representación de la NAND

NOR: Se obtiene al implementar la disyunción y al resultado aplicarle la ne-

gación, se define como:

α0 , ... , αn−1 ∈ H f (α0 , ... , αn−1 ) = ¬(α0 ∨...∨αn−1 ) = β | β ∈ H
n

α0 α1 ¬(α0 ∨ α1 )
a0 ³1
b a0 a1 0 0 1
b 0 1 0
a1 1 0 0
1 1 0
Figura 3.5: Representación de la NOR
XOR: También denominada OR exclusiva, se define como:
y = f 2 (α0 , α1 ) = α0 ⊕ α1
= (α0 ∧ ¬α1 ) ∨ (¬α0 ∧ α1 )
Cumple las propiedades de asociatividad y conmutatividad. En la Figu-

ra 3.6 se muestra el símbolo de esta función junto con la representación
para lógica cableada y su tabla de verdad.
a0 =1
α0 α1 α0 ⊕α1
a0 a1 0 0 0
b
b 0 1 1
a1
a0 a1 1 0 1
1 1 0
Figura 3.6: Representación de la XOR

NXOR: Se obtiene al implementar la XOR y al resultado aplicarle la negación,

se define como:
β = f 2 (α0 , α1 ) = ¬(α0 ⊕ α1 )
= α0 α1

= ¬ (α0 ∧ ¬α1 ) ∨ (¬α0 ∧ α1 )

a0 =1
α0 α1 α0 α1
a0 a1
b 0 0 1
b 0 1 0
a1
a0 a1 1 0 0
1 1 1
Figura 3.7: Representación de la NXOR
3.2.4.1. Universalidad de la NAND y la NOR

Toda función de conmutación se puede representar usando solo compuer-
tas NAND o NOR, lo cual se deduce de las siguientes propiedades, donde g es
una función NAND y h es una función NOR:
g11 (α0 ) = ¬(α0 ∧ α0 ) = ¬α0

g22 (α0 , α1 ) = ¬ ¬(α0 ∧ α1 ) = α0 ∧ α1

g32 (α0 , α1 ) = ¬ ¬α0 ∧ ¬α1 = α0 ∨ α1
h11 (α0 ) = ¬(α0 ∨ α0 ) = ¬α0

h22 (α0 , α1 ) = ¬ ¬(α0 ∨ α1 ) = α0 ∨ α1

h23 (α0 , α1 ) = ¬ ¬α0 ∨ ¬α1 = α0 ∧ α1
En la Figura 3.8 se puede observar la universalidad de estas dos funciones.

Función NAND NOR
a0 & a0 ³1
Øa 0 Øa 0
NOT
g11 h11
³1
a0
a0 ³1
& &
AND
a1 ³1
a1
g22 h22
&
a0
& a0
³1 ³1
OR
& a1
a1
g32 h23
Figura 3.8: Universalidad de la NAND y la NOR
3.2.5. Formas Algebraicas Estándar

3.2.5.1. Formas SOP y POS
Las funciones de conmutación se pueden representar de muchas formas,

pero particularmente son de interés las dos siguientes [6, 9].
La primera de ellas es la forma SOP (suma de productos) la cual se cons-

truye al realizar la disyunción, es decir función OR, de términos en conjunción,
donde cada término conjunción se obtiene mediante la función AND de varias
variables, las cuales pueden estar complementadas o sin complementar (con
negación o sin ella). A continuación se presenta un ejemplo para una función
de tres variables la cual está en forma SOP:
f 3 (α0 , α1 , α2 ) = (α0 ∧ ¬α1 ∧ ¬α2 ) ∨ (¬α1 ∧ α2 ) ∨ (¬α0 ∧ α2 )
La segunda forma es la POS (producto de sumas) la cual se construye al
realizar la conjunción, es decir la función AND, de términos en disyunción,
donde cada término en disyunción se obtiene mediante la función OR de varias
variables, las cuales pueden estar complementadas o sin complementar. Un
ejemplo de una función de tres variables en forma POS se muestra a continua-
ción:
f 3 (α0 , α1 , α2 ) = (¬α0 ∨ α1 ∨ ¬α2 ) ∧ (α0 ∨ ¬α1 ∨ ¬α2 ) ∧ (α0 ∨ ¬α2 )
3.2.5.2. Formas Canónicas

Mintérmino Es un término en conjunción el cual contiene exactamente una
vez a cada una de las variables de la función, ya sea complementadas o
sin complementar. En el ejemplo anterior de una función en forma SOP,
el término (α0 ∧ ¬α1 ∧ ¬α2 ) es un mintérmino ya que cumple con la
definición dada.
Si una función se expresa en forma SOP y además todos sus términos son
mintérminos, entonces se dice que la función posee la forma Canónica de
Suma de Productos, o simplemente la forma SOP Canónica. A continuación
se presenta un ejemplo de forma SOP canónica.
f 3 (α0 , α1 , α2 ) = (α0 ∧ ¬α1 ∧ ¬α2 ) ∨ (¬α0 ∧ ¬α1 ∧ α2 ) ∨ (¬α0 ∧ α1 ∧ α2 )
Como para que un mintérmino tome un valor lógico de 1 se necesita que

cada variable no complementada tome un valor de 1 y cada variable com-
plementada tome un valor de 0, se aprovecha este valor de cada variable
para hacer un código binario con tantos bits como variables en la fun-
ción, con el cual se podrá simplificar la escritura del mintérmino en una
función de forma SOP canónica. En la Tabla 3.9 se muestra esta simplifi-
cación para los mintérminos de la función anterior.
Mintérmino Código Simplificación

(α0 ∧ ¬α1 ∧ ¬α2 ) 100 m4
(¬α0 ∧ ¬α1 ∧ α2 ) 001 m1
(¬α0 ∧ α1 ∧ α2 ) 011 m3
Tabla 3.9: Notación Simplificada de Mintérminos

Se observa que se ha simplificado la escritura de cada mintérmino me-

diante mi , donde i es el entero decimal correspondiente al código bina-
rio del mintérmino. Así la función se puede escribir de cualquiera de las
siguientes formas:
f 3 (α0 , α1 , α2 ) = (¬α0 ∧ ¬α1 ∧ α2 ) ∨ (¬α0 ∧ α1 ∧ α2 )

∨ (α0 ∧ ¬α1 ∧ ¬α2 ) = m(1, 3, 4)
Maxtérmino Es un término en disyunción el cual contiene exactamente una

vez a cada una de las variables de la función, ya sea complementadas o
sin complementar. En el ejemplo anterior de una función en forma POS
los términos (¬α0 ∨ α1 ∨ ¬α2 ) y (α0 ∨ ¬α1 ∨ ¬α2 ) son maxtérminos al
cumplir ambos con la definición dada.
Si una función se expresa en forma POS y además todos sus términos son
maxtérminos, entonces se dice que la función posee la forma Canónica de
Producto de Sumas, o simplemente la forma POS Canónica. A continuación
se presenta un ejemplo de forma POS canónica.
f 3 (α0 , α1 , α2 ) = (¬α0 ∨ α1 ∨ ¬α2 ) ∧ (α0 ∨ ¬α1 ∨ α2 ) ∧ (α0 ∨ ¬α1 ∨ ¬α2 )
Como para que un maxtérmino tome un valor lógico de 0 se necesita

que cada variable no complementada tome un valor de 0 y cada varia-
ble complementada tome un valor de 1, se aprovecha este valor de cada
variable para hacer un código binario con tantos bits como variables en
la función, con el cual se podrá simplificar la escritura del maxtérmino
en una función de forma POS canónica. En la Tabla 3.10 se muestra esta
simplificación para los maxtérminos de la función anterior.
Maxtérminos Código Simplificación

(¬α0 ∨ α1 ∨ ¬α2 ) 101 M5
(α0 ∨ ¬α1 ∨ α2 ) 010 M2
(α0 ∨ ¬α1 ∨ ¬α2 ) 011 M3
Tabla 3.10: Notación Simplificada de Maxtérminos
Se observa que se ha simplificado la escritura de cada maxtérmino me-

diante Mi , donde i es el entero decimal correspondiente al código binario
del maxtérmino. Así la función se puede escribir de cualquiera de las
siguientes formas:
f 3 (α0 , α1 , α2 ) = (α0 ∨ ¬α1 ∨ α2 ) ∧ (α0 ∨ ¬α1 ∨ ¬α2 )

∧ (¬α0 ∨ α1 ∨ ¬α2 ) = M (2, 3, 5)
3.2.5.3. Formas Canónicas Equivalentes

Cada forma SOP canónica tiene una forma POS canónica equivalente dando
una representación única para cada función [6]. Lo anterior se puede observar
al examinar la Tabla 3.11 de verdad siguiente para una función dada.
α0 α1 α2 f 3 (α0 , α1 , α2 )
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
Tabla 3.11: Formas Canónicas Equivalentes
Las posiciones donde la función toma un valor de 1 deben corresponder

a los mintérminos que la componen, de igual forma las posiciones donde la
función toma un valor de 0 deben corresponder con los maxtérminos. Por tanto
cada función se puede representar de forma equivalente ya sea mediante sus
mintérminos o sus maxtérminos. Para el caso de la función de la Tabla 3.11,
ésta se puede representar de cualquiera de las siguientes formas:

f 3 (α0 , α1 , α2 ) = m(0, 2, 3, 6)

= M (1, 4, 5, 7)
3.2.6. Términos “Don’t Care”

Los términos “Don’t Care” o “No Importa” son aquellos que dentro de una
función se derivan de combinaciones de las variables de entrada que se sabe
nunca se presentarán, por tanto se pueden considerar indistintamente como
mintérminos o maxtérminos sin afectar el comportamiento, es más, a conve-
niencia se pueden incluir o excluir. A estos términos, debido a su inclusión
opcional en las formas canónicas, se les denomina frecuentemente como pres-
cindibles [6, 10].
Ejemplo: Encontrar las formas canónicas para una función que indica con un
valor lógico de 1 si un número de entrada en código BCD es mayor a 3 y
menor o igual a 7.
Para este caso, la entrada posee cuatro variables con las cuales se repre-
sentan los números enteros del 0 al 15, pero un código BCD solo codifica
los números del 0 al 9, por tanto las posiciones 10 a 15 son “Don’t Care”
y se podrán de forma indistinta incluir en la representación por mintér-

minos o maxtérminos. A continuación se muestra la tabla de verdad para
este ejemplo.
Código α0 α1 α2 α3 f 4 (α0 , α1 , α2 , α3 )
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 d
11 1 0 1 1 d
12 1 1 0 0 d
13 1 1 0 1 d
14 1 1 1 0 d
15 1 1 1 1 d
Tabla 3.12: Términos Don’t Care
En la Tabla 3.12, mediante una d se ha notado los términos que son “Don’t
Care” y que corresponden a aquellas entradas que se sabe nunca se presentarán
para este ejemplo. La función se podrá representar de las siguientes formas:

f 4 (α0 , α1 , α2 , α3 ) = m {(4, 5, 6, 7) + d (10, 11, 12, 13, 14, 15)}

= M {(0, 1, 2, 3, 8, 9) + d (10, 11, 12, 13, 14, 15)}
3.3. Simplificación de Funciones de Conmutación

3.3.1. Mapas de Karnaugh
El objetivo de la simplificación de las funciones de conmutación radica en
la minimización de costos, ya sea de realización o de implementación. Uno de
los métodos más ampliamente empleados para la simplificación son los de-
nominados Mapas de Karnaugh, los cuales están basados en los principios del
álgebra de conjuntos, álgebra de Boole, tablas de verdad y mintérminos o max-
términos [1, 6].
3.3. SIMPLIFICACIÓN DE FUNCIONES DE CONMUTACIÓN 35
Para una función de aridad 2, se tendrán cuatro posibles combinaciones de

las variables, las cuales se pueden representar de forma gráfica en un Diagrama
de Venn2 como se muestra en la Figura 3.9.
α0 α1
a0,Øa1
Ø ¬α0 α0 a0 0
Cód min m0 a1 1
(0) (1) 0 2
0 0 0 m0 0
1 0 1 m1 a0,Øa1 a0, a1Øa0, a1 ¬α1
m2 m3 m1 (0) m0 m2 1 3
2 1 0 m2 1
3 1 1 m3 α1
(1) m1 m3
Tabla de Verdad Diagrama de Venn Diagr. Rectangular Mapa de Karnaugh
Figura 3.9: Mapa de Karnaugh para Función de Aridad 2
Cód α0 α1 α2 min a0 0 1
Øa0,Øa1,Øa2 a0,a1,Øa2 a1,a2
0 0 0 0 m0 m0 a ,Øa ,Øa 0 4
0
m4 m6
1 2
00
1 0 0 1 m1 a ,a ,a Øa0,a1,Øa2
0 1 2
1 5
2 0 1 0 m2 m2 01
3 0 1 1 m3
m5 m7 m3 3 7
11
4 1 0 0 m4
m1 2 6
5 1 0 1 m5
Øa0,Øa1,a2 10
6 1 1 0 m6 a0,Øa1,a2 Øa0,a1,a2
7 1 1 1 m7
Tabla de Verdad Diagrama de Venn Mapa de Karnaugh
Figura 3.10: Mapa de Karnaugh para Función de Aridad 3
Para una función de aridad 3, se tendrán 8 posibles combinaciones de las

variables, las cuales se pueden observar en la Figura 3.10 representadas en un
Mapa de Karnaugh.
El mapa de Karnaugh para el caso de función de aridad 3 también puede
ser representado de forma horizontal como se muestra en la Figura 3.11.
2 Un Diagrama de Venn es una representación gráfica para el álgebra de conjuntos, y como el
álgebra de conjuntos es un álgebra booleana en la que los conjuntos son los elementos del álge-
bra, esta representación es posible. La operación de intersección corresponde a la conjunción y la
operación de unión a la disyunción.
a0,a1
a2 00 01 11 10
0 2 6 4
0
1 3 7 5
1
Figura 3.11: Otra Representación del Mapa de Karnaugh

para Función de Aridad 3
Para el caso de una función de aridad 4, el mapa de Karnaugh se podría

representar en las formas indicadas en la Figura 3.12.
Cód α0 α1 α2 α3 min a0,a1

a2,a3 00 01 11 10
0 0 0 0 0 m0 0 4 12 8
00
1 0 0 0 1 m1
2 0 0 1 0 m2 1 5 13 9
01
3 0 0 1 1 m3
3 7 15 11
4 0 1 0 0 m4 11
5 0 1 0 1 m5 2 6 14 10
10
6 0 1 1 0 m6
7 0 1 1 1 m7 a2,a3
8 1 0 0 0 m8 a0,a1 00 01 11 10
0 1 3 2
9 1 0 0 1 m9 00
10 1 0 1 0 m10 4 5 7 6
01
11 1 0 1 1 m11
13 1 1 0 0 m12 12 13 15 14
11
13 1 1 0 1 m13
8 9 11 10
14 1 1 1 0 m14 10
15 1 1 1 1 m15
Tabla de Verdad Mapas de Karnaugh
Figura 3.12: Mapas de Karnaugh para Función de Aridad 4
En general, en un mapa de Karnaugh para una función de aridad n, una

celda posee n celdas adyacentes, donde las celdas son enumeradas mediante
el Código Gray3 y cada una representa a un posible mintérmino o maxtérmino
de la función. Debido a que una celda debe poseer n celdas adyacentes, en
el mapa de Karnaugh para una función de aridad 4 por ejemplo, la celda del
3 El código Gray es un código no aritmético donde de una cantidad a otra solo varía un bit a la
vez.
mintérmino m0 es adyacente con las celdas de los mintérminos m1 , m2 , m4 y

m8 . Lo anterior significa que los lados derecho e izquierdo de un mapa de
Karnaugh son continuos y lo mismo sucede con los lados superior e inferior.
En otras palabras, para una celda sus adyacentes son todas aquellas en las que
solamente una variable cambia a la vez.
3.3.2. Simplificación por Mapas de Karnaugh

Para la simplificación de una función sobre un mapa de Karnaugh, se copia
el valor para cada combinación de entrada en la celda correspondiente (un 1
para los mintérminos y un 0 para los maxtérminos), aunque por simplicidad
se acostumbra colocar solo los 1 o 0, más no ambos [6, 10].
El objetivo será entonces realizar agrupaciones de celdas donde hay un 1
en grupos potencias de 2 (grupos de 2, 4, 8 etc. celdas). Cada grupo debe ser
lo más grande posible ya que ello eliminará más variables, además la cantidad
total de agrupaciones debe ser la menor posible tal que todos los mintérminos
queden incluidos como mínimo en un grupo.
Un grupo formado por 2n celdas elimina n variables. Las variables que se
eliminan son aquellas que dentro de un grupo presentan cambio en su valor
(cambian de 1 a 0) y permanecen aquellas que dentro del grupo no presentan
cambio (permanecen en 1 o en 0). Al final la función simplificada estará for-
mada por la disyunción de términos en conjunción, donde cada término es un
grupo ya simplificado desde el mapa de Karnaugh.
Ejemplo: Mediante un mapa de Karnaugh simplificar la siguiente función.

f 4 (α0 , α1 , α2 , α3 ) = m (3, 5, 7, 8, 10, 13, 15)
La función representada sobre un mapa de Karnaugh queda como se

muestra en la Figura 3.13.
a0
a0,a1
a2,a3 00 01 11 10
0 4 12 8
00 1
1 5 13 9
01 1 1
a3
3 7 15 11
11 1 1 1
a2
2 6 14 10
10 1
a1
Figura 3.13: Mapa de Karnaugh para Simplificar Mintérminos

Con el objeto de poder incluir a todos los mintérminos en el menor número

de agrupaciones, pero a la vez con cada grupo lo más grande posible, se
forman las siguientes agrupaciones las cuales también se muestran en la
Figura 3.14.
Grupo 1 = m8 , m10
Grupo 2 = m3 , m7
Grupo 3 = m5 , m7 , m13 , m15
a0
a0,a1
a2,a3 00 01 11 10
0 4 12 8
00 1
1 5 13 9
01 1 1
a3
3 7 15 11
11 1 1 1
a2
2 6 14 10
10 1
a1
Figura 3.14: Agrupaciones para Simplificar Mintérminos
Para el Grupo 1 se puede observar que la variable α 2 es la única que

cambia, igualmente es de esperarse que solo lo haga una, ya que como el
grupo está formado por 21 celdas se debe eliminar solo 1 variable.
cambia y por tanto es la variable a eliminar para este grupo.
Para el Grupo 3 se puede observar que las variables α 0 y α2 son las que
cambian, igualmente es de esperarse que cambien dos, ya que como el
grupo está formado por 22 celdas se debe eliminar 2 variables.
Del procedimiento anterior, se puede entonces escribir la función simpli-
ficada de la siguiente forma:
f 4 (α0 , α1 , α2 , α3 ) = (α0 ∧ ¬α1 ∧ ¬α3 ) ∨ (¬α0 ∧ α2 ∧ α3 ) ∨ (α1 ∧ α3 )
La simplificación de funciones en los mapas de Karnaugh también se puede

realizar utilizando los maxtérminos. Para ello se debe copiar un 0 en cada cel-
da correspondiente a un maxtérmino y realizar la agrupación siguiendo los
mismos criterios ya expuestos para los mintérminos. Al final la función sim-
plificada estará formada por la conjunción de términos en disyunción, donde
cada término es un grupo ya simplificado desde el mapa de Karnaugh.
Ejemplo: Simplificar la siguiente función usando un mapa de Karnaugh.

f 4 (α0 , α1 , α2 , α3 ) = M (2, 9, 10, 12, 13, 14, 15)
A continuación se procede a copiar un 0 en el mapa de Karnaugh en cada

celda correspondiente a un maxtérmino, como se indica en la Figura 3.15.
a0
a0,a1
a2,a3 00 01 11 10
0 4 12 8
00 0
1 5 13 9
01 0 0
a3
3 7 15 11
11 0
a2
2 6 14 10
10 0 0 0
a1
Figura 3.15: Mapa de Karnaugh para Simplificar Maxtérminos
Conservando el objetivo de incluir a todos los maxtérminos en el menor

número de agrupaciones, pero a la vez con cada grupo lo más grande
posible, se forman las siguientes agrupaciones, las cuales también se pue-
den observar en la Figura 3.16.
Grupo 1 = M9 , M13
Grupo 2 = M2 , M10
Grupo 3 = M12 , M13 , M14 , M15
a0
a0,a1
a2,a3 00 01 11 10
0 4 12 8
00 0
1 5 13 9
01 0 0
a3
3 7 15 11
11 0
a2
2 6 14 10
10 0 0 0
a1
Figura 3.16: Agrupaciones para Simplificar Maxtérminos


cambia, ya que como el grupo está formado por 21 celdas esta es la única
variable a eliminar.
cambia y por tanto es la variable a eliminar para este grupo.
Para el Grupo 3 se puede observar que las variables α 2 y α3 son las que
cambian, igualmente es de esperarse que cambien dos, ya que como el
grupo está formado por 22 celdas se debe eliminar 2 variables.
Del procedimiento anterior, se puede entonces escribir la función simpli-
ficada de la siguiente forma:
f 4 (α0 , α1 , α2 , α3 ) = (¬α0 ∨ α2 ∨ ¬α3 ) ∧ (α1 ∨ ¬α2 ∨ α3 ) ∧ (¬α0 ∨ ¬α1 )
Ejemplo: Simplificar la siguiente función la cual posee términos “Don’t Care”.

f 4 (α0 , α1 , α2 , α3 ) = m {(0, 2, 5, 6, 8, 9, 10, 14) + d (4, 7, 13, 15)}
La función sobre un mapa de Karnaugh, incluyendo tanto los mintérmi-

nos como los “Don’t Care” se muestran en la Figura 3.17.
a0
a0,a1
a2,a3 00 01 11 10
0 4 12 8
00 1 d 1
1 5 13 9
01 1 d 1
a3
3 7 15 11
11 d d
a2
2 6 14 10
10 1 1 1 1
a1
Figura 3.17: Simplificación con Términos “Don’t Care”
Como los términos “Don’t Care” se pueden considerar de forma indis-

tinta como mintérminos o maxtérminos, según conveniencia, en este caso
se han incluido como mintérminos, pero adicionalmente ellos pueden ser
incluidos o no en las agrupaciones. En el caso de este ejemplo el térmi-
no d15 no se ha incluido ya que con los grupos formados se han cubierto
a todos los mintérminos de la función. Los grupos formados son los si-
guientes:
Grupo 1 = m0 , m2 , m8 , m10
Grupo 2 = m4 , m5 , m6 , m7
Grupo 3 = m2 , m6 , m10 , m14
Grupo 4 = m9 , m13
Eliminando las variables que cambian en cada uno de los grupos, se ob-
tiene la siguiente función simplificada:
f 4 (α0 , α1 , α2 , α3 ) = (¬α1 ∧¬α3 ) ∨ (¬α0 ∧α1 ) ∨ (α2 ∧¬α3 ) ∨ (α0 ∧¬α2 ∧α3 )
3.3.3. Simplificación por Quine-McCluskey

Este método de simplificación de funciones de conmutación es un algorit-
mo tabular con base en los mapas de Karnaugh. Permite la implementación de
una metodología sistemática para encontrar una función mínima con la ven-
taja adicional de poder manejar un gran número de variables, lo cual es de
gran ayuda ya que los mapas de Karnaugh están limitados en la practica a sólo
cuatro o máximo cinco variables [6, 9].
El método inicia con una lista enumerada de todos los mintérminos de una
función de aridad n, agrupados en forma ordenada de acuerdo al número de
unos “1” que contiene cada uno. Lo anterior con el fin de identificar todos los
posibles términos adyacentes los cuales se caracterizan por diferenciarse en
solo una variable.
Seguidamente en una nueva columna se anota el resultado de búsqueda
de mintérminos adyacentes entre grupos vecinos. En esta nueva lista se debe
indicar mediante un signo de guión “-” la variable que cambia y adicional-
mente señalar los términos agrupados desde la columna anterior. En esta nue-
va columna lo que se ha logrado es la identificación de términos con n-1 varia-
bles producto de la simplificación de una de ellas gracias a la adyacencia.
El paso anterior se debe repetir iterativamente adicionando nuevas colum-
nas hasta que no sea posible agrupar más términos. Cada nueva columna im-
plica términos con una variable menos. Al final, los términos no señalados (es
decir aquellos no agrupados en un grupo mayor) serán los candidatos a cubrir
completamente la función de forma mínima.
Finalmente se debe hacer una tabla que liste en las columnas todos los
mintérminos y en las filas los términos no agrupados en los pasos anteriores.
Lego se indica mediante un signo “X” los mintérminos que abarca un término
determinado. Los mintérminos cubiertos por solo un término determinan a tér-
minos esenciales para cubrir la función. Luego de la identificación de todos los
mintérminos cubiertos por los términos esenciales se busca el mínimo número
de términos adicionales que abarquen a los mintérminos no cubiertos aún.
Ejemplo: Simplificar la siguiente función empleando el método tabular de
Quine-McCluskey.

f 4 (α0 , α1 , α2 , α3 ) = m {0, 2, 3, 6, 7, 8, 9, 10, 13}
El primer paso consiste en realizar la lista enumerada de todos los mintér-

minos ordenados de acuerdo al número de “1” en cada uno de ellos.
Columna 1
Mintérminos α0 α1 α2 α3
0 0000 Cero unos
2 0010 Dos unos

8 1000
3 0011
6 0110
9 1001 Tres unos
10 1010
7 0111 Cuatro
13 1101 Unos
Tabla 3.13: Lista de Mintérminos Ordenados por Vecindad
A continuación se realiza la búsqueda de términos adyacentes entre veci-

nos de la primera columna y el resultado se anota en una nueva columna,
tal como se muestra a continuación:
Columna 1 Columna 2
Mintér α0 α1 α2 α3 Mintér α0 α1 α2 α3
0 0000 * 0y2 00_0
0y8 _000
2 0010 *
8 1000 * 2y3 001_
2y6 0_10
3 0011 * 2 y 10 _010
6 0110 * 8y9 100_
9 1001 * 8 y 10 10_0
10 1010 *
3y7 0_11
7 0111 * 6y7 011_
13 1101 * 9 y 13 1_01
Tabla 3.14: Primera Búsqueda de Términos Adyacentes

Seguidamente se continúa con la búsqueda de adyacencias, ahora entre

los términos de la segunda columna y los resultados se anotan en otra
nueva columna, tal como se indica a continuación:
Columna 1 Columna 2 Columna 3

Mintér α0 α1 α2 α3 Mintér α0 α1 α2 α3 Mintér α0 α1 α2 α3
0 0000 * 0y2 00_0 * 0,2,8,10 _0_0 T1
0y8 _000 * 2,3,6,7 0_1_ T2
2 0010 *
8 1000 * 2y3 001_ *
2y6 0_10 *
3 0011 * 2 y 10 _010 *
6 0110 * 8y9 100_ T3
9 1001 * 8 y 10 10_0 *
10 1010 *
3y7 0_11 *
7 0111 * 6y7 011_ *
13 1101 * 9 y 13 1_01 T4
Tabla 3.15: Segunda Búsqueda de Términos Adyacentes
Como ya no es posible realizar nuevas agrupaciones entre los términos

de la tercera columna, entonces se procede a identificar los términos que
no han sido agrupados, con los cuales ahora se realiza una nueva tabla
con ellos listados en las filas y todos los mintérminos de la función en las
columnas, tal como se indica a continuación:
0 2 3 6 7 8 9 10 13
T1 0,2,8,10 _0_0 X X X X
T2 2,3,6,7 0_1_ X X X X
T3 8,9 100_ X X
T4 9,13 1_01 X X
Tabla 3.16: Listado de Términos No Agrupados y Mintérminos
De la tabla anterior se puede observar que el término T1 es esencial para

la función ya que es el único que cubre a los mintérminos 0 y 10, además
el término T2 igualmente es esencial al ser el único de cubre los mintérmi-
nos 3, 6 y 7, e igualmente T4 es el único que cubre al mintérmino 13. Con
estos tres términos esenciales se cubre la totalidad de los mintérminos de
la función tal como se muestra a continuación:
* * * * * * * * *
0 2 3 6 7 8 9 10 13
T1 0,2,8,10 _0_0 * X X X X
T2 2,3,6,7 0_1_ * X X X X
T3 8,9 100_ X X
T4 9,13 1_01 * X X
Tabla 3.17: Identificación de Términos que Cubren Todos los Mintérminos
La función simplificada entonces es la siguiente:
f 4 (α0 , α1 , α2 , α3 ) = (¬α1 ∧ ¬α3 ) ∨ (¬α0 ∧ α2 ) ∨ (α0 ∧ ¬α2 ∧ α3 )
3.4. Automatismos Secuenciales

En los sistemas secuenciales los valores de las variables de salida, para un
instante determinado, dependen no sólo de los valores de las entradas en ese
instante (como era el caso de los sistemas combinacionales) sino también del
estado presente en el cual se encuentre el sistema. En esta configuración, los
estados se asocian con elementos de memoria que determinan el estado pre-
sente, el estado siguiente y la forma de hacer la transición de un estado a otro.
Además, el valor del estado siguiente de los elementos de memoria es función
de los valores de las entradas y del estado presente [1, 2, 6].
Se define como Variables de Estado a los valores binarios asociados con cada
uno de los elementos de memoria. Un Estado es cada una de las combinaciones
que puede tomar el conjunto de variables de estado, conteniendo toda la infor-
mación necesaria para definir el comportamiento futuro.
Con l variables de estado, un sistema secuencial posee 2l posibles estados,
siendo éste un valor finito, de donde se deriva el nombre de Máquinas de Estados
Finitos.
MEMORIA
W1 Wl wl w1
LÓGICA
x1 COMBINACIONAL z1
x2 z2
xn zm
Figura 3.18: Máquina de Estados Finitos

3.4. AUTOMATISMOS SECUENCIALES 45
Como se puede observar en la Figura 3.18, un sistema secuencial que posee

n variables de entrada (x1 , x2 , ... , xn ), m variables de salida (z 1 , z2 , ... , zm ), l
entradas a los elementos de memoria (w1 , w2 , ... , wl ) y l salidas de los elemen-
tos de memoria (W1 , W2 , ... , Wl ), las salidas y variables de estado son dadas
por las siguientes funciones:
zi = φn+l
i (x1 , x2 , ... , xn , W1 , W2 , ... , Wl )
wi = ϕn+l
i (x1 , x2 , ... , xn , W1 , W2 , ... , Wl )
Donde φn+l
i y ϕn+l
i son respectivamente la i − sima función de salida y de
estado siguiente de aridad n + l.
3.4.1. Clasificación de los Sistemas Secuenciales

3.4.1.1. Máquinas de Mealy y de Moore
De acuerdo con la topología adoptada por los sistemas secuenciales, se dis-

tinguen dos principalmente, dependiendo de si las salidas son función única-
mente de las variables de estado o también de las entradas [2, 6, 10].
La primera es la Máquina de Mealy, donde en todo instante sus salidas son
función de las variables de estado y de las entradas. La disposición de este
autómata se puede observar en la Figura 3.19.
Lógica
Entradas Sistema Lógica
combinacional
de combinacional Salidas
para estado Estado
Memoria Presente de Salida
siguiente
Figura 3.19: Máquina de Mealy
La segunda es la Máquina de Moore, donde en todo instante sus salidas son

función únicamente de las variables de estado. Esta topología se muestra en la
Figura 3.20.
Lógica
Entradas Sistema Lógica
combinacional Estado
de Presente combinacional Salidas
para estado
Memoria de Salida
siguiente
Figura 3.20: Máquina de Moore
3.4.1.2. Sistemas Síncronos y Asíncronos
Los sistemas secuenciales también se pueden clasificar en Síncronos y Asín-

cronos. Los síncronos son aquellos donde los cambios de estado y de las varia-
bles se realizan de forma sincronizada con los pulsos de un reloj sin importar
que se presenten cambios entre pulsos consecutivos. En los sistemas asíncronos
las variables de entrada actúan sobre el estado interno del sistema en el mismo
instante que estas cambian de valor, o en otras palabras, las transiciones en-
tre estados dependen de la frecuencia con que se presenten cambios en dichas
señales.
3.4.2. Diagrama de Estados

El Diagrama de Estados es una representación gráfica de un sistema secuen-
cial que ayuda a presentar de forma clara la relación funcional existente en-
tre las entradas, las salidas, el estado presente y el estado siguiente. En estos
diagramas, los estados se representan como círculos, mientras las transiciones
entre estados se indican mediante arcos orientados. En cada arco se relaciona
los valores de las entradas y las salidas para la transición indicada.
Otra forma de representación de un sistema secuencial es mediante la Tabla
de Estados, en ella las columnas corresponden a los valores de las variables de
entrada y las filas a los estados presentes del sistema. En cada celda se relaciona
para el valor de entrada y de estado actual el estado siguiente y el valor de las
salidas.
En el diagrama de estados de la Figura 3.21, se muestra un ejemplo en el
cual se tiene cuatro posibles estados en los cuales puede estar el sistema (repre-
sentados por dos variables de estado ya que 22 = 4), una variable de entrada y
una variable de salida.
Entrada (x)
Estado Actual 0 1
A C/0 B/1
B B/1 C/0
C A/0 D/1
D D/1 A/0
Tabla 3.18: Ejemplo de Tabla de Estados
1
1
0
1
A B
0
0
1 1
0 0
0
0
D C
0
1 1
1
Figura 3.21: Ejemplo de Diagrama de Estados
Para este diagrama la respectiva tabla de estados es la que se muestra en la

Tabla 3.18.
3.4.3. Dispositivos de Memoria

Para la implementación de una máquina finita de estados es necesario con-
tar entonces con dispositivos de memoria en los cuales se pueda guardar el
valor de los estados presentes y con base en los cuales se pueda determinar
el estado futuro al que pasará el sistema. Estos dispositivos son denominados
Biestables, ya que conservan de forma permanente uno de dos estados posibles,
0 y 1. Para su estudio se considerará que el valor de la salida en un instante
determinado de tiempo será Q(t) y el valor de salida para el estado siguiente
será Q(t + 1) el cual dependerá del valor de las entradas y del estado presente
[6, 10].
3.4.3.1. Latch Set-Reset

El latch, conocido también como cerrojo estático, es un elemento de memo-
ria cuyas señales de excitación o entrada determinan el estado del dispositivo.
El dispositivo latch más básico se puede lograr utilizando una compuerta OR
y retroalimentando la salida hacia una de las entradas como se muestra en la
Figura 3.22. Si inicialmente ambas entradas se encuentran en un valor lógico
de 0, la salida será igualmente 0. Al aplicar un valor lógico de 1 a la entrada
libre, la salida pasará a un valor de 1 y éste se realimentará a la otra entrada
con lo cual la salida estará estable en 1. Si seguidamente se aplica un valor de
entrada de 0, la salida permanecerá en 1 debido al valor lógico de 1 en la en-
trada con realimentación. De la forma anterior se ha logrado guardar el valor
1 de forma permanente y este no cambiará a pesar de los valores que tome la
entrada libre. Para este caso, al dispositivo se le denomina un latch set y de este
mismo nombre asume la designación la entrada libre (S) ya que cuando ésta
toma el valor lógico 1 la salida permanecerá indefinidamente en 1.
0 ³1 1 ³1 1 ³1
0 1 1 Q
0 1 S 0
Figura 3.22: Latch Set
Ahora, haciendo uso del teorema de involución y universalizando con com-

puertas NOR la configuración anterior se puede representar como se indica en
la Figura 3.23. Entre la salida de la primera compuerta NOR y la entrada de
la segunda se ha tomado una señal que claramente es la negación de la salida
vista para el latch set (¬Q). A esta nueva configuración se le denomina latch
reset, ya que análogamente al anterior, iniciando con valores lógicos de 0 en
ambas entradas la salida de la primera NOR será 1, luego al aplicar un valor
de 1 en la entrada libre se obtendrá el valor 0 a la salida de la primera NOR y
un valor de 1 a la salida de la segunda NOR, éste último valor se retroalimenta
con lo cual ahora la primera NOR tiene un valor de 1 en ambas entradas, lo cual
vuelve y produce un 0 a la salida y la configuración tendrá un estado estable.
Si luego se coloca un valor de cero a la entrada libre de la primera NOR nueva-
mente su salida será 0 y permanecerá así sin importar el valor lógico aplicado
en la entrada libre. Dado el anterior comportamiento, esta configuración recibe
el nombre de latch reset y la entrada se designa como (R).
0 ³1 ³1 1 ³1 ³1
0 1
1 0
0 1
1 0
1 ³1 ³1
1
0
0
R ØQ
Figura 3.23: Latch Reset
Las dos configuraciones anteriores no tienen una aplicación útil ya que una
vez se ha fijado un valor de 1 o 0 respectivamente en cada una de ellas, no
es posible volver a cambiarlo. En la práctica se necesita de un dispositivo que
permita ser activado o desactivado según los requerimientos. Si en la configu-
ración del latch reset se deja libre una de las entradas a la segunda compuerta
NOR (la que realiza la función de negación) se obtiene un sistema como el de
la Figura 3.24, el cual es conocido como un latch set-reset o simplemente Latch
SR.
S ³1
ØQ
³1 S Q
ØQ
³1
S Q Q
³1 R
Q
R
Figura 3.24: Latch Set-Reset
En la Tabla 3.19 se muestra el valor que toma la salida Q para un latch SR de

acuerdo con las secuencias de excitación mostradas. Se puede observar como
al aplicar un valor lógico de 1 en la entrada S la salida Q irá inmediatamente
a 1 independiente del valor presente en ella, además al aplicar un valor lógico
de 1 en la entrada R la salida Q tomará el valor lógico 0. En la configuración
anterior, si las entradas S y R toman simultáneamente el valor lógico 1 las

salidas Q y su complemento (¬Q) toman el valor 0, lo cual crea una condición
de competencia entre las compuertas y, dependiendo de la estructura física de
éstas, no se podría asegurar el valor de la salida. Por lo anterior la combinación
de entrada R = S = 1 no es permitida para este sistema.
S R Q
0 0 0
0 1 0
Se guarda un 1 1 0 1
0 0 1
Se guarda un 0 0 1 0
0 0 0
Entrada ilegal 1 1 X
Tabla 3.19: Secuencia de Excitación en una Latch SR.
La tabla de excitación para el latch SR se muestra en la Tabla 3.20, con la

cual además se puede encontrar la ecuación característica, relacionando el va-
lor futuro de la salida con las entradas y el valor presente.
Estado Estado
Entradas
Presente Siguiente
S R Q(t) Q(t + 1)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 X
1 1 1 X
Tabla 3.20: Tabla de Excitación para el Latch SR.
La ecuación característica se puede verificar llevando los datos de la tabla

de excitación para el latch SR a un mapa de Karnaugh y obteniendo la función
simplificada para Q(t + 1):
Q(t + 1) = S ∨ ¬R ∧ Q(t)
3.4.3.2. Latch SCR

Posee la misma configuración del latch SR, pero a su entrada se le dispone
un arreglo que permite habilitar o inhibir los cambios de estado. De esta forma,
se introduce un control en los valores de entrada restringiendo su aplicación al
latch sólo cuando un valor lógico de 1 se aplica a la entrada de control C. Cuan-
do la entrada de control tiene un valor lógico de 0 las entradas se inhiben y el
latch SR no cambiará de estado ya que en set y reset tendrá simultáneamente
el valor 0. La configuración de este latch y su representación se muestran en
la Figura 3.25. Basado en el nombre de sus entradas, este latch recibe la desig-
nación de Latch SCR.
S &
S Q S Q
C C
& R Q R Q
Figura 3.25: Latch SCR
La tabla de excitación y la ecuación característica para el latch SCR se mues-

tran a continuación en la Tabla 3.21.
Estado Estado
Entradas
Presente Siguiente
C S R Q(t) Q(t + 1)
0 d d 0 0
0 d d 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 X
1 1 1 1 X
Tabla 3.21: Tabla de Excitación para el Latch SCR.
Q(t + 1) = (S ∧ C) ∨ (¬R ∧ Q(t)) ∨ (¬C ∧ Q(t))

En la tabla y ecuación anterior se puede observar que cuando la entrada de

control toma un valor lógico de 0, no importa que valores asuman las entradas
S y R, el estado siguiente es siempre el mismo estado presente. Cuando la
entrada de control toma el valor 1, la tabla es exactamente la misma que para
el latch SR.
3.4.3.3. Latch D
Es la misma configuración de una latch SCR, pero en este caso a la entra-
da R se asigna el valor negado de la entrada S, dando lugar a un único dato
de entrada denominado D. La configuración y representación del Latch D se
muestra en la Figura 3.26. Para este dispositivo, dada su configuración, la tabla
de excitación del latch SCR se restringe a aquellos valores donde S es diferen-
te de R dando como resultado que para poder almacenar un valor lógico, ya
sea 1 o 0, se debe ingresar como dato el mismo valor a almacenar. La tabla de
excitación se puede observar en la Tabla 3.22.
D &
S Q D Q
C
& R Q C Q
Figura 3.26: Latch D
Estado Estado
Entradas
Presente Siguiente
C D Q(t) Q(t + 1)
0 d 0 0
0 d 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
Tabla 3.22: Tabla de Excitación para el Latch D.
A continuación se muestra la ecuación característica del latch D.

Q(t + 1) = (D ∧ C) ∨ (¬C ∧ Q(t))
3.4.3.4. Flip-Flop SR
Los flip-flops realizan el cambio a un estado siguiente en sincronismo con

los pulsos de un sistema de reloj, a diferencia de los latch donde cualquier
cambio en las entradas producirá de inmediato el paso al estado siguiente.
Para lograr este comportamiento, la configuración más empleada es la maestro-
esclavo de dos latch SCR. En ella, como puede observarse en la Figura 3.27, dos
latch SCR comparten la misma señal de control pero complementada una en
relación con la otra.
Maestro Esclavo
S S Q S Q S Q
C C C
R R Q R Q R Q
C 1 1
(reloj)
Figura 3.27: Flip-Flop SR
Cuando la señal del reloj, que es la misma señal de control, tiene un valor
lógico de 0 el latch maestro se encuentra con sus entradas habilitadas mientras
el latch esclavo las tiene inhibidas, esto hace que los valores en las entradas S y
R sean tenidos en cuenta en el latch maestro pero ignorados en el latch esclavo.
Luego cuando el reloj hace su transición de 0 a 1, el latch maestro ignorará los
valores en sus entradas dando estabilidad en su salida y así permitiendo que
el latch esclavo pase a su estado siguiente justo con la transición de subida del
reloj.
La tabla de excitación y ecuación característica del flip-flop SR se muestran
a continuación, donde se puede observar que son iguales a la del latch SR con
la única diferencia que los pasos a estado siguiente se producen justamente en
el pulso de subida del reloj.
Estado Señal de Estado

Entradas
Presente Activación Siguiente
S R Q(t) C Q(t + 1)
0 0 0 ↑ 0
0 0 1 ↑ 1
0 1 0 ↑ 0
0 1 1 ↑ 0
1 0 0 ↑ 1
1 0 1 ↑ 1
1 1 0 ↑ X
1 1 1 ↑ X
Tabla 3.23: Tabla de Excitación para el Flip-Flop SR.
Q(t + 1) = S ∨ ¬R ∧ Q(t)
3.4.3.5. Flip-Flop D
Este flip-flop emplea para la configuración maestro esclavo a dos latch D.
La representación y configuración se puede observar en la Figura 3.28.
Maestro Esclavo
D D Q D Q D Q
C Q C Q C Q
C 1 1
(reloj)
Figura 3.28: Flip-Flop D

La tabla de excitación para este flip-flop se reduce a la que se muestra en la
Tabla 3.24.

Entrada
D Q(t) C Q(t + 1)
0 0 ↑ 0
0 1 ↑ 0
1 0 ↑ 0
1 1 ↑ 1
Tabla 3.24: Tabla de Excitación para el Flip-Flop D.

La ecuación característica se muestra a continuación.
Q(t + 1) = D
3.4.3.6. Flip-Flop JK
Este flip-flop se comporta igual a uno SR con la diferencia que elimina la
restricción existente para S = R = 1. Para lograr este cometido, se realiza
la configuración mostrada en la Figura 3.29, donde ahora la entrada J hace
las veces de la entrada S y la entrada K de R. En esta configuración cuando
J = K = 1 se obtiene la conmutación de la salida, es decir, si el estado presente
es 0 entonces el siguiente será 1 y recíprocamente para un estado actual de 1.
&
R Q J Q
K C C
J &
S Q K Q
reloj
Figura 3.29: Flip-Flop JK
La tabla de excitación resumiendo el comportamiento del flip-flop JK se

muestra en la Tabla 3.25.

Entradas
J K Q(t) C Q(t + 1)
0 0 0 ↑ 0
0 0 1 ↑ 1
0 1 0 ↑ 0
0 1 1 ↑ 0
1 0 0 ↑ 1
1 0 1 ↑ 1
1 1 0 ↑ 1
1 1 1 ↑ 0
Tabla 3.25: Tabla de Excitación para el Flip-Flop JK.
La ecuación característica está dada como se muestra a continuación.
Q(t + 1) = ¬K ∧ Q(t) ∨ J ∧ ¬Q(t)

3.4.3.7. Flip-Flop T
Es el mismo flip-flop JK donde las entradas J = K = 1. Este tipo de configu-
ración, la cual se muestra en la Figura 3.30, se comporta como un conmutador
(Toggle en inglés) cuando la entrada T toma un valor lógico de 1 y retendrá el
estado actual si el valor de entrada es 0.
T J Q T Q
C
K Q C Q
reloj
Figura 3.30: Flip-Flop T
La tabla de excitación es un subconjunto de la tabla obtenida para el flip-

flop JK ya que se restringe a los valores de J y K iguales. Esta tabla de excita-
ción se muestra en la Tabla 3.26.

Entrada
T Q(t) C Q(t + 1)
0 0 ↑ 0
0 1 ↑ 1
1 0 ↑ 1
1 1 ↑ 0
Tabla 3.26: Tabla de Excitación para el Flip-Flop T.
La ecuación característica se muestra a continuación.
Q(t + 1) = ¬T ∧ Q(t) ∨ T ∧ ¬Q(t)
3.4.4. Implementación de Automatismos Secuenciales

Para la implementación de automatismos secuenciales se puede seguir un
algoritmo de diseño bien definido, el cual se describe a continuación [1, 6]:
1. A partir de la descripción de un problema se obtiene el diagrama de es-

tados correspondiente y de éste la tabla de transiciones.
2. De acuerdo con el número de variables de estado se encuentra el número
de filp-flops necesarios para la implementación y se determina su tipo,
ya sea por conveniencia con el diseño o por requerimiento.
3. Con la tabla de transiciones y el tipo de flip-flop escogido, se hallan las

funciones de entrada a cada uno de los flip-flops y las funciones de salida.
4. El punto anterior entrega la información necesaria para representar grá-
ficamente mediante un diagrama lógico el automatismo. Este diagrama
lógico igualmente sirve como referencia para cualquier otro tipo de im-
plementación independiente de la tecnología.
Ejemplo Una máquina industrial realiza un proceso el cual consta de cuatro
etapas, o estados, diferentes. Un operario mediante un pulsado sin rebote
indica cuando la máquina debe cambiar de estado. Así, cuando el pul-
sador está en reposo, estado lógico 0, la máquina permanece en el estado
actual y cuando el pulsador es activado la máquina avanza al siguiente
estado. El automatismo debe terminar en el estado que inició.
Siguiendo los pasos para la implementación del automatismo, a conti-
nuación se muestra inicialmente el diagrama de estados correspondiente.
0 1 0
00 01
1 1
11 10
0 1 0
Figura 3.31: Diagrama de Estados Automatismo Secuencial 1

Como existen cuatro estados posibles se requiere entonces de dos va-
riables de estado, las cuales se han denominado como A y B respecti-
vamente. El orden seleccionado para cada una de ellas se debe respetar
durante toda la fase de diseño. La tabla de transiciones entonces será la
siguiente:
Estado Actual Estado Siguiente

Entrada (x) = 0 Entrada (x) = 1
A B A B A B
0 0 0 0 0 1
0 1 0 1 1 0
1 0 1 0 1 1
1 1 1 1 0 0
Tabla 3.27: Tabla de Transiciones Automatismo Secuencial 1

Como ya se determinó, se requiere de dos variables de estado para reali-

zar la implementación, o sea que se necesita igual número de flip-flops,
en nuestro caso se ha seleccionado el tipo JK. Si las entradas a cada uno de
los flip-flops se designan respectivamente como JA KA y JB KB , entonces
la tabla de verdad que describe las funciones para cada una de las en-
tradas es la siguiente:
Actual x Siguiente FF A FF B
A B A B JA KA JB KB
0 0 0 0 0 0 d 0 d
0 0 1 0 1 0 d 1 d
0 1 0 0 1 0 d d 0
0 1 1 1 0 1 d d 1
1 0 0 1 0 d 0 0 d
1 0 1 1 1 d 0 1 d
1 1 0 1 1 d 0 d 0
1 1 1 0 0 d 1 d 1
Tabla 3.28: Excitación de Flip-Flops Automatismo 1
Con base en la tabla anterior se procede a obtener la simplificación de

cada una de las funciones que representa respectivamente a cada entra-
da en los flip-flops. A continuación se muestran los mapas de Karnaugh
respectivos para cada una de las entradas:
A, B A, B
x 00 01 11 10 x 00 01 11 10
0 2 6 4 0 2 6 4
0 d d 0 d d
1 3 7 5 1 3 7 5
1 1 d d 1 d d 1
JA=BÙx KA=BÙx
Figura 3.32: Funciones Para el Flip-Flop A
A, B A, B
x 00 01 11 10 x 00 01 11 10
0 2 6 4 0 2 6 4
0 d d 0 d d
1 3 7 5 1 3 7 5
1 1 d d 1 1 d 1 1 d
JB=x KB=x
Figura 3.33: Funciones Para el Flip-Flop B

Ahora se puede proceder a implementar el diagrama lógico para el auto-

matismo secuencial pedido con base en las Figuras 3.32 y 3.33, el cual se
puede observar en la Figura 3.34.
J Q A
&
C F-A
K Q
x J Q B
C F-B
K Q
clk
Figura 3.34: Diagrama Lógico Automatismo 1
El automatismo implementado en este ejemplo corresponde a una má-

quina de Moore, ya que en todo instante sus salidas solo dependen de las
variables de estado. Particularmente, en este ejemplo las salidas son las
mismas variables de estado.
Ejemplo En una estación de prueba se realiza la verificación de cuatro pro-

piedades diferentes de un producto. El producto terminado se coloca so-
bre una banda transportadora la cual lo llevará por las cuatro estaciones
diferentes de prueba, una por cada propiedad a verificar. Sin embargo,
estando en un estado cualquiera un operario puede decidir mediante
dos pulsadores si continuar a la siguiente estación (ir a la derecha D)
o si regresar a la estación previa (ir a la izquierda I). Por seguridad se
desea instalar un sistema visual que indique al personal la dirección de
movimiento de la banda transportadora, así: si la banda se mueve hacia
la derecha se debe encender una luz roja R, si la banda se mueve hacia la
izquierda se debe encender una luz verde V, si la banda se encuentra de-
tenida entonces se deben encender ambas luces. Presionar derecha en la
última estación indica regresar al inicio pero con un desplazamiento a la
izquierda. Los pulsadores de dirección poseen enclavamiento mecánico
que impide su accionamiento simultáneo.
En este ejemplo se requiere de dos entradas (una por cada pulsador de
dirección) y de dos salidas (una por cada luz indicadora). El primer paso
es obtener el diagrama de estados a partir del enunciado, el cual se puede
observar en la Figura 3.35 y donde el valor de las entradas y de las salidas
en cada caso es indicado por la relación DI/RV.
00 00
0d 11 11
11 10 10 10 00
10 10 10 11
00 01 01 01 10 01 11
01 01 01
10
01
Figura 3.35: Diagrama de Estados Automatismo Secuencial 2
Dado que se tiene un total de cuatro estados se requerirá entonces de dos

variables de estado las cuales serán designadas como Q1 y Q2, y para las
cuales la tabla de transiciones se muestra a continuación:
Estado Actual Estado Siguiente

Q1 Q2 DI = 00 DI = 01 DI = 10
A0 0 A/11 A/11 B/10
B0 1 B/11 A/01 C/10
C1 0 C/11 B/01 D/10
D1 1 D/11 C/01 A/01
Tabla 3.29: Tabla de Transiciones Automatismo Secuencial 2
De la Tabla 3.29 se puede deducir la tabla de verdad para cada una de las
entradas de los 2 flip-flops que se requieren, solo basta seleccionar que
tipo usar, en este caso se empleará flip-flops tipo T. Igualmente se realiza
la tabla de verdad para las dos salidas. Los resultados se muestran en la
Tabla 3.30.
Seguidamente, y con base en la misma Tabla 3.30, se puede realizar la
simplificación de cada una de las funciones de las entradas a los flip-
flops y para cada una de las salidas, tal como se puede observar en las
Figuras 3.36 y 3.37.
Actual Entradas Siguiente FF 1 FF 2 Salidas

Q1 Q2 D I Q1 Q2 T1 T2 R V
0 0 0 0 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 1
0 0 1 0 0 1 0 1 1 0
0 0 1 1 d d d d d d
0 1 0 0 0 1 0 0 1 1
0 1 0 1 0 0 0 1 0 1
0 1 1 0 1 0 1 1 1 0
0 1 1 1 d d d d d d
1 0 0 0 1 0 0 0 1 1
1 0 0 1 0 1 1 1 0 1
1 0 1 0 1 1 0 1 1 0
1 0 1 1 d d d d d d
1 1 0 0 1 1 0 0 1 1
1 1 0 1 1 0 0 1 0 1
1 1 1 0 0 0 1 1 0 1
1 1 1 1 d d d d d d
Tabla 3.30: Excitación de Flip-Flops Automatismo 2
Q1, Q2 Q1, Q2
D, I 00 01 11 10 D, I 00 01 11 10
0 4 12 8 0 4 12 8
00 00
1 5 13 9 1 5 13 9
01 1 01 1 1 1
3 7 15 11 3 7 15 11
11 d d d d 11 d d d d
2 6 14 10 2 6 14 10
10 1 1 10 1 1 1 1
T1=(Q2ÙD)Ú(Q1ÙØQ2ÙI) T2=DÚ(Q2ÙI)Ú(Q1ÙI)
Figura 3.36: Funciones Para los Flip-flops del Automatismo 2

Q1, Q2 Q1, Q2
D, I 00 01 11 10 D, I 00 01 11 10
0 4 12 8 0 4 12 8
00 1 1 1 1 00 1 1 1 1
1 5 13 9 1 5 13 9
01 1 01 1 1 1 1
3 7 15 11 3 7 15 11
11 d d d d 11 d d d d
2 6 14 10 2 6 14 10
10 1 1 1 10 1
R=(DÙØI)Ú(ØQ1ÙØQ2)Ú V=ØDÚ(Q1ÙQ2ÙD)
(ØQ1ÙD)Ú(Q1ÙØQ2ÙD)
Figura 3.37: Funciones Para los Flip-flops del Automatismo 2
Finalmente, con base en la información anterior se obtiene el diagrama

lógico de la Figura 3.38.
&
& ³1
T Q &
& ³1
FF 1
R
C Q &
D ³1 & ³1
&
T Q V
I &
FF 2
&
C Q
clk
Figura 3.38: Diagrama Lógico Automatismo 2
El automatismo implementado en esta ocasión corresponde a una má-

quina de Mealy, ya que en todo instante sus salidas dependen de las va-
riables de estado y del valor de las entradas.
3.5. Ejercicios Propuestos

1. Encontrar la función que describe el siguiente enunciado:
3.5. EJERCICIOS PROPUESTOS 63
La alarma de seguridad en un almacén sonará si se cumple una de las

siguientes afirmaciones:
Si las puertas están abiertas y se activa el sensor de humo

Si las puertas están cerradas y se activa el sensor de humo
Si las puertas están cerradas y se activa el sensor de movimiento
2. Encontrar la función que describe el siguiente enunciado:

En un proceso industrial se prepara una mezcla mediante la combinación
de 3 reactivos diferentes, para lo cual se dispone de 3 válvulas, una por
cada uno. Un agitador activado por un motor se debe encender en cual-
quiera de los siguientes casos:
Si se abre la válvula que deposita el primer reactivo

Si se abre la válvula que deposita el segundo reactivo
Si por cualquier razón están abiertas más de dos válvulas simultánea-
mente
3. Simplificar las siguientes funciones empleando únicamente los postula-

dos y teoremas del álgebra de Boole:
f 5 (α1 , α2 , α3 , α4 , α5 ) = (α1 ∧α2 α3 ∨α4 )∧(¬α3 ∨α4 )∧(¬α3 ∨α4 ∨α5 )

f 3 (α1 , α2 , α3 ) = ¬α2 ∧ (α2 ∨ α3 ) ∨ ¬α1 ∨ (α1 ∧ α3 )
f 3 (α1 , α2 , α3 ) = (α1 ∧ α2 ) ⊕ (α1 ∧ α3 )
f 4 (α1 , α2 , α3 , α4 ) = ¬ {(α2 ⊕ ¬α3 ) ∨ ¬(α1 ∧ α2 ) ∧ ¬(¬α1 ∨ α3 )}
4. Llevar las siguientes funciones a su representación SOP canónica:
f 3 (α1 , α2 , α3 ) = (¬α2 ∧ ¬α3 ) ∨ (α1 ∧ α3 ) ∨ (¬α1 ∧ α2 ∧ ¬α3 )

f 4 (α1 , α2 , α3 , α4 ) = (α1 ∧ α2 ∧ ¬α3 ) ∨ (¬α2 ∧ ¬α3 ) ∨ (α1 ∧ α3 ∧ α4 ) ∨
(¬α1 ∧ α2 ∧ α3 ∧ α4 )
5. Llevar las siguientes funciones a su representación POS canónica:
f 3 (α1 , α2 , α3 ) = (α1 ∨ α2 ∨ α3 ) ∧ (α1 ∨ ¬α3 ) ∧ (¬α2 ∨ α3 )

f 4 (α1 , α2 , α3 , α4 ) = (α1 ∨ α3 ∨ ¬α4 ) ∧ (α2 ∨ α3 ∨ α4 ) ∧ (¬α1 ∨ α2 ∨ α3 )
6. Simplificar las siguientes funciones empleando los Mapas de Karnaugh:

f 4 (α1 , α2 , α3 , α4 ) = m(2, 3, 4, 8, 9, 12, 13, 14)

f 3 (α1 , α2 , α3 ) = m(3, 5, 6, 7)

f 4 (α1 , α2 , α3 , α4 ) = m(3, 4, 6, 7, 11, 14, 15)

f 4 (α1 , α2 , α3 , α4 ) = m(0, 2, 4, 5, 7) + d(6, 8, 10, 15)

f 4 (α1 , α2 , α3 , α4 ) = M (0, 7, 10, 15) . d(2, 12)
7. Simplificar las siguientes funciones con base en el método tabular de

Quine-McCluskey:

f5 (α1 , α2 , α3 , α4 , α5 ) = m(1, 3, 5, 7, 11, 12, 21, 26, 27, 29, 30, 31) +
d(14, 15, 20, 23)

f5 (α1 , α2 , α3 , α4 , α5 ) = m(3, 4, 6, 11, 12, 13, 14, 17, 19, 20, 22, 30) +
d(2, 10, 15, 16, 24)
8. Obtener el diagrama de estados y el circuito secuencial que implemente

el problema propuesto:
En un sistema industrial de manufacturación se tiene un conjunto

de tres labores, las cuales se deben realizar en sincronismo con los
pulsos de un reloj de tal forma que con el reloj contando de 0 a 7 en
cada cuenta impar se debe realizar el proceso 1, en cada cuenta par
el proceso 2 y en la cuenta igual a 5 el proceso 3. El circuito a diseñar
consta del sistema de conteo y tres salidas (una por cada proceso)
de tal forma que cada una tenga un valor lógico de uno para indicar
que su respectivo proceso se debe realizar.
Una puerta codificada requiere la introducción de la cadena binaria
1101 para validar su apertura. El sistema debe exigir la introducción
completa de la cadena cada vez que detecte un ingreso incorrecto, es
decir si por ejemplo alguien introduce 1011 los dos últimos unos no
pueden ser tomados como el inicio de la cadena correcta y por lo que
en este caso se debe introducir 10111101. El circuito a implementar
consta de una entrada sin rebote que permite el ingreso de los va-
lores binarios, la lógica secuencial que detecta la cadena correcta y
una salida que se pone en un valor lógico de uno para permitir la
apertura de la puerta.
Bibliografía
[1] Floyd, Thomas L.

Fundamentos de Sistemas Digitales, 7ma Ed
Prentice Hall 2000. ISBN 84-205-2994-X
[2] García Moreno, Emilio.
Alfaomega 2001. ISBN 970-15-0658-8
[3] Groenendijk, Jeroen. Stokhoff, Martin
Dynamic Predicate Logic
Department of Computational Linguistics,
University of Amsterdam, 1990.
[4] Ivorra Castillo, Carlos
Lógica y Teoría de Conjuntos.
[5] Labra Gayo, Jose Emilio. Fernández Lanvin, Daniel.
Lógica de Predicados. Cuaderno Didáctico, Universidad de Oviedo.
[6] Nelson, Victor P. Nagle, H. Troy. Carroll, Bill D. Irwin, J. David.
Análisis y Diseño de Circuitos Lógicos Digitales
Prentice Hall 1996. ISBN 968-880-706-0.
[7] Rios Luis H., Alzate Alfonso.
Sistemas Digitales
ISBN: en trámite, 2008.
[8] Teller, Paul
A Modern Formal Logic Primer:
Volume II, Predicate Logic and Metatheory (TBD) 1st Ed
Prentice Hall Callege Div, 1989. ISBN-13: 978-0139031700.
[9] Tinder, Richard F.
Engineering Digital Design, 2nd Ed
Academic Press 2000. ISBN 0-12-691295-5.
[10] Wakerly, John F.
Digital Design: Principles and Practices, Third Edition
Prentice Hall, 1999. ISBN-10: 0137691912, ISBN-13: 978-0137691913.
65
Capítulo 4
LÓGICA CABLEADA
4.1. Dispositivos de Mando y Control

4.1.1. El Contactor
Elemento básico sobre el cual se fundamenta una lógica de tipo “todo o
nada”, la cual corresponde a operaciones del tipo “abierto o cerrado”, “ver-
dadero o falso”, “1 ó 0”, “caliente o frío”, etc. El contactor es un dispositivo
compuesto por pares metálicos montados sobre un mecanismo el cual puede
mantenerlos en estado de unión o separación, representando así la naturaleza
“todo o nada”. En el estado de unión se presentará conducción ya que habrá
una resistencia ideal de cero entre los contactos y en el estado de separación se
presentará no conducción por la presencia de resistencia infinita entre los pares
metálicos [4]. Lo importante de este accionamiento es la utilización externa del
estado en el cual se encuentren los contactos o pares metálicos [2, 6].
El contactor es un dispositivo mecánico de accionamiento mediante elec-
troimán. Cuando la bobina del electroimán se encuentra bajo tensión, el con-
tactor se cierra, estableciendo un camino a través de los pares metálicos entre
una red de alimentación y un receptor. El desplazamiento de la parte móvil del
electroimán que arrastra las partes móviles de los pares metálicos puede ser
rotacional, lineal o combinación de los dos anteriores. Cuando se suspende la
alimentación de la bobina, el circuito magnético se desmagnetiza y regresa a
su posición de reposo debido a la acción conjunta de resortes que actúan como
elementos de reposición tanto en los mismos pares metálicos como en la parte
móvil de la armadura, y de la acción de la misma gravedad en determinados
equipos.
A continuación se presentan los principales elementos que forman un con-
tactor:
El Electroimán: Se comporta como el elemento proveedor de desplazamien-

to de los contactos. Se compone principalmente del circuito magnético
y la bobina. Su forma depende del tipo de contactor y de si la fuente
67
68 CAPÍTULO 4. LÓGICA CABLEADA
de alimentación es de corriente continua o alterna. El circuito magnéti-

co incluye un entrehierro reducido en posición “cerrado”. El recorrido de
llamado es la distancia entre la parte fija y la móvil cuando el contactor se
encuentra en reposo. Los resortes de reposición se comprimen durante el
recorrido de aplastamiento y hasta el final del mismo. El circuito mag-
nético para corriente continua posee chapas de acero al silicio unidas
mediante remache o soldadura y circuito laminado para reducir las co-
rrientes de Foucault.1 Para el circuito magnético en corriente continua se
puede emplear dependiendo del caso ya sea el mismo circuito magnéti-
co laminado de corriente alterna o específicamente un electroimán para
corriente continua de acero macizo [4].
La Bobina: Es la encargada de generar el flujo magnético requerido para atraer

la parte móvil de la armadura. Está diseñada para soportar los choques
mecánicos provocados por los cierres y aperturas del circuito magnéti-
co y los choques electromagnéticos que se producen cuando la corriente
recorre las espiras.
Pares Metálicos: También denominados como polos, establecen o interrum-

pen la corriente dentro del circuito de potencia. Se dimensionan para
soportar la corriente nominal del contactor en servicio permanente sin
presentar calentamientos. Su fabricación se basa en una aleación de plata
resistente a la oxidación y al arco. Estos pares metálicos pueden estar dis-
puestos de tal forma que en estado de reposo permitan o no el paso de la
corriente y en estado de accionamiento la operación inversa [3].
Contactos Auxiliares: Realizan funciones de automantenimiento, esclavización,

enclavamiento de contactos y señalización. Se pueden identificar tres tipos
básicos, a saber:
1. Contactos instantáneos de cierre: se encuentran normalmente abier-

tos en posición de reposo, NA, y se cierran cuando el contactor está
bajo tensión.
2. Contactos instantáneos de apertura: se encuentran normalmente ce-
rrados en posición de reposo, NC, y se abren cuando el contactor
está bajo tensión.
3. Contactos instantáneos NA/NC: Los dos contactos comparten un
polo en común. En reposo el contacto NA se encuentra abierto y el
NC cerrado. Con la energización de la bobina del contactor ambos
cambian de estado.
Contactos Principales: Realizan las operaciones de paso o interrupción de co-

rriente a los receptores.
1 Las corrientes de Foucault reducen el flujo útil de una corriente magnetizante y calientan in-
necesariamente el circuito magnético

4.1. DISPOSITIVOS DE MANDO Y CONTROL 69
Sistema de Soplado: Normalmente un contacto se abre para interrumpir el

paso de corriente que previamente llegaba hasta el equipo receptor. En
la mayoría de los casos los equipos son de tipo inductivo y solo con muy
pocas excepciones la corriente no se interrumpe de manera instantánea.2
Cuando la corriente es superior a un amperio, se establece un arco eléc-
trico entre los pares metálicos cuando se separan. El arco es una forma
de descarga eléctrica en los gases o en vacío, su parte central alcanza la
temperatura máxima que a menudo supera varios miles de grados, val-
ores muy superiores a los que pueden superar los metales y los aislantes
utilizados en la fabricación de contactos. De lo anterior se deduce que se
debe limitar la duración del arco, ni demasiado largo como para que se
deterioren las paredes o los materiales metálicos, ni demasiado corto con
el fin de limitar las sobretensiones producto de los cambios muy rápidos
en la corriente del circuito de carga. Para controlar este arco, se sitúan
piezas ferromagnéticas que crean un campo perpendicular al arco con el
fin de atraerlo y enfriar el medio lo más rápido posible [4].
La Figura 4.1 muestra un esquema resumido de los principales componentes

de un contactor, mientras que la Figura 4.2 muestra la representación esque-
mática del mismo.
Contactos
móviles
Resortes de
reposición
contactos
Armadura
Contactos móvil
fijos
Cámara soplado
de arco Resorte de
reposición
armadura
Bobina
Armadura
fija
Base
Figura 4.1: Componentes de un Contactor
2 La corriente se interrumpe de forma instantánea solo en el caso de una apertura en el momento
justo de cruce por cero de una corriente alterna.

Bobina Contactos de Potencia

A
A1 A2 1 2 3 4 5 6
Contactos auxiliares
13 14 23 24 31 32 41 42
Contactos auxiliares Contactos auxiliares
de cierre de apertura
Figura 4.2: Representación y Numeración de Contactos
La numeración de los contactos se realiza mediante pares ordenados (1,2),

(3,4), etc. para los contactos principales y mediante pares (#1,#2) y (#3,#4) para
los contactos auxiliares instantáneos de apertura y los de cierre respectiva-
mente. El símbolo # representa la numeración consecutiva de contactos ini-
ciando siempre por los normalmente abiertos, así para un contactor con dos
contactos auxiliares instantáneos de cierre y dos de apertura la numeración
respectivamente es: (13,14), (23,24), (31,32) y (41,42) [ 3, 5].
4.1.1.1. Categorías Según el Empleo

En la elección de un contactor para un uso específico se determina la ca-
pacidad del aparato para establecer, soportar e interrumpir la corriente en el
receptor bajo control, con unas condiciones de utilización, sin presentar reca-
lentamiento o desgaste excesivo de los contactos. En la elección de un contactor
se debe tener en cuenta los siguientes aspectos.
Tipo y características del receptor a controlar: intensidad y tipo de co-
rriente, tensión, regímenes transitorios, etc.
Condiciones de explotación: ciclos de maniobra, factor de marcha, cortes
en vacío o con carga, coordinaciones, durabilidad eléctrica, etc.
Condiciones ambientales: temperatura, humedad, altitud, etc.
En la norma IEC 158-1 se establecen categorías de los contactores según su
empleo en corriente alterna de la siguiente manera [4]:
Categoría AC1: Se aplica a todos los receptores que emplean corriente alterna
y cuyo factor de potencia es al menos igual a 0,95.
Categoría AC2: Se refiere al arranque, frenado en contracorriente y marcha a
impulsos en motores de anillos. Al cierre, el contactor establece la intensi-
dad de arranque, del orden de 2,5 veces la intensidad nominal del motor.
Categoría AC3: Se refiere a los motores de jaula de ardilla, el corte se realiza a
motor lanzado. Al cierre, el contactor establece la intensidad de arranque,
del orden de 5 a 7 veces la intensidad nominal de motor.
Categoría AC4: Se refiere al arranque, frenado en contracorriente y marcha a

impulsos en motores de jaula de ardilla. El contactor se cierra con un arco
que puede alcanzar de 5 a 7 veces la intensidad nominal del motor.
4.1.2. El Relé
Su operación, constitución y finalidad es igual a las ya descritas para un
contactor. Su diferencia principal radica en que el relé sólo posee contactos
auxiliares, por lo que no se emplea para controlar los accionamientos de los
receptores. Debido a que sus contactos son todos auxiliares, se emplea en la
sección de control de un circuito con el fin de actuar como elemento de auto-
mantenimiento, esclavización, enclavamiento de contactos, señalización y pro-
tección.
4.1.3. Relé de Enclavamiento

Éste es un tipo especial de relé que posee dos bobinas, una bobina prin-
cipal de operación normal, la cual al ser energizada cambia el estado de los
contactos que son todos del tipo auxiliar, pero una vez desenergizada los con-
tactos no regresan al estado de reposo debido a la acción de un dispositivo de
enclavamiento. Para regresar los contactos al estado de reposo es preciso ener-
gizar una bobina auxiliar la cual es la encargada de retirar el enclavamiento.
Este tipo de relé se emplea como función de memoria en un proceso, per-
mitiendo recordar el estado en el cual se encontraba un proceso ante posibles
cortes en el suministro de potencia del circuito de control y reanudar en la
posición correcta [4, 5].
4.1.4. Contactor con Bobina de Autorretención

Es un contactor que posee además de la bobina principal una adicional de
bloqueo o de autorretención. La función de la bobina de bloqueo es impedir
el accionamiento de la bobina principal, así si la bobina principal no ha sido
energizada, y por ende los contactos se encuentran en posición de reposos,
y se energiza la bobina de autorretención los contactos permanecerán en sus
posiciones de reposo así se energice la bobina principal. La bobina de bloqueo
sólo actúa como medio para impedir el recorrido de la bobina principal desde
su posición de reposo al de energización más no al contrario, es decir, no se
puede emplear como medio para regresar los contactos al estado de reposo
[4, 5].
4.1.5. Relé de Temporización al Trabajo (Relé Tipo ON)

Son relés dotados de un mecanismo neumático o electrónico el cual retarda
el accionamiento de contactos auxiliares desde la energización de la bobina del
relé y por un tiempo programado mediante algún elemento de ajuste (tornillo
guía o potenciómetro). Estos relés también pueden poseer contactos auxilia-

res instantáneos los cuales cambiarán de estado inmediatamente se energiza
la bobina, pero los contactos auxiliares temporizados retardan su conmutación
por el tiempo ajustado, sin embargo cuando se desenergiza la bobina del relé,
todos los contactos auxiliares, ya sean instantáneos o temporizados, regresan al
estado de reposo. En este tipo de relé, si antes de terminarse la temporización
para conmutación se desenergiza la bobina, los contactos temporizados no
cambian de estado, es decir, permanecen en reposo. En la Figura 4.3 se ob-
serva la representación de contactos y un diagrama de tiempo de su operación
ante posibles situaciones de energización de bobina versus tiempo de ajuste,
además se puede notar el tipo de numeración que siguen los contactos tempo-
rizados mediante el par (#5,#6) para los contactos temporizados a su apertura
y el par (#7,#8) para los contactos temporizados a su cierre [3, 5].
Bobina
A1
TRon A2
Bobina
Contactos instantáneos
Instantáneo
13 14 21 22
Temporizado
Contactos temporizados
Ajuste Ajuste
37 38 45 46
TR-TC TR-TA
Figura 4.3: Representación y Operación de Relé Tipo ON
4.1.6. Relé de Temporización al Reposo (Relé Tipo OFF)

Son relés dotados de un mecanismo neumático o electrónico el cual retar-
da el regreso al estado de reposo de contactos auxiliares luego de la desener-
gización de la bobina del relé y por un tiempo programado mediante algún ele-
mento de ajuste. Estos relés también pueden poseer contactos auxiliares instan-
táneos los cuales cambiarán de estado inmediatamente se energice la bobina al
igual que lo harán los contactos auxiliares temporizados, sin embargo cuando
se desenergice la bobina solo los contactos instantáneos regresan de forma in-
mediata al reposo mientras que los temporizados retardan dicha acción por el
tiempo de ajuste. En este tipo de relé, si se vuelve a energizar la bobina antes de
terminar la temporización, los contactos auxiliares temporizados continuarán
en su estado conmutado y volverán a temporizar con la nueva desenergización
de la bobina, es decir, no harán conmutación a reposo. En la Figura 4.4 se obser-
va la representación de contactos y un diagrama de tiempo para su operación
ante posibles situaciones de energización de bobina versus tiempo de ajuste,
además se puede notar que el tipo de numeración que siguen los contactos es
igual al del relé tipo ON con la única diferencia que ahora un contacto auxiliar
temporizado que en reposo está normalmente abierto temporiza su apertura
mientras que en un tipo ON temporiza su cierre y análogamente para un con-
tacto auxiliar temporizado que en reposo está normalmente cerrado [3, 5].
Bobina
A1
TRoff A2 Bobina
Contactos instantáneos
Instantáneo
13 14 21 22
Temporizado
Contactos temporizados
Ajuste Ajuste
37 38 45 46
TR-TA TR-TC
Figura 4.4: Representación y Operación de Relé Tipo OFF
4.1.7. Relé de Temporización al Trabajo y al Reposo

Son relés dotados de un mecanismo electrónico que implementa simultánea-
mente las características de los relés temporizados al trabajo y al reposo. Su
operación se basa en un oscilador el cual se emplea como elemento base de con-
teo para la temporización y que además definirá la resolución de las unidades
de tiempo para temporización. Ya que su funcionalidad se puede representar
por la suma de un relé tipo ON más de uno tipo OFF no se realizarán posterio-
res discusiones sobre su funcionamiento [4].
4.1.8. Elementos de Mando

Son elementos empleados para ingresar las órdenes hacia los dispositivos
de control con el fin de actuar sobre los órganos receptores, los cuales en gen-
eral son elementos de potencia que forman la parte operativa del sistema.
Aunque existen muchos elementos de mando solo se verán los necesarios para
el desarrollo de las siguientes secciones y que servirán como interfaz entre el
hombre y el sistema [2, 3, 5, 6, 8].
Breaker: Aparato mecánico que protege los circuitos contra corto circuitos den-
tro de unos límites de corte asignados con la característica que la apertura
de uno solo de los polos es suficiente para abrir todos los demás. Adi-
cionalmente permite protección por sobre cargas.
Pulsadores: Representan el elemento natural de ingreso de órdenes de tipo

“Todo o Nada”. Son elementos que no retienen el cambio de posición,
así, si se emplea un pulsador que en estado de reposo es normalmente

abierto al pulsarlo pasará al estado cerrado y permanecerá así hasta que
se libere regresando entonces de inmediato a su estado de reposo. Los
hay con estado de reposo normalmente abierto y con estado de reposo
normalmente cerrado.
Indicadores: Son elementos que van ubicados en el lado de control cumplien-

do propósitos de información, seguridad o detección de estado actual
de otros elementos de mando y/o control. Pueden ser luces indicadoras,
alarmas visuales o sonoras y demás elementos informativos.
La Figura 4.5 muestra la representación gráfica de algunos de los elementos de

mando y protección más comúnmente empleados.
Pulsadores
Normalmente Normalmente Pulsadores con

abierto cerrado enclavamiento
Protecciones
Relé de
Braker bipolar Fusible sobrecorriente
Figura 4.5: Simbología Elementos de Mando y Protección
4.2. Funciones Básicas de Lógica Cableada

4.2.1. Función Interruptor y Función Sello
Consiste en implementar a partir de un pulsador normalmente abierto, que
actúa como acción de encendido, y de uno normalmente cerrado, que actúa
como acción de apagado, la funcionalidad de un interruptor monopolar que
retiene efectivamente el estado actual así se libere el pulsador. En la Figura 4.6
se muestra la implementación y un diagrama de tiempo donde se observa el
comportamiento de un órgano receptor cualesquiera (en este caso se emplea
una luz) ante diferentes acciones de los elementos de mando. El contacto nor-
malmente abierto del contactor A que va en paralelo con el pulsador P1 es el
encargado de retener la instrucción de encendido por lo que frecuentemente se
le refiere con el nombre de función sello.
4.2. FUNCIONES BÁSICAS DE LÓGICA CABLEADA 75
Circuito de control
P2
P1
CR P2 P1
CR
CR
A
A
CR
B
Circuito de potencia
Figura 4.6: Función Interruptor
4.2.2. Función Detector de Flancos

Consiste en realizar una implementación que permita a un órgano receptor
ver solo la conmutación de bajo a alto (flanco de subida) o de alto a bajo (flanco
de bajada) de un pulsador normalmente abierto [5, 7]. En este caso se asocia
el estado de pulsación como el nivel alto (conducción) y el estado de reposo
como el nivel bajo (no conducción).
Circuito de control
P1
P1 P1
CR1
CR2 CR1
CR1
A CR2
CR1 CR2
A,B
Figura 4.7: Función Flanco de Subida.

La Figura 4.7 muestra el diseño para un circuito detector de flancos de subi-

da, donde la duración del pulso en la bobina A y la carga B es de solo un in-
stante de conmutación o del tiempo que toma realizar un scan de programa en
las implementaciones basadas en lenguajes de programación. La configuración
de contacto abierto de CR1 en serie con el contacto cerrado de CR2 recibe el
nombre de detector de flanco de subida.
La configuración para un detector de flancos de bajada se muestra en la
Figura 4.8, donde la topología asociada es el contacto cerrado de CR1 en serie
con el contacto abierto de CR2.
Circuito de control
P1
P1 P1
CR1
CR2 CR1
CR1
A CR2
CR1 CR2
A,B
Figura 4.8: Función Flanco de Bajada.
En general, para la gran mayoría de implementaciones de funciones que se

realizan en las secciones siguientes, el circuito de potencia siempre consiste en
realizar la activación de un órgano receptor mediante el empleo de un contacto
de potencia perteneciente al contactor adecuado, por tanto, a menos que se
requiera de una implementación diferente en potencia se seguirá obviado esta
parte en los circuitos implementados, no con ello ignorándola.
4.2.3. Función Toggle

La función toggle se puede realizar con base en las implementaciones para
los detectores de flancos y consiste en hacer que una carga permanezca en su
estado actual hasta que ocurra un nuevo flanco, momento en el cual debe con-
mutar de estado [7]. En esta implementación al presionar, o soltar, un pulsador
se ocasiona que una carga se active, la cual debe permanecer en ese estado
aunque se libere el pulsador, la carga sólo debe pasar al estado de reposo en
el instante que se vuelva a pulsar, o soltar, y debe permanecer inactiva hasta
la siguiente pulsación. Como ejemplo, en la Figura 4.9 se muestra la imple-

mentación de un circuito toggle ante flancos de bajada para la activación de un
órgano receptor cualquiera A.
Circuito de control
P1
P1 P1 P1 P1 P1 P1
CR1
CR2 CR1,
CR1 CR2
CR3
CR4
CR1 CR2 CR4
CR3,
CR3 A
CR4
CR1 CR2 CR3
CR4
A
CR3
Figura 4.9: Función Toggle.
4.2.4. Función Memoria Biestable

Permite almacenar un dato binario (1, 0) haciendo uso de una bobina de
contactor [3, 7]. En la Figura 4.10 cuando se presiona el pulsador P1 se almacena
un 1 lógico en la bobina Q, dato que permanece indefinidamente almacenado
hasta cuando se presione el pulsador P2 el cual pone la salida inmediatamente
en un valor de 0 lógico. El pulsador P1 hace las veces de set y el pulsador P2
las veces de reset en analogía con el dispositivo latch visto en la Sección 3.4.3.1.
Circuito de control
P1 P1 P2 P2
P1
S S
P2
R
R
Q
S R Q
Figura 4.10: Función Memoria Biestable

4.2.5. Función Tren de Pulsos

Consiste en implementar un circuito de lógica cableada que permita la per-
mutación de una carga entre el estado de encendida por un tiempo dado t 1
y el estado apagada durante un tiempo dado t 2 [5, 7]. La implementación se
realiza haciendo uso de pares de relés de temporización los cuales se pueden
emplear en cualquier combinación (2 ON, 2 OFF y ON con OFF) [5]. Si se de-
sea que el ancho del pulso de trabajo sea igual al ancho del pulso de reposo
se puede emplear un único relé de temporización haciendo uso de una fun-
ción de memoria biestable. En la Figura 4.11 se muestra la implementación y
diagrama de tiempo para la función tren de pulsos realizada con dos relés de
temporización ON, mientras en la Figura 4.12 se muestra la implementación
con dos relés de temporización OFF y con un solo relé ON.
Circuito de control
P2
P1 P2
CR
TR1
CR
t1
TR1
CR TR2-TA ON TR2
t2
TR2 A
TR1-TC ON
A t1 t2
CR TR1-TA
Figura 4.11: Función Tren de Pulsos con 2 Relés ON
En el diagrama de la derecha en la Figura 4.12 se puede observar el uso de

un contacto de CR en la línea de alimentación vertical izquierda con el propósi-
to de impedir que algún elemento se energice antes de la orden de inicio con
el pulsador P2, además en esta implementación se ha hecho uso de la función
memoria biestable guardando en el relé CR1 la información sobre el ciclo ac-
tual que se realiza en el tren de pulsos. Igualmente con el contactor A se puede
tener un tren de pulsos donde el primer ciclo se realiza con carga encendida,
mientras con el contactor B se obtiene el primer ciclo con carga apagada. En el
diagrama de la izquierda el control para la carga A efectúa un tren de pulsos
que inicia con primer ciclo en carga encendida, si se desea iniciar con carga apa-
gada únicamente basta con cambiar el contacto en serie con A de temporizado
a la apertura por temporizado al cierre del mismo relé TR1.
Circuito de control Circuito de control

con dos OFF con un solo ON
P2
P1
P2 CR
P1
CR CR
CR TR-TA t
TR
ON
CR1 A
CR A
t1
TR1 TR-TA A
CR TR2-TC OFF
B
t2 CR1 B
TR2
CR TR1-TA OFF B
A
A B CR1
CR TR1-TA
CR1
Figura 4.12: Función Tren de Pulsos con 2 Relés OFF y con Un solo ON.
4.2.6. Función Refresco

Ésta es una función de gran importancia al implementar la acción de un
pulsador que enciende una carga al ser presionado y la cual solo debe estar
activa por un instante dado de tiempo, ya sea que se suelte el pulsador o no. Si
antes de terminar el tiempo para el cual la carga debe estar activa se vuelve a
presionar el pulsador, entonces la orden se debe refrescar y nuevamente debe
iniciar el conteo de tiempo para el cual debe permanecer en ese estado. En la
Figura 4.13 se muestra su implementación y el diagrama de tiempo que descri-
be su comportamiento ante diferentes situaciones de entrada.
Circuito de control
P1
P1
CR
t A
TR
OFF
CR t t t
A
TR-TA
Figura 4.13: Función Refresco

4.2.7. Función Simulación de Relé Tipo OFF con ON

Esta función permite implementar la funcionalidad de un relé de tempo-
rización tipo OFF mediante el empleo de un relé tipo ON. En la Figura 4.14 se
muestra el circuito de control que permite realizar la misma funcionalidad del
relé tipo OFF haciendo uso de un relé ON y además se indica claramente los
elementos de circuito que son análogos entre sí [5].
Simulación de relé OFF Uso real de relé OFF
P2 P2
P1 P1
CR CR
CR CR
OFF
CR1 TR
CR TR-TA CR
ON
TR
CR1 CR
A A
CR1 TR-TA
Figura 4.14: Función Simulación de Relé OFF con Relé ON
4.2.8. Función Simulación de Relé Tipo ON con OFF

Esta función permite implementar la funcionalidad de un relé de tempo-
rización tipo ON mediante el empleo de un relé tipo OFF. En la Figura 4.15 se
muestra el circuito de control que permite realizar la misma funcionalidad del
relé tipo ON haciendo uso de un relé OFF y además se indica claramente los
elementos de circuito que son análogos entre sí [5].
Simulación de relé ON Uso real de relé ON
P2 P2
P1 P1
CR CR
CR CR
OFF ON
TR TR
CR CR1 CR
CR1
TRi
CR2
CR1 TR-TC A
A TR-TC
CR2
Figura 4.15: Función Simulación de Relé ON con Relé OFF

4.3. LÓGICA DE CONMUTACIÓN CON LÓGICA CABLEADA 81
4.2.9. Función Contador

Su diseño se basa en un circuito que permite ir guardando, o contando, las
veces que un pulsador se presiona y libera con lo cual se implementa un conteo
de flancos de subida y bajada y al cabo de los cuales se pueden ejecutar acciones
deseadas. En la Figura 4.16 se muestra un circuito que permite encender una
carga A a la tercera pulsación de P2, donde se observa como los relés CR2 y CR4
actúan como memorias que guardan los flancos de subida que han ocurrido,
mientras los relés CR3 y CR5 guardan los flancos de bajada, a su vez el pulsador
P1 actúa como un reset para la cuenta de flancos.
P2
P1
CR1
CR2
CR1
CR3
CR2 CR1
CR4
CR3 CR1
CR5
CR4 CR1
CR5
A
CR1 CR5
Figura 4.16: Función Contador
4.3. Lógica de Conmutación con Lógica Cableada

Por naturaleza, la lógica cableada es lógica de conmutación donde los ele-
mentos de tipo “todo o nada” son implementados mediante contactores, relés y
sus contactos asociados. Para obtener una minimización de la implementación
se puede recurrir a cualquiera de los métodos vistos en la Sección 3.3 con el fin
de minimizar la función de conmutación [2, 3].
Para ilustrar la metodología general se realiza un ejemplo.
Ejemplo Se hace la implementación de un circuito en lógica cableada que per-

mite el control de una alarma visual en un proceso que es controlado por
3 motores. Como condiciones, el proceso exige que máximo un motor es-
té fuera de servicio a la vez pero en todo caso el motor 1 siempre debe
estar encendido. Como elementos de captación se emplean relés en serie
con los motores, de tal forma que si un motor sale de operación su relé
asociado se desenergiza.
Designando como CRA, CRB y CRC a cada uno de los relés en serie con
los motores, se puede construir la siguiente tabla de verdad y mapa de
Karnaugh para simplificar la función:
Cód CRA CRB CRC Al

0 0 0 0 1 CRA, CRB
CRC 00 01 11 10
1 0 0 1 1 0 2 6 4
2 0 1 0 1 0 1 1 1
3 0 1 1 1 1 3 7 5
4 1 0 0 1
1 1 1
5 1 0 1 0
6 1 1 0 0
7 1 1 1 0
Tabla de Verdad Mapa de Karnaugh
Figura 4.17: Control de Alarma Visual
P2
P1
CR
CR
Al
CR CRA
CRB CRC
Figura 4.18: Lógica Cableada para Control de Alarma Visual
Del mapa de Karnaugh de la Figura 4.17 se obtiene que la función a im-

plementar para la alarma es Al= ¬A ∨ (¬B ∧ ¬C) la cual implementada
en lógica cableada se puede observar en la Figura 4.18, donde P1, P2 y CR
únicamente se comportan como la función interruptor para energizar el
circuito. Cuando los motores están energizados, también lo están los tres
relés y por ende se abren los contactos normalmente cerrados de estos.
Ante cualquiera de las condiciones de alarma descritas se producirá la
activación del contactor denominado Al, el cual se encarga de activar la
alarma visual.
4.3. LÓGICA DE CONMUTACIÓN CON LÓGICA CABLEADA 83
En muchas ocasiones los problemas de lógica cableada involucran situaciones

de temporización las cuales no se pueden analizar inmediatamente desde la
lógica de conmutación. Sin embargo aplicando los conocimientos sobre fun-
ciones básicas y lógica combinacional se puede lograr encontrar la solución
adecuada para este tipo de problemas [2]. A manera de ejemplo se realiza la
implementación de un circuito para el control de un sistema de seguridad de
una caja fuerte.
Ejemplo En una sucursal bancaria, una vez que el empleado a cargo intro-
duce la clave correcta para acceder a una caja fuerte, dispone de dos pul-
sadores así: uno para la apertura de la caja denominado A y otro para
el cierre denominado C. Una vez el funcionario oprime A se enciende
de forma automática un sistema de video, pero la apertura de la caja se
retrasa durante 5 segundos. A su vez, cuando el operario sale y oprime
cerrar la caja se cierra de forma automática e inmediata, pero el sistema
de video sigue registrando durante 5 segundos más. Se desea implemen-
tar el sistema de control que da apertura a la caja y encendido al sistema
de video con base en las señales de control A y C, pero usando un único
relé de temporización TR.
Para dar solución a este problema se procede de la siguiente forma: Se
emplean memorias biestables con el fin de guardar las órdenes de aper-
tura (CR1) y de cierre (CR2) y una memoria adicional (M) que ingresa con
la apertura y se resetea con el cierre y se emplea para controlar el video
y la puerta. El relé de temporización (TR) en esta ocasión se comporta
por naturaleza como un ON ya que una vez energizado debe inmediata-
mente iniciar el conteo de los 5 segundos. Este conteo inicia ya sea con
la orden de apertura o la de cierre y se mantiene hasta que termine el
tiempo de 5 segundos.
La puerta (P) no debe abrir hasta que se de la orden de apertura y trans-
curra la temporización y se debe cerrar inmediatamente se de orden de
cierre, lo cual se expresa directamente mediante lógica combinacional tal
como se puede observar en la Figura 4.19. El video debe estar encendido
mientras una de estas condiciones sea verdadera: permanezca la memo-
ria (M) o 5 segundos después de darse la órden de cierre. Con el fin de
hacer reutilizable el diseño se saca de operación las bobinas CR1 y CR2
luego de terminada la temporización relacionada con cada orden.
A TR-TA
CR1
CR1
C TR-TA
CR2
CR2 M A C
CR1 CR2
M
M P
TR-TA t
CR1
TR
ON V
CR2
TRi 5s 5s
TR-TC CR2
M P
P
M V
CR2
Figura 4.19: Ejemplo de Lógica Cableada con Temporización
4.4. Diseños Básicos en Lógica Cableada

El objeto de esta sección es el de ilustrar algunos diseños básicos que per-
miten la implementación de funcionalidades comunes y muy frecuentes para
ser desarrolladas mediante lógica cableada y que se basan en las funciones
básicas vistas previamente. Con estas implementaciones sólo se busca mostrar
su desarrollo más no su justificación o conveniencia de uso.
4.4.1. Activación Alternada de Cargas

Con el encendido alternado de cargas se persigue como objetivo activar
cargas en una secuencia dada. La activación se debe producir mientras un pul-
sador P1 esté presionado. La implementación de este tipo de circuito se basa en
la función biestable con el fin de ir guardando progresivamente la información
sobre orden de secuencia, aunque también se podría usar la función contador
pero resultando en un mayor número de relés. En la Figura 4.20 se muestra el
circuito de lógica cableada para la activación alternada de 3 cargas diferentes
A, B y C las cuales deben activarse en el mismo orden enunciado, además los
relés CR1 y CR2 son las funciones biestables para recordar respectivamente la
información sobre el encendido de la carga A y de la carga B.
4.4. DISEÑOS BÁSICOS EN LÓGICA CABLEADA 85
P1 CR1 C
A
A
CR1 CR2 A
B
B
CR2 B
C
C
C
A
CR1
CR1
C
B CR2
CR2
Figura 4.20: Secuencia de Cargas A→B→C
La implementación para cualquier número de cargas en activación alter-

nada ordenada se puede extender inmediatamente del diseño mostrado en la
Figura 4.20, sin embargo cuando la activación varía el orden de las cargas los
diseños pueden cambiar ligeramente pero siempre teniendo como base la fun-
ción biestable. En la Figura 4.21 se muestra a la izquierda el circuito de lógica
cableada para la activación de cargas en secuencias A→B→C→D→C→B y a
la derecha para la secuencia A→B→C→D→B→C. En estos circuitos es de re-
saltar como la memoria implementada con el relé CR4 no recibe una orden
de reset sino hasta el inicio de un nuevo ciclo. En general un diseño siempre
debe permitir la reutilización indefinida del circuito sin necesidad de tener que
desenergizar completamente para reiniciar un nuevo ciclo.
Si se desea una activación de cargas en cualquier orden, su diseño se puede
realizar con base en alguno de los mostrados previamente, por ejemplo para
una secuencia de activación en el orden B→A→C→D→C→A, se puede imple-
mentar con base en la secuencia A→B→C→D→C→B reemplazando A por B y
B por A.
Secuencia A®B®C®D®C®B Secuencia A®B®C®D®B®C
P1 P1
CR1 B CR1 C
A A
A A
CR1 CR2 A C CR1 CR2 A D

B B
B B
CR2 CR3 B D CR2 CR3 B D

C C
C C
CR3 C CR3 C
D D
D D
A B A C
CR1 CR1
CR1 CR1
CR4 CR4
B CR4 C B D C
CR2 CR2
CR2 CR2
CR4 CR4 CR4
C CR4 CR3 C CR4 CR3
CR3 CR3
D A D A
CR4 CR4
CR4 CR4
Figura 4.21: Secuencia de Cargas A→B→C→D→C→B y A→B→C→D→B→C
4.4.2. Encendido Secuencial de Cargas

En muchos procesos se requiere del ingreso, y posterior apagado, de una
serie de cargas en una secuencia dada. A diferencia de la activación alternada,
en esta ocasión cada carga dispone de su propio pulsador de arranque y de
paro, pero se debe garantizar que el encendido se produzca en una secuencia
dada y además igualmente se debe respetar una secuencia para el apagado.
En la Figura 4.22 se muestra el diseño para el encendido secuencial de 3
cargas: M1, M2 y M3. La secuencia de encendido para este ejemplo se realiza
en el mismo orden listado y además la secuencia de apagado se realiza en orden
inverso, es decir, el último en encender es el primero que se debe poder apagar.
Para este tipo de secuencia se emplea la siguiente nomenclatura: M1↑, M2↑,
M3↑, M3↓, M2↓, M1↓; donde la flecha orientada hacia arriba indica el orden en
la secuencia para encendido de la respectiva carga y la flecha orientada hacia
abajo el orden para el apagado.
P1 A1
M1
M2 M1
P2 A2 M1
M2
M3 M2
P3 A3
M3
M2
M3
Figura 4.22: Encendido en Secuencia M1↑, M2↑, M3↑, M3↓, M2↓, M1↓
En las Figuras 4.23 y 4.24, se muestra el diseño para las secuencias M1↑,
M2↑, M3↑, M3↓, M1↓, M2↓ y M1↑, M2↑, M3↑, M2↓, M3↓, M1↓respectivamente.
En cada figura se muestra al lado derecho una simplificación para el diseño del
lado izquierdo.
P1 A1 P1 A1
M1 M1
M3 M1 M3 M1
P2 A2 M1 P2 A2 M1
M2 M2
M1 M2 M2 M1 M2
P3 A3 P3 A3
M3 M3
M2 M2
M3 M3
Si se desea obtener un encendido en un orden diferente, siempre será posi-

ble abstraerlo de alguno de los mencionados anteriormente realizando el ade-
cuado reemplazo de nombres para las cargas, por ejemplo si se desea el encen-
dido en secuencia M2↑, M1↑, M3↑, M3↓, M1↓, M2↓ claramente se puede lograr
a partir del diagrama de la Figura 4.22 reemplazando M2 por M1 y M1 por M2,
además la generalización para cualquier número de cargas es directa.
P1 A1 P1 A1
M1 M1
M3 M1 M3 M1
P2 A2 M1 P2 A2 M1
M2 M2
M2 M2
P3 A3 M2 P3 A3 M2
M3 M3
M2 M3 M3 M2 M3
4.4.3. Arranque de Motor DC en Derivación

En el circuito de control para el arranque de un motor de corriente continua
se debe considerar los elementos requeridos para protección adicional a la im-
plementación propia de la funcionalidad de arranque. Las consideraciones más
relevantes deben incluir la protección contra cortocircuitos, protección contra
sobrecargas y limitación de corrientes en el arranque.
En el momento del arranque el voltaje en la armadura es de cero voltios y
como la resistencia interna es de un valor muy bajo se presenta una corriente de
valor muy alto. Se hace necesario entonces insertar una resistencia de arranque
en serie de tal forma que limite el valor de la corriente mientras el voltaje en
la armadura crece para limitar por si mismo la corriente. Pero esta resistencia
de arranque no debe permanecer en el circuito de manera indefinida por lo
que se debe retirar a medida que la velocidad del motor crece. Una forma de
implementar este requerimiento es colocar una resistencia de arranque confor-
mada por una serie de segmentos que se van retirando a medida que aumenta
la velocidad.
En la Figura 4.25 se muestra el circuito de potencia y de control. Para la pro-
tección contra cortocircuito en el motor se emplean fusibles en cada una de las
líneas de alimentación, para la protección contra sobrecarga se emplea un relé
térmico en serie con la armadura de tal forma que si se presenta una corriente
excesiva y prolongada se calentará el térmico ocasionando la activación de los
contactos del relé. Como elemento adicional de protección se instala un relé en
el circuito de campo, el cual tiene por finalidad sensar una posible pérdida de
la corriente ante lo cual se debe desenergizar el motor. Los contactos 1A y 2A
tienen por finalidad retirar a tiempo adecuado cada uno de los segmentos de
la resistencia de arranque, para lo cual se emplean relés de temporización tipo
ON. El cálculo del número de segmentos, valor de cada segmento y el ajuste
de tiempo para los temporizadores son temas que se encuentran fuera del al-
cance de este libro, pero si el lector desea profundizar [1] es una buena opción
de consulta. Otros métodos de arranque se pueden encontrar en [8].
Circuito de control Circuito de potencia
A
P CRsc CRc
M
Rf Lf
M 2A CRc
M t1
TR1
ON
R arranque Ea
TR1-TC
1A + -
1A M CRsc M
TR1-TC t2 1A 2A
TR2
ON
TR2-TC
2A
2A
Figura 4.25: Arranque de Motor DC Utilizando Relés ON
En la Figura 4.26 se muestra el diseño para el mismo tipo de circuito de

arranque descrito pero usando relés de temporización tipo OFF.
A
P CRsc CRc
M
M M
TR2-TC 1A t1
TR1
OFF
TR1-TC TR2-TA
1A
1A
TR1-TA 2A t2
TR2
OFF
TR2-TC 1A
2A
2A
Figura 4.26: Arranque de Motor DC Utilizando Relés OFF

4.4.4. Arranque de Motores Trifásicos
4.4.4.1. Arranque Estrella-Delta con Transición Abierta
Si un motor de jaula se planea para operar con su bobinado en delta, la

tensión en cada fase de la máquina será igual a la tensión de alimentación, pero
si el bobinado
√ se conecta en triángulo durante el arranque la tensión de fase se
reduce en 3, lo cual a su vez hace que la corriente de arranque en estrella sea
menor en 13 que la corriente en delta. Sin embargo, como el par del motor varía
con el cuadrado de la tensión en cada bobinado, durante el arranque en estrella
éste se reduce a un tercio del par en delta. Es por tanto que el arranque se debe
proyectar para una conexión en estrella de los bobinados para posteriormente
permanecer en estado estable en conexión delta.
La denominación de transición abierta proviene del hecho que durante el
cambio de estrella a delta se desenergiza temporalmente la máquina con el fin
de evitar un cortocircuito en los bobinados. En la Figura 4.27 se puede observar
los circuitos de control y potencia en los cuales N es el contactor que crea el
neutro para la conexión en estrella, D el contactor que crea la conexión en delta,
M el contactor que da ingreso a la alimentación de la máquina, CRsc son relés
térmicos para la protección contra sobrecarga y TR es un relé de temporización
tipo ON. El diseño anterior también se puede realizar empleando un relé de
temporización tipo OFF, tal como se puede observar en la Figura 4.28.

A
P TR-TA
N
N CRsc CRsc M M M
M
M CRsc CRsc CRsc CRsc
M
t1
M
TR D D
ON
M N
D
N N N
Figura 4.27: Arranque de Motor Trifásico con Transición Abierta

Circuito de control
A
P TR-TA
N
N CRsc CRsc
M
M CRsc
M
t1
M
TR
OFF
M N
D
Figura 4.28: Arranque con Transición Abierta Usando Relé OFF
4.4.4.2. Arranque Estrella-Delta con Transición Cerrada

Con el fin de evitar la interrupción de una posible corriente elevada en los
bobinados cuando se realiza la transición abierta, se pone un juego adicional
de contactos que permiten el ingreso de unas resistencias que darán la con-
tinuidad a la conexión. Así, antes de retirar la estrella se ingresan las resisten-
cias formando una conexión en paralelo con los bobinados, luego se retira la es-
trella haciendo que ahora las resistencias queden en serie y finalmente se ingre-
sa la delta con lo cual se puede retirar definitivamente las resistencias del cir-
cuito. En la Figura 4.29 se puede observar el diseño para el arranque con tran-
sición cerrada. Para mayores detalles sobre las justificaciones, metodologías y
diseños adicionales de arranques el lector se puede remitir a [8].

A
P D T
N
N CRsc CRsc M M M
M
M CRsc CRsc CRsc CRsc
M
t1
M R R
TR D D
ON
TR-TC D T T
T
N N N
M N
D
R D T
Figura 4.29: Arranque de Motor con Transición Cerrada

4.4.5. Inversión de Giro en Motores

Los métodos para la inversión de giro de un motor dependen de la na-
turaleza del mismo, así por ejemplo para un motor de corriente continua se
puede disponer un arreglo de contactos que permitan cambiar la polaridad del
rotor con el fin de invertir el sentido de rotación, en los motores monofásicos
de baja potencia se dispone de un embobinado principal y uno auxiliar que se
desconecta de forma automática gracias a un interruptor centrífugo y donde
para lograr la inversión es necesario invertir la polaridad de uno de los dos
arrollamientos y en los motores trifásicos la inversión se logra invirtiendo la
conexión en dos de las tres fases.
En general el diseño de control para estos circuitos de inversión es bási-
camente el mismo y la diferencia radica fundamentalmente en las conexiones
del circuito de potencia. Así, el circuito de control debe permitir el ingreso de
una orden de sentido de giro y cambiar el estado de los contactos adecuados
para esa orden, luego ante la orden de cambio de sentido de giro se debe des-
energizar el motor por un tiempo prudencial que garantice su reposo antes de
ingresar la orden de giro en sentido contrario, además se debe garantizar por
seguridad que no se puede dar de forma simultánea órdenes de giro contrarias.
En la Figura 4.30 se muestra el circuito de potencia para la inversión en
motores monofásicos y de corriente continua, mientras que en la Figura 4.31
se muestra el circuito de control que puede ser igual para ambas aplicaciones.
Los pulsadores identificados con la letra F controlan el sentido de giro positivo,
mientras los pulsadores con la letra R identifican el sentido de giro negativo.
Para el caso de arranque de un motor DC en derivación, al circuito mostrado en
la Figura 4.30 se le puede adicionar la parte correspondiente a los contactos que
ingresan los segmentos de resistencia de arranque, caso en el cual esta parte del
diseño se debe ubicar en paralelo con el relé de temporización.
Circuito de potencia Circuito de potencia

inversión motor DC inversión motor monofásico
Rf Lf M M
CRc
F R
R arranque F R F R
+
-
M CRsc M Auxiliar Principal
1A 2A
R F K
Figura 4.30: Circuitos de Potencia para Inversión de Giro

Existen muchos otros métodos y procedimientos para arranque e inversión

de giro, los cuales además dependerán del tipo de máquina. Si el lector desea
profundizar, en [5, 8] podrá encontrar mucho más al respecto.
Circuito de control
P PF PR CRr
CRf
CRf
PR PF CRf
CRr
CRr
F
M
t1
R
TR
OFF
TR-TC CRf
F
CRr
F
R
Figura 4.31: Circuito de Control para Inversión de Giro

1. Implementar la función toggle para la activación de una carga ante flan-
cos de subida, transiciones desde el estado lógico 0 al 1, si se emplea un
pulsador denominado P.
2. Implementar la función tren de pulsos empleando un relé de tempo-
rización tipo ON para controlar el tiempo de encendido de la carga y
un relé de temporización tipo OFF para controlar el tiempo de apagado.
El primer ciclo en la carga debe ser el de encendido.
3. Implementar la función tren de pulsos empleando un relé de tempo-
rización tipo OFF para controlar el tiempo de encendido de la carga y
un relé de temporización tipo ON para controlar el tiempo de apagado.
El primer ciclo en la carga debe ser el de encendido.
4. Si en los puntos 2 y 3 se requiere que la carga inicie apagada, ¿Qué modi-
ficaciones se deben realizar?
5. Implementar la función refresco empleando un relé de temporización
tipo ON.
6. Implementar la función tren de pulsos empleando un único relé de tem-

porización de tipo OFF.
7. Implementar un circuito de lógica cableada que realice la activación exac-

ta de una carga durante dos ciclos completos de un tren de pulsos. La
carga debe iniciar apagada.
8. Implementar la activación alternada de cargas para la secuencia A→ B→

C→ C.
9. Implementar la activación alternada de cargas para la secuencia B→ A→

C→ D→ C→ A.
10. Implementar la activación alternada de cargas para la secuencia A→ A→

B→ B empleando la función contador de pulsos.

B→ C empleando la función contador de pulsos.

B→ C con base en la secuencia A→ B→ C→ D.
13. Implementar el encendido secuencial de cargas para M2↑, M1↑, M3↑,

M3↓, M1↓, M2↓.
14. Implementar un circuito de control para el arranque del motor DC de la

Figura 4.25 si los contactos 1A y 2A son normalmente cerrados y se desea
emplear únicamente relés de temporización de tipo ON.
15. Implementar un circuito de control para el arranque del motor DC de la

Figura 4.25 si el contacto 1A es normalmente cerrado y se desea emplear
únicamente relés de temporización de tipo OFF.
16. Por un pasillo largo solo puede circular una persona a la vez, por tanto se
ha dispuesto de un sistema de control que permita indicar a las personas
que llegan si pueden ingresar. En cada extremo se ha ubicado un sensor
fotoeléctrico a la entrada y un semáforo con luz roja y verde que permite
indicar si se puede ingresar o no. El sistema debe iniciar con los semáforos
de ambos sentidos en verde, pero una vez una persona llega en un senti-
do se activa el sensor correspondiente y se fijan los dos semáforos en rojo.
Cuando la persona sale por el lado opuesto, y ante la activación del sen-
sor adecuado, se fijan nuevamente los semáforos en verde. Se asume que
el tráfico es muy bajo y que en ningún caso habrá personas que pueden
ingresar simultáneamente desde ambos lados.
17. Ajustar el diseño del punto anterior si se desea que una vez salga una
persona del pasillo los semáforos esperen 3 segundos antes de pasar a
verde. Para este nuevo diseño, usar un único relé de temporización del
tipo deseado.
18. Ajustar el diseño del punto 16 si se desea permitir un máximo de dos

personas en el mismo sentido. Para ello el semáforo del sentido de ingre-
so actual debe permanecer en verde si sólo existe una persona dentro del
pasillo y pasar a rojo sólo cuando ingrese la segunda. Tener en cuenta que
si sale una persona, pero queda otra, el semáforo en el sentido de ingreso
actual debe pasar a verde.
19. Sobre una cinta transportadora se vierte mineral que se transporta hasta
un depósito final. Se dispone de un pulsador de arranque (A) y de uno
de paro (P), ambos normalmente abiertos. Una vez se pulsa A la ban-
da transportadora inicia su circulación, pero se retarda 10 segundos el
vertimiento del mineral. Finalmente cuando se pulsa P el vertimiento se
suspende inmediatamente, pero la banda circula por otros 10 segundos.
Implementar el diseño del circuito de control para este sistema emplean-
do un relé de temporización tipo ON para el retardo indicado con el pul-
sador A y un relé de temporización tipo OFF para el retardo indicado con
el pulsador P.
20. Diseñar el mismo circuito de control para el sistema del punto 19 si única-
mente se puede emplear un solo relé de temporización del tipo adecuado.
Bibliografía
[1] Chapman, Stephen J.

Máquinas Eléctricas, Segunda Edición.
McGraw-Hill, 1993. ISBN 958-600-125-3.
[2] Delhaye, C.
Concepción Lógica de Automatismos Industriales.
Marcombo, 1971. ISBN 26.676-1968.
[3] Hackworth, Jhon R. Hackworth, Feredirck D. Jr.
Programmable Logic Controllers: Programming Methods and Applications
Prentice Hall, 2003.
[4] Manual Electrotécnico, Telesquemario.
Tecnologías de Control Industrial.
Schneider Electric España S.A., 1999. Depósito Legal B. 00.000-99.
[5] Montoya Rivera, Duvan. Ocampo Torres, Carlos Alberto.
Conceptos de Relevación Industrial y Diseños para el Laboratorio.
Proyecto de Grado, Universidad Tecnológica de Pereira, 1999. Director José
Eyder Tabares.
[6] Pallás Arenas, Ramón.
Sensores y Acondicionamiento de Señal, Tercera Edición.
Alfaomega marcombo, 2001. ISBN 970-15-0577-8.
[7] Parr, E.A.
Programmable Controllers, An enginner´s guide, Third Edition.
Newness. 2003. ISBN 0-7506-5757-X.
[8] Siskind, Charles S.

Sistemas Industriales de Regulación Eléctrica.
Editorial Labor, 1968. Depósito Legal B. 12 288-1968.
97
Capítulo 5
Redes de Petri
5.1. Marco Introductorio

Las Redes de Petri fueron introducidas inicialmente por el Dr. Carl Adam
Petri en el año de 1962 para su disertación doctoral en la facultad de Matemáti-
cas y Física del Technical University of Darmstadt, en Alemania Occidental [9,
10]. El éxito de las Redes de Petri radica en la amplitud de diferentes sistemas
que se pueden modelar bajo esta misma técnica, entre los cuales se pueden in-
cluir: sistemas asíncronos, concurrentes, paralelos, no determinísticos, secuen-
ciales, de eventos discretos, distribuidos, estocásticos, entre otros.
Cuando se hace referencia concreta a la automatización industrial, es im-
portante resaltar como en estos sistemas se puede encontrar una gran variedad
de subsistemas de naturaleza diferente. Éste puede ser el caso de un sistema de
manufacturación donde se realizan varios procesos en paralelo, pero a la vez
se requiere de la sincronización para el inicio o fin de ciertas tareas; además
muchas veces los procesos deben utilizar una cantidad limitada de recursos
con lo cual deben competir por ellos y determinar posibles situaciones de prio-
ridad entre los mismos procesos, otras veces los sistemas están restringidos
en su capacidad de procesamiento o de prueba con lo cual se presentan situa-
ciones de capacidades limitadas y en otros escenarios aún más complejos se
puede presentar situaciones donde las materias primas, productos a probar,
etc. arriban a las líneas de proceso de forma aleatoria. Todos estos planteamien-
tos se suman al tradicional enfoque de procesos en secuencia ordenada, donde
una acción es claramente identificada y su fin implica el inicio de una subsi-
guiente [7].
Las Redes de Petri se presentan como una poderosa herramienta capaz de
modelar de forma gráfica y matemática todos estos sistemas de diferentes na-
turalezas. Su representación gráfica permite una visualización clara de los sis-
temas, además de facilitar su posterior descripción mediante otras metodolo-
gías tales como: máquinas de estados, diagramas de flujo, gráficos marcados,
diagramas de bloques, diagramas escalera, diagramas de descripción secuen-
99
100 CAPÍTULO 5. REDES DE PETRI
cial, etc. La representación matemática de las Redes de Petri se basa en un mo-

delo matricial-vectorial que además de describirlas permite su estudio, análisis
y abstracción de sistemas complejos.
Las Redes de Petri (RdP), tal como fueron introducidas inicialmente, no in-
cluían el concepto de tiempo, por lo que luego surgieron las denominadas Redes
de Petri Temporizadas con el fin de poder analizar aquellos sistemas que depen-
den de esta variable. Como además el tiempo también puede tomar valores
determinísticos o valores aleatorios se introdujo luego los modelos de Redes de
Petri Determinísticas y de Redes de Petri Estocásticas [2]. El objeto principal del
presente capítulo es la presentación de una introducción general a las Redes de
Petri enfocadas hacia el estudio de los Sistemas de Eventos Discretos, los cuales
son procesos que pueden ser modelados de forma completa con base en una
concepción donde los estados son discretos y donde el cambio de un estado a
otro es una respuesta a eventos que ocurren a intervalos discretos y además sin
ninguna regularidad [5].
Entre ejemplos de sistemas de eventos discretos se tienen las colas, las cuales
representan a aquellos sistemas donde se tiene un recurso dado que ofrece un
servicio a ciertos clientes y donde se puede presentar la situación de tener un
promedio de tiempo de atención inferior al tiempo promedio de llegada de
nuevos clientes, ocasionando con ello la acumulación de estos últimos en lo
que se denomina una cola. En los sistemas reales esta situación está bien repre-
sentada, por ejemplo, en los puntos de pago de almacenes de cadena, ventani-
llas de atención a usuarios, etc. y en sistemas tales como líneas de fabricación
que se interconectan y comparten recursos, servidores de comunicación, sis-
temas de cómputo con uno o varios núcleos de procesamiento, control general
de tráfico, etc.
5.2. Definición y Presentación de las RdP

Las RdP constan de tres componentes denominados como Lugares (ele-
mentos pasivos), Transiciones (elementos activos) [6] y Arcos (elementos conec-
tivos), donde los lugares están relacionados con estados, condiciones, recursos,
esperas, etc. y en conjunto reciben la denominación P y se representan por cír-
culos; las transiciones están relacionadas con eventos, acciones, ejecución de
sentencias, etc. y en conjunto reciben la denominación T y se representan por
rectángulos o segmentos de línea; y los arcos unen lugares con transiciones y
transiciones con lugares, más no dos lugares o dos transiciones entre sí, y se
representan por segmentos orientados de línea a los cuales se les asocia de for-
ma individual un peso (k) que es un valor entero positivo y el cual se puede
interpretar como un conjunto de k arcos en paralelo. El conjunto de todos los
arcos que unen lugares con transiciones y transiciones con lugares se designa
por F y a la función de peso asignada a cada arco se le denomina W .
Para designar el estado actual de la red se emplea una serie de Marcas, tam-
bién denominadas Tokens, y las cuales se representan usualmente por una serie
de puntos negros ubicados al interior de cada lugar. El número de marcas ac-
5.2. DEFINICIÓN Y PRESENTACIÓN DE LAS RDP 101
tuales en cada lugar representa el marcado actual de la red M , el cual es un

vector de tamaño igual al número de lugares que conforman la red con un
valor en la i-ésima posición igual al número de marcas del i-ésimo lugar. El
marcado inicial de la red, indicando el estado de la red al inicio, se denomina
M0 .
Una vez presentados los elementos de una RdP se puede realizar ahora
la definición formal de la siguiente forma: Una RdP es una quíntupla P N =
{P, T, F, W, M0 } donde [2, 4, 5, 6, 10]:
P = {p1 , p2 , pi , ..., pm } es el conjunto finito de lugares de la red
T = {t1 , t2 , , tj , ..., tn } es el conjunto finito de transiciones de la red
F ⊆ (P x T ) ∪ (T x P ) es el conjunto de arcos que definen el flujo de la

red
W : F → {1, 2, 3, ...} es la función de peso
M0 : P → {0, 1, 2, 3, ...} es el marcado inicial de la red
Además, los lugares y transiciones deben cumplir que: P ∩ T = ∅ y T ∩ P =

∅. La estructura de una RdP sin un marcado inicial se nota por la cuádrupla
N = {P, T, F, W }, y esta misma red con un marcado inicial también se puede
notar como P N = {N, M0 }.
En una RdP, para un lugar pi previo a una transición tj se dice que pi es un
Lugar de Entrada a la transición tj y además que están unidos por un Arco de
Entrada a dicha transición. Para un lugar p i posterior a una transición tj se dice
que pi es un Lugar de Salida de la transición tj y además que están unidos por
un Arco de Salida de dicha transición.
El comportamiento de un sistema está representado en todo instante por el
marcado actual de la red, siendo este marcado indicativo del estado y los cam-
bios que se presentan en el sistema. La evolución en el marcado se rige por las
siguientes reglas de transición:
1. Una transición tj está Sensibilizada si cada lugar de entrada p i a ella está

marcado con mínimo w (pi , tj ) tokens, donde w (pi , tj ) es el peso del arco
de entrada que une a pi con tj .
2. Una transición sensibilizada puede ser Disparada dependiendo de si su

evento asociado ocurre.
3. El disparo de una transición sensibilizada remueve w (p i , tj ) marcas o to-

kens de cada lugar de entrada a la transición y adiciona w (t j , pi ) marcas
a cada lugar de salida de la transición, donde w (t j , pi ) es el peso del arco
de salida que une a tj con pi .
La Figura 5.1 es un ejemplo de una RdP y en ella se puede observar claramente

los elementos constitutivos de la misma.
t1 P1
t4 t5
t3 P3 P5 P6
2
t2 P2 P4
Figura 5.1: Elementos de una Red de Petri
En la Figura 5.1 el peso del arco que une el lugar P4 con t4 tiene un valor
de 2, pero el peso en los demás arcos es de 1, caso en el cual de forma ge-
neralizada se omite poner textualmente el valor de este peso en cada uno de
los demás arcos. En esta red sólo el lugar P4 tiene marcas al inicio por lo que
el vector de marcado inicial en este caso es: M0 = {0, 0, 0, 2, 0, 0} el cual
denota claramente la existencia de 2 marcas en el lugar 4 y ninguna para los
demás. Si la transición t1 se dispara1 aparece una marca en el lugar 1 y da
lugar al marcado M1 = {1, 0, 0, 2, 0, 0}. Ahora se puede disparar únicamente
la transición t2 ya que las demás no se encuentran sensibilizadas. Al disparar
t2 el nuevo marcado ahora es M2 = {1, 1, 0, 2, 0, 0}. Teniendo sensibilizada la
transición t3, una vez ocurre su disparo se retira una marca de cada uno de los
lugares de entrada a ésta (P1 y P2) y se pasa una marca al lugar de salida (P3)
y se obtiene el marcado M3 = {0, 0, 1, 2, 0, 0}. Ahora se tiene sensibilizada
la transición t4 y cuando ocurre su disparo se retira una marca del lugar P3 y
dos marcas del lugar P4 y se pasa una marca al lugar P5. Estas secuencias de
disparos ocurren siguiendo fielmente las tres reglas de evolución enunciadas
previamente y arrojan un nuevo marcado M4 = {0, 0, 0, 0, 1, 0}.
5.3. Tipos de Transiciones y Lugares

Cuando una transición no posee ningún lugar de entrada se dice que es
una Transición Fuente y en este caso sólo se requiere que ocurra su evento aso-
ciado para poder ser disparada, similarmente, cuando una transición no posee
ningún lugar de salida se dice que es una Transición Sumidero y cuando se dis-
para sólo se remueven marcas de los lugares de entrada previos a ella [10]. En
la Figura 5.2 se muestra una red donde la transición t1 es de tipo fuente y la t3
de tipo sumidero. De forma análoga, existen los Lugares Fuente (que no están
conectados a ninguna transición de entrada) y Lugares Sumidero (que no están
conectados a ninguna transición de salida).
1 Por ahora se asume que esta transición se puede disparar sin importar el hecho de no poseer
ningún lugar de entrada, aunque más adelante se especifica que ésta es un tipo especial de transi-
ción la cual sólo requiere del cumplimiento de su evento asociado para ser disparada.
5.4. ALCANZABILIDAD Y SECUENCIA DE DISPARO 103
t1 P1 t2 P2 t3
Figura 5.2: Transiciones Fuente y Sumidero
Un lugar puede tener indistintamente varios arcos de entrada y/o varios

arcos de salida y recibe de forma general el nombre de Nodo OR. Si en un nodo
OR sólo existe un arco de entrada pero varios arcos de salida, recibe el nombre
de Nodo de Selección. Si en un nodo OR existen varios arcos de entrada pero
un sólo arco de salida, recibe el nombre de Nodo de Atribución [5, 11]. En la
Figura 5.3 se muestra la representación general para cada uno de estos tres
tipos de nodos.
Nodo OR Nodo de Selección Nodo de Atribución
Figura 5.3: Tipos de Nodos OR
Una transición puede tener indistintamente varios arcos de entrada y/o

varios arcos de salida y recibe el nombre general de Nodo AND. Si en un no-
do AND sólo existe un arco de entrada pero varios arcos de salida, recibe el
nombre de Nodo de Distribución. Si en un nodo AND existen varios arcos de
entrada pero un solo arco de salida, recibe el nombre de Nodo de Conjunción
[5, 11]. En la Figura 5.4 se muestra la representación general para cada uno de
estos tres tipos de nodos.
Nodo AND Nodo de Distribución Nodo de Conjunción
Figura 5.4: Tipos de Nodos AND
5.4. Alcanzabilidad y Secuencia de Disparo

Con base en las reglas de la evolución para el marcado, cada vez que una
transición sensibilizada se dispara ocasiona un cambio en el marcado de la red.
Por tanto, a partir de un marcado inicial M0 y realizando una secuencia de n
disparos posibles se llega a un marcado final Mn para el cual fue necesario
T
realiza la secuencia t1 , t2 , ... , tn y que se denota como σ = {t1 , t2 , ... , tn } .
En general se dice que un marcado Mn es Alcanzable desde un marcado inicial
M0 si existe una Secuencia de Disparo σ que permita a la evolución del marcado
llegar a Mn desde M0 .
5.5. Propiedades de las RdP

5.5.1. RdP Limitada
Una red de Petri P N = {N, M0 } se dice que es k-limitada cuando el número
de marcas en cada uno de los lugares de la red no supera un número finito k
para cualquier marcado alcanzable a partir del marcado inicial. Esta caracterís-
tica garantiza que no se presenta problema de desbordamiento en el marcado
para ninguno de los lugares.
El máximo número de marcas para cada uno de los lugares de una red es
su Capacidad, por lo que se dice que un lugar está limitado si su capacidad es
finita. En la Figura 5.5, con un marcado inicial M0 = {1, 0, 0} al disparar t1 el
marcado que se obtiene es M1 = {0, 1, 1}, si luego se dispara t2 se obtiene el
marcado M2 = {1, 0, 1} y repitiendo esta misma secuencia de disparo k veces,
al final, se obtiene un marcado Mk = {1, 0, k} con lo cual se puede verificar
que la red es No Limitada debido a que el número de marcas en el lugar P3
puede crecer de forma no controlada (M k (3) = k); aunque con disparos de la
transición t3 se puede controlar un posible desbordamiento, la ocurrencia de
su evento asociado no se garantiza de forma oportuna.
P2 t2
P1 t1
P3 t3
Figura 5.5: RdP No Limitada
A una red de Petri que es 1-limitada se le denominada RdP Segura. Por

tanto, una RdP es segura si cada lugar de la red es seguro.
5.5.2. RdP Viva

Una red de Petri P N = {N, M0 } se dice que es viva si, una vez alcanzado
un marcado cualquiera desde M0 , siempre es posible disparar cualquier tran-
sición de la red mediante una secuencia progresiva y adecuada de disparos.
Con frecuencia esta propiedad se relaciona directamente con la no existencia
de puntos muertos dentro de la red que ocasionen la imposibilidad de poder
disparar cualquier transición. En la Figura 5.6 se muestra un ejemplo de una
red que no cumple esta propiedad, mientras que la Figura 5.5 es un ejemplo de
una RdP viva.
En la Figura 5.6, inicialmente sólo se puede disparar la transición t1 con
lo cual quedan marcas en los lugares P2, P3 y P4 (Figura 5.7-a), luego sólo es
5.5. PROPIEDADES DE LAS RDP 105
posible disparar la transición t3 con lo cual ahora las marcas están en los lu-
gares P2 y P5 (Figura 5.7-b), seguidamente sólo está sensibilizada la transición
t2 y la cual al ser disparada deja la red únicamente con una marca en el lugar
P4 (Figura 5.7-c); con la red en este marcado no se tiene ninguna transición
sensibilizada y se alcanza un punto muerto.
t2
P2
P1
P4 P5
t1
P3 t3
Figura 5.6: RdP No Viva
t2 t2 t2
P2 P2 P2
P1 P5 P1 P5 P1 P5
P4 P4 P4
t1 t1 t1
P3 P3 P3
t3 t3 t3
(a) (b) (c)
Figura 5.7: RdP No Viva en Punto Muerto
Además de la propiedad de Viva en una red de Petri, se definen varios

niveles de vivacidad para una transición en una P N = {N, M 0 }, así:
Nivel 0: Se dice que una transición es L0-Viva si nunca puede ser disparada
para cualquier secuencia de disparo desde M 0 .
Nivel 1: Se dice que una transición es L1-Viva si puede ser disparada al menos
una vez en alguna secuencia de disparo desde M 0 .
Nivel 2: Se dice que una transición es L2-Viva si existe un número entero po-
sitivo, l, el cual representa la cantidad mínima de veces que esta se puede
disparar en alguna secuencia de disparo desde M 0 .
Nivel 3: Se dice que una transición es L3-Viva si se puede disparar indefinida-

mente para alguna secuencia de disparo desde M 0 .
Nivel 4: Se dice que una transición es L4-Viva si es L1-Viva para todo marca-
do alcanzable desde M 0 . Se debe observar que si para una transición se
cumple que es L4-Viva, esto implica que es L3-Viva, y si es L3-Viva im-
plica que es L2-Viva y finalmente si es L2-Viva implica que es L1-Viva.
Lo anterior solo implica que si una transición es de nivel mayor entonces
se cumple que es de nivel menor, más no lo contrario.
5.5.3. RdP Reversible

Una red de Petri P N = {N, M0 } es reversible si para todo marcado alcan-
zable Mk , es posible alcanzar nuevamente M0 . Se define además una clase es-
pecial de redes donde no necesariamente se regresa al estado inicial, sino a un
estado determinado diferente del inicial y que se denomina como Estado Resi-
dente [2, 10]. La Figura 5.8 es un ejemplo de una red reversible, ya que siempre
es posible volver al marcado inicial sin importar el marcado que se alcance.
P2 t2 P4
P1 t1 t4 P6
P3 t3 P5
t5
Figura 5.8: RdP Reversible

Las tres propiedades enunciadas hasta ahora (RdP Limitada, Viva y Re-
versible) son independientes entre sí, lo cual implica que si una red cumple
una de ellas no necesariamente cumple alguna de las otras.
5.5.4. RdP Binaria

Una red de Petri P N = {N, M0 } es binaria si es 1-Limitada. Ésta es una
clase especial de red de Petri Limitada donde el número máximo de marcas
en cada lugar es siempre uno. Este tipo especial de red es el fundamento de
los sistemas de diseño para autómatas programables y lógica cableada [5]. Las
redes representadas en las Figuras 5.6 y 5.8 son ejemplos de redes Binarias, ya
que en todo instante el número máximo de marcas en cada uno de los lugares
es 1.
5.5.5. RdP Conforme

Una red de Petri P N = {N, M0 } es conforme si es Binaria y Viva. La red
de la Figura 5.6 es un ejemplo de una red que no es conforme, mientras que la
red de la Figura 5.8 si lo es.
5.5. PROPIEDADES DE LAS RDP 107
5.5.6. RdP Persistente

Una red de Petri P N = {N, M0 } es persistente si dos transiciones cua-
lesquiera que están sensibilizadas permanecen de igual forma hasta su respec-
tivo disparo. Esto implica que si se dispara una de las transiciones, entonces
la otra continúa sensibilizada [10]. La red de la Figura 5.8 es un ejemplo de
una red persistente, ya que luego de disparar la transición t1 quedan marcas
en los lugares P2 y P3 y por ende están sensibilizadas las transiciones t2 y t3,
permaneciendo en este estado hasta que cada una sea disparada, sin importar
qué pase con la otra. En la Figura 5.9 se muestra un ejemplo de una red que no
es persistente, ya que una vez se dispara t1 se logra que las transiciones t2 y
t3 estén sensibilizadas, pero si se dispara luego la transición t3 ocasiona que la
transición t2 deje de estar sensibilizada.
P2 t2 P4 t4
P1 t1 P6
P3 t3 P5 t5
t6
Figura 5.9: RdP No Persistente
5.5.7. RdP Conservativa

Una red de Petri P N = {N, M0 } es conservativa si el número total de mar-
cas es siempre una constante para todo marcado alcanzable desde M 0 . Esta
propiedad implica que la suma de marcas en cada uno de los lugares de la red,
incluyendo durante el marcado inicial, es una constante sin importar el mar-
cado que se alcance. En la Figura 5.10 se puede observar un ejemplo de una
red conservativa, donde en todo instante siempre existe un total de 2 marcas
dentro de toda la red.
P2 t2 P4
P1 t1 t4 P6
2 2
P3 t3 P5
t5
Figura 5.10: RdP Conservativa

5.6. RdP Interpretada

Ya se han mencionado muchas de las aplicaciones donde se emplean las
redes de Petri como elemento descriptivo o de modelamiento para un sistema
físico particular. Cuando una RdP se asocia como elemento descriptivo de la
estructura de un sistema, tal que cada transición representa una condición físi-
ca para la evolución y cada lugar las acciones a realizar producto de la misma
evolución, se dice que la RdP es Interpretada. Si una RdP es interpretada y/o
su evolución es una función del tiempo se dice que es una RdP No Autónoma
[5, 11].
En general, cuando a una RdP no se le asocia ninguna interpretación se dice
que es una RdP Autónoma.
5.7. RdP Autónoma

5.7.1. RdP Generalizada
Una red de Petri generalizada es una RdP Autónoma que está formada por
la cuádrupla N G = {P, T, α, β}, donde:
P = {p1 , p2 , pi , ..., pm } es el conjunto finito de lugares de la red
T = {t1 , t2 , , tj , ..., tn } es el conjunto finito de transiciones de la red
α: (P x T ) → {1, 2, 3, ...} es la función de incidencia previa
β: (T x P ) → {1, 2, 3, ...} es la función de incidencia posterior
En la anterior cuádrupla, existe un α(pi , tj ) = 0 si hay un arco que va desde

el lugar pi a la transición tj y con valor igual al peso de dicho arco. Además
existe un β(tj , pi ) = 0 si hay un arco que va desde la transición tj al lugar pi y
con valor igual al peso de dicho arco.
5.7.2. RdP Ordinaria y Pura

Una RdP generalizada es Ordinaria si sus funciones de incidencia previa y
posterior sólo toman valores en el conjunto {0, 1}. Además una RdP generali-
zada es Pura si ninguna transición está conectada a un mismo lugar tal que ese
lugar sea simultáneamente de entrada y salida para la transición, es decir, para
toda transición tj y cada lugar pi se debe cumplir que:
α(pi , tj )β(tj , pi ) = 0
Cuando en una RdP existe un lugar que es simultáneamente de entrada y sali-

da para una transición, se dice que ese lugar es un lugar en auto-lazo.
5.8. RDP EXTENDIDA 109
5.8. RdP Extendida

Una RdP Extendida es aquella donde existe una nueva clase de arco de-
nominado Arco Inhibidor, el cual une estrictamente lugares con transiciones y
se distingue gráficamente de un arco estándar por un pequeño círculo en la
posición de la flecha de orientación. Cuando a una transición llega un arco
inhibidor, para que se encuentre sensibilizada se requiere la no presencia de
marcas en el lugar de entrada conectado por dicho arco inhibidor.
En la siguiente figura se muestra un ejemplo de la forma como opera el arco
inhibidor. En la Figura 5.11-(a) la transición t1 no se encuentra sensibilizada
dado que existe una marca en el lugar de entrada P2 conectado mediante un
arco inhibidor, sin embargo en la Figura 5.11-(b) la transición si se encuentra
sensibilizada dado que no existe ninguna marca en P2 y por tanto puede ser
disparada, caso en el cual se retira la marca de P1 y pasa una marca a P3.
P2 P2
t1 P3 t1 P3
P1 P1
(a) (b)
Figura 5.11: Arco Inhibidor
5.9. Modelamiento de Procesos

Se introducen de forma general diferentes arquitecturas comunes para la re-
presentación de diversos sistemas físicos mediante su modelamiento con base
en redes de Petri. La mayoría de estos sistemas son de gran importancia a la ho-
ra de implementar diferentes aspectos de un automatismo industrial, y además
globalmente la unión adecuada de varias de estas arquitecturas puede ayudar
en la definición total de un sistema.
5.9.1. Arquitectura Secuencial

Esta arquitectura corresponde a la representación de sistemas donde, de
forma definida, a la realización de una tarea específica sigue otra luego de
cumplirse un evento que permite la evolución. En la Figura 5.12 se muestra
un esquema general para esta arquitectura.
P1 t1 P2 t2 P3 t3
Figura 5.12: Arquitectura Secuencial
5.9.2. Arquitectura de Decisión

Esta arquitectura corresponde a un nodo de selección donde mediante la
presencia de varias transiciones sensibilizadas simultáneamente, luego de la
marca en un lugar de entrada común, se puede describir un sistema que rea-
liza la activación de un determinado evento de entre varios posibles. A esta
arquitectura también se le denomina Conflicto o Selección.
En la Figura 5.13 se muestra un esquema general para esta arquitectura,
donde en cada transición debe existir la sintaxis adecuada que impida el dis-
paro simultáneo de más de una de las transiciones o, de forma concreta, cada
evento asociado a una transición en arquitectura de decisión debe ser mutua-
mente excluyente con los demás eventos en las transiciones de salida para el
nodo de selección.
t1
P2
t2
P1 P3
t3
P4
Figura 5.13: Arquitectura de Decisión o de Conflicto
5.9.3. Arquitectura Paralela

Dos o más eventos se definen como en paralelo, o concurrentes si, desde
un punto inicial de sincronismo, su ejecución se inicia simultáneamente. Esta
arquitectura corresponde a la activación paralela de tareas de los sistemas de
cómputo y desde el punto de vista de un RdP se puede implementar con inicio
en un nodo de distribución, el cual realiza la función de sincronización y luego
da paso a la ejecución de cada uno de los lugares donde se lleva a cabo las
tareas paralelas.
P2
P3
P1
t1 P4
Figura 5.14: Arquitectura Paralela o Concurrente

5.9. MODELAMIENTO DE PROCESOS 111
En la arquitectura de la Figura 5.14 es evidente que una vez la transición

t1 se dispara ocurre la sincronización de inicio en la ejecución de las tareas
relacionadas con los lugares de salida de dicha transición.
5.9.4. Arquitectura de Confusión

Ésta es una clase especial de arquitectura que mezcla la arquitectura de
conflicto con la concurrente. Para este tipo de estructura existen dos clases dis-
tinguibles de implementación, la primera es la Confusión Simétrica donde dos
eventos son concurrentes entre sí pero ambos están en conflicto con un tercero,
ver Figura 5.15. La segunda clase es la Confusión Asimétrica, donde dos eventos
son concurrentes entre sí, pero uno cualquiera de ellos está en conflicto con un
tercero en caso de disparo del otro, ver Figura 5.16 [10].
P1 P2
t1 t2 t3
Figura 5.15: Arquitectura de Confusión Simétrica
P3
t2
P1 P2 P4
t1 t3
Figura 5.16: Arquitectura de Confusión Asimétrica
En la Figura 5.15 t1 y t3 son concurrentes, pero ambos están en conflicto con

t2, esto es, t1 y t3 pueden ocurrir ambos sin importar que sucede con el otro,
pero t1 y t3 no pueden ocurrir si antes ocurre t2, de igual forma t2 no puede
ocurrir si antes ocurre t1 o t3.
En la Figura 5.16 t1 es concurrente con t2, pero está en conflicto con t3 en
caso de un disparo previo de t2, ya que en esta situación el disparo de t1 impide
el disparo de t3 y viceversa.
5.9.5. Arquitecturas de Sincronización

En el modelamiento de diferentes procesos industriales, siempre está pre-
sente la necesidad de sincronizar diferentes eventos dependiendo de la evolu-
ción u ocurrencia de eventos anteriores. La arquitectura paralela es la forma
más simple de sincronización para el inicio de varios eventos, sin embargo exis-
ten muchas otras arquitecturas que permiten la implementación de sincroniza-
ciones de diversa naturaleza, entre las cuales se encuentran las siguientes [5]:
Punto de Encuentro Simple En esta arquitectura se requiere que dos ramas
secuenciales se encuentren en un mismo punto antes de iniciar la eje-
cución de otros eventos posteriores y concurrentes. En la Figura 5.17 se
puede observar como se requiere del cumplimiento del evento t3 antes
de poder iniciar con la evaluación de los eventos concurrentes t4 y t5.
t1 t2
P1 P2
t3
P3 P4
t4 t5
Figura 5.17: Arquitectura de Punto de Encuentro Simple
Punto de Encuentro Simétrico Esta arquitectura se basa en dos ramas secuen-

ciales, de tal forma que en un punto dado una rama se sincroniza con la
otra y viceversa, esto es, la ejecución de un evento de una rama requiere
que la otra ya se encuentre en una situación dada. En la Figura 5.18, el
disparo de t3 está sincronizado con el cumplimiento previo de t2 y de
igual forma el disparo de t4 está sincronizado con el cumplimiento pre-
vio de t1, sin embargo, es importante resaltar como una vez que ocurre
t1 y t2 el disparo de t3 y t4 es independiente uno del otro.
t1 t2
P1 P2 P3 P4
t3 t4
Figura 5.18: Arquitectura de Punto de Encuentro Simétrico

Punto de Encuentro Asimétrico En esta arquitectura una rama secuencial se

sincroniza con otra y luego ésta última con la primera. En la Figura 5.19 se
puede observar como inicialmente t2 requiere previamente de t1 y luego
t3 requiere de t2.
t1
P2
P1 t2
t3 P3
Figura 5.19: Arquitectura de Punto de Encuentro Asimétrico
Semáforo Ésta es una arquitectura de encuentro, pero en este caso sólo una
primera rama secuencial se sincroniza con una segunda sin que ésta úl-
tima se sincronice con la primera. En la Figura 5.20 se puede observar
como t4 requiere del disparo previo de t1, sin embargo t3 es totalmente
independiente de t2.
t1 t2
P2
P1 P3
t3 t4
Figura 5.20: Arquitectura de Semáforo
5.9.6. Arquitectura para Recurso Compartido

Una de las concepciones más simples de un recurso compartido se presenta
cuando una parte de algún sistema debe ser usada en varios procesos que debe
acceder en forma controlada a su uso y notificar su liberación para permitir su
posterior empleo en otro proceso. De forma natural se puede presentar esta
noción en los sistemas de cómputo con un solo procesador pero con múltiples
tareas a realizar, donde cada vez que se genera una tarea ésta puede acceder al
procesador siempre y cuando se encuentre libre, en caso de estar libre se debe
crear algún tipo de notificación que impida el acceso al procesador por parte
de otra tarea, e igualmente crear otra notificación cuando se libere el recurso.
En caso que una nueva tarea encuentre el procesador ocupado, debe esperar
por la notificación de liberación de recurso para poder acceder a éste. Otra no-
ción de recurso compartido normalmente presente en los sistemas industriales
es la necesidad de compartir brazos robóticos o bandas transportadoras en la

realización de varias funciones.
En la Figura 5.21, P5 posee una marca inicial, notificando que el recurso se
encuentra libre, con lo cual el primer evento que ocurra entre t3 y t4 puede
usarlo y por ende quita la marca de P5 creando así la notificación de recurso
ocupado. Las transiciones t5 y t6 indican el fin de utilización de dicho recurso
y regresan una marca a P5 creando la notificación de recurso libre y listo para
ser usado nuevamente. Las transiciones t1 y t2 indican la llegada de una nueva
tarea o solicitud al sistema desde dos puntos diferentes.
t1 t2
P5
P1 P2
t3 t4
P3 P4
t5 t6
Figura 5.21: Arquitectura de Recurso Compartido
5.9.7. Arquitectura Lectura-Escritura
Ésta es una arquitectura que permite la realización de una de dos tareas

posibles por parte de algún recurso y con la restricción que cuando una de las
tareas se realiza la otra no se puede ejecutar. Esta arquitectura corresponde a
un mismo recurso compartido que realiza dos acciones diferentes y que por
ende cuando ejecuta una de ellas no puede realizar la otra. Una forma natu-
ral de visualizar esta arquitectura es una unidad de lectura-escritura la cual
aunque realiza ambas tareas solo puede ejecutar una a la vez. Desde un punto
de vista industrial, muchas máquinas presentan la capacidad de realizar dos
tareas diferentes pero la ejecución de alguna impide la realización de la otra
[5, 10].
En la Figura 5.22 se observa esta arquitectura, la cual se basa en una ar-
quitectura de recurso compartido, pero con la salvedad que ahora sólo existe
un único punto de llegada de solicitudes las cuales son procesadas adecuada-
mente de acuerdo a su naturaleza mediante las transiciones t2 y t3.
t1
P1
t2 t3
P2 P3 P4
t4 t5
Figura 5.22: Arquitectura de Lectura-Escritura
5.9.8. Arquitectura Productor-Consumidor

Esta arquitectura representa a los sistemas donde claramente una división
del mismo realiza acciones de producción y otra realiza las acciones de con-
sumo. Esta relación se puede visualizar de forma clara en los sistemas de pro-
ducción-consumo, fabricación-empaque, fabricación-pruebas, etc., donde evi-
dentemente la razón a la cual se realiza la primera acción es diferente a la razón
a la cual se ejecuta la segunda. Por ejemplo, en la Figura 5.23, se puede repre-
sentar un sistema donde el lado izquierdo realiza la producción y el lado dere-
cho consume, así entonces en el centro de la arquitectura se representa una
especie de almacén donde permanecen los ítems fabricados hasta el instante
en el cual son demandados para consumo. Este almacén, dependiendo de su
naturaleza, también puede recibir el nombre de depósito, buffer, etc.
t1 t2
P1 P2
t3 t4
P3 P4 P5
t5 t6
Figura 5.23: Arquitectura Productor-Consumidor

5.9.9. Arquitectura Productor-Consumidor con Prioridad
Esta arquitectura representa la situación donde a un consumidor se le pro-

vee prioridad sobre otro. En la Figura 5.24 se puede observar como el consumi-
dor del lado izquierdo posee prioridad sobre el del lado derecho, ya que puede
consumir primero que el del lado derecho siempre y cuando tenga provisión en
su almacén. El consumidor del lado derecho sólo consume si posee provisión
y además si el del lado izquierdo no tiene su provisión respectiva.
t1 t2 t7 t8
P1 P2 P6 P7
t3 t4 t9 t10
P3 P4 P5 P8 P9 P10
t5 t6 t11 t12
Figura 5.24: Arquitectura Productor-Consumidor con Prioridad
5.9.10. Arquitectura para Capacidad Limitada
En los sistemas reales los almacenes, depósitos, buffers, etc. poseen capaci-
dad límite de almacenamiento o de procesamiento. Las redes de Petri brindan
una forma efectiva de modelamiento de este tipo de restricciones de los sis-
temas reales, en contraposición con otros sistemas de modelamiento donde es-
tas condiciones son difíciles de implementar [2, 5]. Para el modelamiento de
capacidad se emplea un lugar adicional con tantas marcas iniciales como ca-
pacidad tiene el recurso en cuestión; este lugar debe estar conectado por arcos
hacia la porción de red que a su vez implementa el recurso limitado. Si en el sis-
tema productor-consumidor de la Figura 5.23 se desea modelar una capacidad
para el almacén, el sistema resultante es el mostrado en la Figura 5.25, donde
además se ha impuesto como restricción de capacidad en el almacén un total
de 4 productos mediante el nuevo lugar P6.
t1 t2
P1 P6 P2
t3 t4
P3 P4 P5
t5 t6
Figura 5.25: Arquitectura para Capacidad Limitada
5.9.11. Arquitectura de Memoria

Esta arquitectura se puede extraer como consecuencia de la arquitectura de
capacidad limitada, con el objeto de recordar las veces que se ha producido
un evento o recordar el número máximo de veces que otro evento puede ser
realizado [5]. En la Figura 5.26, el lugar P1 contiene el máximo número de veces
que el evento t1 se puede verificar, cinco en este caso, aunque si P1 y P2 son
simultáneamente lugares de salida de una misma transición se puede recordar
en P1 las veces que esta transición se dispara y controlar con ello los disparos
de t1.
P1 P2
t1
Figura 5.26: Arquitectura de Memoria
5.9.12. Arquitectura para Colas

Las colas o filas se presentan de forma común en los sistemas de atención
a usuarios, pero desde el punto de vista de los automatismos también se en-
cuentran frecuentemente en los sistemas de producción donde los diferentes
procesos de la cadena productiva se realizan independientemente por sistemas
autónomos entre sí. Como ejemplo de una arquitectura de colas, se muestra en
la Figura 5.27 el modelo de un sistema de atención al cliente donde se posee
dos tipos diferentes de servicios a prestar mediante el uso de tres ventanillas
de atención. La transición t1 indica la llegada de un nuevo usuario, las transi-

ciones t2 y t3 clasifican el usuario de acuerdo con el servicio que requiere, las
transiciones t4, t5 y t6 indican el inicio de atención a un nuevo usuario de la fila
en la ventanilla correspondiente y finalmente las transiciones t7, t8 y t9 indican
el fin de atención a un usuario. En este modelo se tiene presente la restricción
de atención a un solo usuario por vez en cada ventanilla, como es lo usual.
t1 Cliente nuevo
Servicio 1 Servicio 2
t2 P1 t3
Fila P3 Fila
P2 Servicio 2
Servicio 1
t4 t5 t6
P4 P5 P6 P7 P8 P9
t7 t8 t9
Ventanilla 1 Ventanilla 2 Ventanilla 3
Figura 5.27: Arquitectura para Colas
5.10. Simplificación de una RdP

Con el objeto de simplificar el modelo de una RdP antes de proceder a su
análisis, es conveniente realizar su reducción hacia una red de menor compleji-
dad que preserve las propiedades de la red original. Este procedimiento se hace
particularmente importante cuando se trata con redes de gran tamaño donde
es conveniente realizar algún tipo de transformación hacia una red de menor
tamaño que conserve las propiedades de la red inicial [6, 9, 10].
Aunque existen muchos métodos descritos por varios autores [6, 10], se
presenta únicamente las transformaciones más simples basadas en un conjunto
de reglas básicas:
1. Fusión de Lugares en Serie: Si en una red de Petri P N = {N, M 0 } existe

una transición tj la cual es la única transición de salida de un lugar pi y
la única transición de entrada de un lugar pi+1 , entonces la red se puede
transformar en una nueva red de Petri P N = {N , M0 } donde se fusio-
nan en un solo lugar a pi y pi+1 y se elimina a tj . En la Figura 5.28, se
puede observar la forma general de esta regla.
5.10. SIMPLIFICACIÓN DE UNA RDP 119
Figura 5.28: Fusión de Lugares en Serie
2. Fusión de Transiciones en Serie: Si en una red de Petri P N = {N, M 0 }

existe un lugar pi el cual es lugar de salida de una transición tj y es el
único lugar de entrada de una transición tj+1 , entonces la red se puede
transformar en una nueva red de Petri P N = {N , M0 } donde se fusio-
nan en una sola transición a tj y tj+1 y se elimina a pi . En la Figura 5.29,
se muestra la forma general de esta regla.
Figura 5.29: Fusión de Transiciones en Serie
3. Fusión de Lugares Paralelos: Si en una red de Petri P N = {N, M 0 } exis-

ten dos lugares pi y pi+1 tal que ambos comparten una única transición de
entrada y una única transición de salida, entonces la red se puede trans-
formar en una nueva red de Petri P N = {N , M0 } donde se fusionan
en un solo lugar a pi y pi+1 . Éste nuevo lugar sigue teniendo la misma
transición de entrada y la misma transición de salida previas a los dos
lugares que reemplaza. En la Figura 5.30, se puede observar esta regla de
forma generalizada.
Figura 5.30: Fusión de Lugares Paralelos
4. Fusión de Transiciones Paralelas: Si en una red de Petri P N = {N, M 0 }

existen dos transiciones tj y tj+1 tal que ambas comparten un único lu-
gar de entrada y un único lugar de salida, entonces la red se puede trans-
formar en una nueva red de Petri P N = {N , M0 } donde se fusionan
en una sola transición a tj y tj+1 . Esta nueva transición sigue teniendo
el mismo lugar de entrada y el mismo lugar de salida previos a las dos
transiciones que reemplaza. En la Figura 5.31, se puede observar la forma
general de esta regla.
Figura 5.31: Fusión de Transiciones Paralelas
5. Eliminación de un Lugar en Auto-lazo: Si en una red de Petri P N =

{N, M0 } existe un lugar tal que es simultáneamente de entrada y salida
para una transición, entonces la red se puede transformar en una nueva
red de Petri P N = {N , M0 } donde se elimina dicho lugar. En la Figu-
ra 5.32, se muestra la forma general de esta regla.
Figura 5.32: Eliminación de Lugar Auto-lazo
6. Eliminación de una Transición en Auto-lazo: Si en una red de Petri P N =

{N, M0 } existe una transición tal que es simultáneamente de entrada y
salida para un lugar, entonces la red se puede transformar en una nueva
red de Petri P N = {N , M0 } donde se elimina dicha transición. En la
Figura 5.33, se puede observar esta regla de forma generalizada.
Figura 5.33: Eliminación de Transición Auto-lazo
5.11. Análisis de las Redes de Petri

Dentro de los métodos para análisis de un RdP existen tres que son de prin-
cipal interés: Análisis por Árbol de Cobertura, Análisis por Transformación y
Análisis Estructural [10, 11]. El primer método presenta ventajas claras cuando
se trata con redes limitadas y permite fácilmente verificar propiedades, sin em-
bargo cuando la red es ilimitada no se puede obtener información importante.
El segundo método no es más que tratar de pasar una red a una más sencilla
5.11. ANÁLISIS DE LAS REDES DE PETRI 121
mediante reducciones y la cual conserve las propiedades de la primera y fa-

cilite el análisis. El último método permite determinar las propiedades de una
red independizando el marcado inicial de la estructura, por lo que facilita el
estudio de una red para varios marcados iniciales.
5.11.1. Análisis por Árbol de Cobertura

El árbol de cobertura para una red de Petri P N = {N, M 0 } se construye
iniciando desde el marcado inicial y buscando todos los posibles nuevos mar-
cados obtenibles a partir de éste. Un nuevo marcado se logra si se dispara cada
una de las transiciones sensibilizadas [10]. El disparo de una transición repre-
senta una nueva rama en el árbol y en su extremo se ubica un nodo con el
nuevo marcado que se obtiene [2, 9].
El procedimiento anterior es iterativo para cada nuevo nodo, a partir del
cual se debe identificar las nuevas ramas posibles para el árbol. La identifi-
cación de nuevos nodos representa una frontera en el árbol e implica un pro-
ceso con pasos finitos [2], incluso en el caso de redes no limitadas. Se puede
distinguir claramente tres clases diferentes de nodos frontera:
1. Nodo Terminal: Nodo, o marcado, en el cual no se encuentra sensibiliza-

da ninguna transición.
2. Nodo Duplicado: Nodo, o marcado, el cual ya se encuentra en un nodo

previo del árbol.
3. Nodo Infinitamente Reproducible: Un Nodo, o marcado M es infinita-

mente reproducible si M ≥ M para cualquier M que ya se ha generado
en el árbol, esto es si el número de marcas en cada uno de los lugares de
M es mayor o igual al número de marcas en cada uno de los lugares
de M o como relación, si M (pi ) ≥ M (pi ) para pi = p1 , . . . , pm . En
este caso, se introduce el símbolo el cual representa un número ar-
bitrariamente grande de marcas como resultado de nodos infinitamente
reproducibles y que además posee las siguientes propiedades para cada
número entero positivo ξ: ± ξ = y > ξ. La introducción del símbo-
lo permite que la generación del árbol de cobertura contenga siempre
un proceso finito de pasos. En este caso se reemplaza en M a cada M (pi )
que sea menor a M (pi ) por el símbolo para formar así a M .
Como ejemplo inicial para la obtención del árbol de cobertura se hace el análi-
sis para la Figura 5.10, donde claramente se observa que el marcado inicial es
M0 = {2, 0, 0, 0, 0, 0} y el cual se emplea como raíz del árbol. A partir de
este marcado M0 se puede determinar que la única transición sensibilizada es
t1 lo cual conduce a un solo nuevo marcado M1 = {0, 1, 1, 0, 0, 0}, donde
nuevamente se encuentra que las únicas transiciones sensibilizadas son t2 y
t3 con lo cual se tienen dos nuevas ramas representando dos posibles marca-
dos nuevos así: M2 = {0, 0, 1, 1, 0, 0} y M3 = {0, 1, 0, 0, 1, 0}, tal como
se observa en la Figura 5.34. Desde el nodo M2 se puede determinar que só-

lo se encuentra sensibilizada la transición t3 con lo cual se llega al marcado
M4 = {0, 0, 0, 1, 1, 0}. Retomando el nodo M3 se encuentra que sólo está sen-
sibilizada la transición t2 llevando al mismo marcado M4 = {0, 0, 0, 1, 1, 0}
obtenido en el paso anterior y conformando lo que se denomina como nodo
duplicado. En este instante sólo es posible disparar t4 lo cual entrega el mar-
cado M5 = {0, 0, 0, 0, 0, 2}, posteriormente solo es posible disparar t5 lo cual
conduce al marcado M6 = {1, 0, 0, 0, 0, 1}. Finalmente, solo es posible dis-
parar nuevamente t5 con lo cual se obtiene el mismo marcado inicial, o sea
otro nodo duplicado.
[2 0 0 0 0 0] M0
t1
[2 0 0 0 0 0] M1
t2 t3
M2 [2 0 0 0 0 0] [2 0 0 0 0 0] M3
t3 t2
[2 0 0 0 0 0] M4
t4
t5
[2 0 0 0 0 0] M5
t5
[2 0 0 0 0 0] M6
Figura 5.34: Árbol de Cobertura para la Figura 5.10
P3
t1 t3
P7
P1 P2 P4 P5
t5
P6
t2 t4
Figura 5.35: RdP con Nodo Terminal y Nodos Infinitamente Reproducibles.
Ahora se muestra el ejemplo de árbol de cobertura para la red de la Figu-

ra 5.35, la cual es una red que presenta varias situaciones importantes a es-
tudiar. En la Figura 5.36, se muestra el árbol de cobertura resultante, donde
además se hace uso del símbolo para indicar nodos infinitamente repro-
ducibles. De la observación rápida de la red se puede determinar que en el
lugar P3 las marcas pueden crecer indefinidamente. En el árbol se puede en-
contrar que el marcado M10 = {1, 0, 1, 1, 0, 1, 0} es el marcado que sigue al
disparar la transición t2, pero este marcado contiene a su vez al marcado inicial
ya que cumple la relación M10 (pi ) ≥ M0 (pi ) y por lo que finalmente queda co-
mo M10 = {1, 0, , 1, 0, 1, 0}. En este mismo árbol se encuentra que el nodo
M4 = {0, 0, 0, 1, 0, 0, 1} es un nodo terminal ya que en este marcado no se
encuentra sensibilizada ninguna transición.
M0 [1 0 0 1 0 1 0]
M1 t1
t2 [0 1 1 1 0 1 0] t5
M10 M5 t3 M2
[1 0 w 1 0 1 0] [0 1 0 0 1 1 0] t5 [0 0 1 1 0 0 1]
t2
M11 t1 M12 t3 t4 M7 t2 M6 t4 M3 t3
[0 1 w 1 0 1 0] [1 0 w 0 1 1 0] [1 0 0 0 1 1 0] [0 1 0 1 0 1 0] [0 0 0 0 1 0 1]
M13 t5 t3 t1 t2 M8 t1 t2 t5 M4 t4
[0 0 w 1 0 0 1] [0 1 w 0 1 1 0] [0 0 0 1 0 0 1]
t3 t4 t5 t4 Nodo Terminal
M9
t4 [0 0 w 0 1 0 1]
Figura 5.36: Árbol de Cobertura para la Figura 5.35
En general, el proceso para realizar el árbol de cobertura de la Figura 5.36 y

cualquier otro árbol para cualquier otra red consiste en iniciar con el marcado
inicial e ir progresivamente encontrando todos los posibles nuevos marcados,
teniendo en cuenta que si se llega a un marcado que ya existe en el árbol éste es
un nodo duplicado y por tanto se puede conectar con su par, además si algún
nuevo nodo cumple el criterio M (pi ) ≥ M (pi ) entonces se debe reemplazar
en M a cada M (pi ) menor que M (pi ) por el símbolo para formar así a M .
Gracias al árbol de cobertura de una red de Petri se pueden determinar
algunas de las propiedades ya vistas, de la siguiente forma:
Una red de Petri P N = {N, M0 } es limitada si y sólo si el símbolo no

aparece en ninguno de los nodos del árbol de cobertura.
Una red de Petri P N = {N, M0 } es segura si y sólo si en los nodos del

árbol de cobertura sólo aparecen los números 1 o 0.
Una transición tj de una red de Petri P N = {N, M0 } es muerta si y sólo

si no aparece como rama en el árbol de cobertura.
El marcado M es un marcado alcanzable desde M 0 , si este aparece como

nodo en el árbol de cobertura.
Una red de Petri P N = {N, M0 } es reversible si y sólo si desde cualquier

nodo del árbol de alcanzabilidad es posible encontrar una ruta hacia el
nodo inicial. Esta condición también se relaciona como Árbol de Cobertura
Fuertemente Conexo [11].
En el árbol de cobertura de una red de Petri no limitada no es posible deter-

minar su alcanzabilidad o vivacidad, debido a la información perdida al intro-
ducir el símbolo . Además redes no limitadas pueden llegar a tener el mismo
árbol de cobertura incluso con diferentes propiedades de vivacidad [10].
El árbol de cobertura para una red de Petri limitada recibe el nombre es-
pecial de Árbol de Alcanzabilidad, ya que contiene todos los posibles marcados
alcanzables. Además, en este caso, todas las propiedades vistas para una red
de Petri pueden ser discutidas mediante el árbol de alcanzabilidad.
Todo árbol de cobertura de una red de Petri P N = {N, M 0 }, puede ser rep-
resentado mediante un Gráfico de Cobertura G = {V, E}, donde V es el conjunto
de todos los nodos diferentes en el árbol de cobertura y E es el conjunto de to-
das las ramas que representan el disparo de una única transición que lleva de
un nodo a otro. En particular, el gráfico de cobertura de un árbol de alcanzabili-
dad se denomina como Gráfico de Alcanzabilidad y puede ser interpretado como
un diagrama de estados en el mismo sentido discutido en la Sección 3.4.2.
En la Figura 5.37 se muestra el gráfico de cobertura, o gráfico de alcanzabi-
lidad en este caso, para el árbol de cobertura de la Figura 5.34.
M2
t2 t3
M0 M1 M4 M5 M6
t1 t4 t5
M3
t3 t2
t5
Figura 5.37: Gráfico de Cobertura
5.11.2. Análisis por Transformación

El análisis por transformación tiene su fundamento en la idea intuitiva de
encontrar para una red de Petri P N = {N, M 0 } otra red P N = {N , M0 } tal
que ésta última preserve las propiedades de la primera, pero a la vez facilite la
verificación de las mismas propiedades.
Caso particular de los diferentes métodos de transformación son los méto-
dos de simplificación vistos en la Sección 5.10 y conocidos también como méto-
dos de reducción y donde el objetivo es ir buscando progresivamente una
red más sencilla que la actual al poseer ya sea menos lugares o menos transi-
ciones [11]. Luego de encontrar una red reducida es posible aplicar alguno de
los otros métodos de análisis, de ser necesario, para determinar las diferentes
propiedades expuestas.
Entre las diferentes técnicas adicionales para la transformación de redes de
Petri es de especial interés la reducción de una subred a un único lugar, la cual
se ve a continuación.
5.11.2.1. Reducción de una Subred de Petri a un Lugar

Una subred de Petri es aquella P N ∗ donde el conjunto de sus lugares y
transiciones son subconjuntos respectivos de los lugares y transiciones de otra
red P N , o sea, una subred de Petri es un subconjunto de otra red mayor.
De forma intuitiva, las condiciones necesarias para que un lugar se com-
porte globalmente de forma análoga a la subred con el fin de poder realizar la
reducción son [11]:
1. No se crea ni se destruyen marcas.
2. La vivacidad de las transiciones en la subred depende de la vivacidad de

otras transiciones externas de la misma subred.
3. Todas las marcas en la subred se pueden emplear en el disparo de cual-

quiera de las transiciones que definen la frontera con el resto de la red.
Con el fin de evitar que una subred cree o destruya marcas, es condición sufi-
ciente para ello que el peso de sus arcos sea la unidad y sus transiciones posean
un único lugar de entrada y un único lugar de salida. Si la subred cumple esta
condición, se dice que es una subred Potencialmente Reducible.
En la Figura 5.38 se muestra una subred potencialmente reducible a un solo
lugar. En una subred, los lugares con transiciones de entrada que no pertenecen
a la subred se denominan Lugares Ascendientes (lugares P1, P2 y P3), mientras
que los lugares con transiciones de salida que no pertenecen a la subred se
denominan Lugares Descendientes (lugares P3 y P5). El lugar que reemplaza a la
subred dentro de la red mayor se denomina Macrolugar.
Macrolugar
t3 P3 t3
t5 t6 t11 t11
t2 t8 P5 t2
?
P2 t10 t10
t1 t4 t9 t1
P1 t7 P4
Figura 5.38: Subred de Petri
Un macrolugar puede reemplazar a una subred si ésta última cumple las

siguientes condiciones:
1. La subred es potencialmente reducible.
2. Para todo lugar dentro de la subred mínimo existe un camino que parte
de un lugar ascendiente y llega a él.
3. Para todo lugar dentro de la subred existen caminos que lo unen a los
diferentes lugares descendientes.
En el ejemplo de la Figura 5.38, al examinar las tres condiciones anteriores se

encuentra que la primera condición se cumple, ya que todos los arcos tienen
como peso la unidad y todas las transiciones poseen un único lugar de entrada
y un único lugar de salida. La segunda condición también se cumple, al existir
un camino que une un lugar ascendiente a cada uno de los lugares de la subred.
La tercera condición no se cumple, ya que no existe un camino que una a P4 con
P3. De lo anterior se establece que esta subred no es reducible a un macrolugar.
Si un macrolugar puede reemplazar a una subred, entonces debe poseer
tantas marcas iniciales como la suma de las marcas iniciales que poseen los
lugares de la subred, además debe tener como transiciones de entrada todas
las conectadas previamente a los lugares ascendientes y como transiciones de
salida todas las conectadas previamente a los lugares descendientes. En la red
resultante no aparecen, se eliminan, todas las transiciones y lugares de la sub-
red. La Figura 5.39 es un ejemplo de una subred reducible a un macrolugar.
P3
Macrolugar
t3 t5
t1 t6
P2
t2 t4
t1 t6
P1
Figura 5.39: Subred de Petri a Macrolugar
5.11.3. Análisis por Representación Estructural

La representación estructural de una red de Petri permite describir la di-
námica de comportamiento de una red mediante una serie de ecuaciones ma-
triciales. Su principal ventaja radica en la independencia que se logra en la
descripción estructural del sistema del marcado inicial, con lo cual se facilita el
análisis para sistemas con diferentes marcados iniciales pero igual estructura.
5.11.3.1. Matrices de Incidencia Previa y Posterior

Cada elemento que conforma la matriz de incidencia posterior, C+ , para
una red de Petri P N = {N, M0 } es el peso del arco que va desde la transición
tj al lugar de salida pi y se define como c+ + +
ij = β (tj , pi ). De lo anterior C = [cij ]
con dimensiones m x n, para una red con m lugares y n transiciones.
En la matriz de incidencia previa, C − , cada uno de sus elementos repre-
senta el peso del arco que llega a la transición tj proveniente desde el lugar
de entrada pi y se define como c− ij = α (pi , tj ). De lo anterior C
−
= [c−
ij ] con
dimensiones m x n.
En general, la matriz de incidencia posterior representa el peso de los ar-
cos de salida de cada una de las transiciones de la red, mientras la matriz de
incidencia previa representa el peso de los arcos de entrada a cada una de las
transiciones. A continuación, en la Figura 5.40, se muestra a manera de ejem-
plo las matrices de incidencia previa e incidencia posterior para la red de la
Figura 5.10.
⎡ ⎤ ⎡ ⎤
0 0 0 0 1 2 0 0 0 0
⎢ 1 0 0 0 0 ⎥ ⎢ 0 1 0 0 0 ⎥
⎢ ⎥ ⎢ ⎥
⎢ 1 0 0 0 0 ⎥ ⎢ 0 0 1 0 0 ⎥
C+ =⎢ ⎥ C− =⎢ ⎥
⎢ 0 1 0 0 0 ⎥ ⎢ 0 0 0 1 0 ⎥
⎣ 0 0 1 0 0 ⎦ ⎣ 0 0 0 1 0 ⎦
0 0 0 2 0 0 0 0 0 1
Matriz de Incidencia Posterior Matriz de Incidencia Previa
Figura 5.40: Matrices de Incidencia Previa y Posterior
Como ya se expuso en la Sección 5.7.2, si las funciones de incidencia pre-

via y posterior sólo toman valores en el conjunto {0, 1} se dice que la red de
Petri es ordinaria. Además una red de Petri es pura si ninguna transición está
conectada a un mismo lugar tal que ese lugar sea simultáneamente de entrada
y salida para la transición, es decir, para toda transición t j y cada lugar pi se
debe cumplir que α(pi , tj )β(tj , pi ) = 0. Ésta última característica para una red
pura es muy importante y es tratada en más detalle en las secciones siguientes.
5.11.3.2. Subconjuntos y Subclases de una RdP

Dentro de una red de Petri también se definen otros subconjuntos, los cuales
se listan a continuación [10, 11]:
1. Lugares de entrada de una transición t j , denotado como • tj : es el subcon-

junto de lugares que pertenecen a una red de Petri conformado por los
lugares donde la función de incidencia previa para la transición es mayor
que cero.

•
tj = pi ∈ P α(pi , tj ) > 0
2. Lugares de salida de una transición t j , denotado como t•j : es el subcon-

junto de lugares que pertenecen a una red de Petri conformado por los lu-
gares donde la función de incidencia posterior para la transición es mayor
que cero.

t•j = pi ∈ P β(tj , pi ) > 0
3. Transiciones de entrada de un lugar p i , denotado como • pi : es el subcon-

junto de transiciones que pertenecen a una red de Petri conformado por
las transiciones donde su función de incidencia posterior para el lugar es
mayor que cero.

•
pi = tj ∈ T β(tj , pi ) > 0
4. Transiciones de salida de un lugar pi , denotado como p•i : es el subcon-

junto de transiciones que pertenecen a una red de Petri conformado por
las transiciones donde su función de incidencia previa para el lugar es
mayor que cero.

p•i = tj ∈ T = t•j = 1) > 0
Para la Figura 5.10, algunos de los subconjuntos que se pueden definir son:
• t ={P1} • t ={P4, P5} •p

1 4 5 ={t3}
t•1 ={P2, P3} t•1 ={P6} p•5 ={t4}
Con base en los anteriores subconjuntos definidos dentro de una red de

Petri se pueden definir las siguientes subclases de redes de Petri [10]:
1. Máquina de Estados, ME: es una red de Petri ordinaria donde cada tran-
sición posee exclusivamente un único lugar de entrada y un único lugar
de salida.

ME = tj ∈ T |• tj | = t•j = 1
2. Gráfico Marcado, GM: es una red de Petri ordinaria donde cada lugar
posee exclusivamente una única transición de entrada y una única tran-
sición de salida.

GM = pi ∈ T |• pi | = |p•i | = 1
3. Red de Libre Elección, LE: es una red de Petri ordinaria donde cada arco
que parte de un lugar es o su único arco de salida o el único arco de entra-
da para una transición. Representa una estructura de red que generaliza
las dos subclases anteriores.

LE = pi ∈ T |p•i | ≤ 1 ∨ • (p•i ) = {pi }
5.11.3.3. Matriz de Incidencia

En las redes de Petri puras la representación matricial se puede simplificar
en una única matriz denominada como Matriz de Incidencia, C, la cual se de-
fine como: C = C+ − C− . Cada uno de los elementos que compone la matriz
de incidencia, cij , es positivo para indicar la presencia de incidencia posterior,
negativo para indicar la presencia de incidencia previa o cero para indicar la
no conexión entre el lugar pi y la transición tj .
A continuación se muestra la matriz de incidencia para la red de la Figu-
ra 5.10:
⎡ ⎤ ⎡ ⎤
0 0 0 0 1 2 0 0 0 0
⎢ 1 0 0 0 0 ⎥ ⎢ 0 1 0 0 0 ⎥
⎢ ⎥ ⎢ ⎥
⎢ 1 0 0 0 0 ⎥ ⎢ 0 0 1 0 0 ⎥
C= C+ − C− =⎢ ⎥−⎢ ⎥
⎢ 0 1 0 0 0 ⎥ ⎢ 0 0 0 1 0 ⎥
⎣ 0 0 1 0 0 ⎦ ⎣ 0 0 0 1 0 ⎦
0 0 0 2 0 0 0 0 0 1
⎡ ⎤
−2 0 0 0 1
⎢ 1 −1 0 0 0 ⎥
⎢ ⎥
⎢ 1 0 −1 0 0 ⎥
=⎢ ⎥
⎢ 0 1 0 −1 0 ⎥
⎣ 0 0 1 −1 0 ⎦
0 0 0 2 −1
Para el caso de una red pura, la matriz C contiene toda la información nece-
saria para reconstruir completamente la red; esto sucede al indicar claramente
el tipo de incidencia que relaciona a cada lugar con cada transición ya que
las matrices de incidencia previa y posterior no comparten elementos en las
mismas posiciones. Esta gran ventaja de C también muestra claramente el im-
pedimento para su aplicación en una red no pura, como se puede observar en
la Figura 5.41, donde el lugar P3 es simultáneamente de entrada y de salida
para la transición t1.
P1
t1 P3
P2
t2
Figura 5.41: RdP No Pura.

Para esta red las matrices de incidencia previa y posterior se muestran a

continuación:
⎡ ⎤ ⎡ ⎤
0 1 1 0
C+ =⎣ 1 0 ⎦ C− =⎣ 0 1 ⎦
1 0 1 0
De las dos matrices anteriores, se puede observar como comparten un ele-

mento en una misma posición, debido a la presencia del auto-lazo. El hecho
de compartir un elemento en alguna posición implica que al realizar la resta
C+ − C− , de la cual se obtiene la matriz de incidencia, se pierde información
que impide su reconstrucción.
Una forma fácil de solventar la restricción para uso de la matriz de inciden-
cia en las redes no puras es la adición de un lugar y una transición adicionales
que eliminen el auto-lazo, tal como se muestra en la Figura 5.42, donde gracias
a la adición de P4 y t3 se elimina el auto-lazo y se permite el uso de C para la
red de la Figura 5.41.
P1 P4
t1 t3
P2 P3
t2
Figura 5.42: RdP No Pura a Pura
5.11.3.4. Ecuación de Estado

En una red de Petri interesa conocer el marcado que se alcanza luego de
realizar una cierta secuencia de disparo partiendo de un marcado inicial cono-
cido. El vector de disparo, µk , es un vector con tantos elementos como transi-
ciones tiene la red y con un valor de 1 en la posición de la transición disparada
y cero en el resto de componentes.
En las redes de Petri puras y con un marcado inicial conocido, existe una
ecuación que determina el marcado alcanzado desde un marcado inicial dado
un vector de disparo y se conoce como ecuación de estado, la cual está dada
por:
MkT = Mk−1
T
+ Cµk
Como esta ecuación entrega una forma de determinar un marcado posterior

a partir de uno previo, entonces se puede decir sucesivamente que:
MkT = Mk−2
T
+ Cµk−1 + Cµk = M0T + C(µ1 + · · · + µk )
De donde se define el vector secuencia de disparo σ = µ1 + · · · + µk , el cual

al ser reemplazado en la ecuación anterior se obtiene finalmente:
MkT = M0T + Cσ
De la anterior ecuación es importante resaltar el hecho que el vector σ sólo

entrega datos sobre las transiciones disparadas para llagar hasta el marcado
deseado, más no brinda información sobre la secuencia en la cual se realizaron
dichos disparos.
Aplicando las anteriores ecuaciones a la red de la Figura 5.10 se puede de-
terminar el marcado alcanzado luego de disparar las transiciones t1 y t2 así:
⎡ ⎤ ⎡ ⎤ ⎡ ⎤ ⎡ ⎤ ⎡ ⎤
2 −2 0 0 0 1 ⎡ ⎤ 2 −2 0
1
⎢ 0 ⎥ ⎢ 1 −1 0 0 0 ⎥ ⎢ 0 ⎥ ⎢ 0 ⎥ ⎢ 0 ⎥
⎢ ⎥ ⎢ ⎥⎢ 1 ⎥ ⎢ ⎥ ⎢ ⎥ ⎢ ⎥
⎢ 0 ⎥ ⎢ 1 0 −1 0 0 ⎥⎢ ⎥ ⎢ 0 ⎥ ⎢ 1 ⎥ ⎢ 1 ⎥
M1T =⎢ ⎥+⎢ ⎥⎢ 0 ⎥=⎢ ⎥+⎢ ⎥=⎢ ⎥
⎢ 0 ⎥ ⎢ 0 1 0 −1 0 ⎥⎣ ⎦ ⎢ 0 ⎥ ⎢ 1 ⎥ ⎢ 1 ⎥
⎣ ⎦ ⎣ ⎦ 0 ⎣ ⎦ ⎣ ⎦ ⎣ 0 ⎦
0 0 0 1 −1 0 0 0
0
0 0 0 0 2 −1 0 0 0
Si ahora se dispara las transiciones t3 y t4 el marcado alcanzado es:

⎡ ⎤ ⎡ ⎤ ⎡ ⎤ ⎡ ⎤ ⎡ ⎤
0 −2 0 0 0 1 ⎡ ⎤ 0 0 0
0
⎢ 0 ⎥ ⎢ 1 −1 0 0 0 ⎥ ⎢ 0 ⎥ ⎢ 0 ⎥ ⎢ 0 ⎥
⎢ ⎥ ⎢ ⎥⎢ 0 ⎥ ⎢ ⎥ ⎢ ⎥ ⎢ ⎥
⎢ 1 ⎥ ⎢ 1 0 −1 0 0 ⎥⎢ ⎥ ⎢ 1 ⎥ ⎢ −1 ⎥ ⎢ 0 ⎥
M2T = ⎢ ⎥+⎢ ⎥⎢ 1 =
⎥ ⎢ ⎥+⎢ ⎥=⎢ ⎥
⎢ 1 ⎥ ⎢ 0 1 0 −1 0 ⎥⎣ ⎦ ⎢ 1 ⎥ ⎢ −1 ⎥ ⎢ 0 ⎥
⎣ ⎦ ⎣ ⎦ 1 ⎣ ⎦ ⎣ ⎦ ⎣ ⎦
0 0 0 1 −1 0 0 0 0
0
0 0 0 0 2 −1 0 2 2
En estas ecuaciones se puede observar que el vector σ no es cualquier vec-

tor, fuera de tener componentes no negativas debe ser aplicable a partir del
marcado inicial. Esto tiene fundamento en la noción intuitiva de no poder exis-
tir un marcado con componentes negativas [11].
Para la determinación de las propiedades de una red de Petri mediante el
uso del análisis por representación estructural se debe presentar su aplicación
individual a cada una de ellas, lo cual se realiza a continuación. En general se
asume que las redes bajo estudio son de tipo puras, pero ya se ha visto una
metodología simple de eliminación del auto-lazo.
5.11.3.5. Determinación de la Reversibilidad

Una red de Petri, P N = {N, M 0 }, es reversible si y sólo si existe un vector
anulador derecho, Γ, con todos sus elementos positivos para la matriz de in-
cidencia de la red [11]. Como esta definición establece que CΓ = 0, el sistema
lineal de ecuaciones resultantes con coeficientes enteros se puede escribir de
forma rápida a partir del balance de marcas en cada uno de los lugares de la
red, así por ejemplo, para la red de la Figura 5.10 se tiene:
⎡ ⎤
−2 0 0 0 1 ⎡ ⎤ −2γ1 + γ5 = 0
γ1
⎢ 1 −1 0 0 0 ⎥ γ1 − γ2 = 0
⎢ ⎥⎢ γ2 ⎥
⎢ 1 0 −1 0 0 ⎥⎢ ⎥ γ1 − γ3 = 0
CΓ = ⎢ ⎥⎢ γ3 ⎥=0
⎢ 0 1 0 −1 0 ⎥⎣ ⎦ γ2 − γ4 = 0
⎣ ⎦ γ4
0 0 1 −1 0 γ3 − γ4 = 0
γ5
0 0 0 2 −1 2γ4 − γ5 = 0
De donde se obtiene γ1 = γ2 = γ3 = γ4 = π y γ5 = 2π. Con π = 1 el vector

Γ = [1, 1, 1, 1, 2]T , lo cual significa que se requiere exactamente disparar una
vez las transiciones t1 a t4 y dos veces la transición t5 para partir y regresar al
marcado inicial. Se debe notar como también son admisibles valores superiores
de π y se interpretan como las veces que la red alcanza el marcado inicial.
5.11.3.6. Determinación de la Conservatividad

Una red de Petri, P N = {N, M 0 }, es conservativa si y sólo si existe un
vector anulador izquierdo, ∆, con todos sus elementos positivos para la matriz
de incidencia de la red [11]. Como esta definición establece que ∆T C = 0,
el sistemas lineal de ecuaciones resultantes con coeficientes enteros se puede
escribir de forma rápida a partir del balance de marcas en cada una de las
transiciones de la red, así por ejemplo, para la red de la Figura 5.10 se tiene:
⎡ ⎤
−2 0 0 0 1
⎢ 1 −1 0 0 0 ⎥
⎢
⎢ 1 0 −1 0 0
⎥
⎥
∆C = δ1 δ2 δ3 δ4 δ5 δ6 ⎢ ⎥=0
⎢ 0 1 0 −1 0 ⎥
⎣ 0 0 1 −1 0 ⎦
0 0 0 2 −1
−2δ1 + δ2 + δ3 =0
−δ2 + δ4 =0
−δ3 + δ5 =0
−δ4 − δ5 + 2δ6 =0
δ1 − δ6 =0
De donde se obtiene δ1 = δ6 = π1 , δ3 = δ5 = π2 y δ2 = δ4 = π3 , además

2π1 = π2 + π3 . Con π2 = π3 = 1 el vector ∆ = [1, 1, 1, 1, 1, 1]T . Los anteriores
resultados permiten introducir un nuevo concepto importante en el análisis de
las redes de Petri. Al observar la Figura 5.10 se puede notar que uno de los
resultados obtenidos del análisis de la conservatividad fue que δ3 = δ5 = π2
y δ2 = δ4 = π3 , que en la figura se pueden interpretar como que el disparo
de t2 retira el mismo número de marcas que añade al subconjunto formado
por los lugares P2 y P4, que t3 hace lo propio con el subconjunto formado por
los lugares P3 y P5 y que finalmente las transiciones t1 o t4 retiran la misma
cantidad de marcas que añaden, lo cual se expresa en el resultado 2π 1 = π2 +π3 .
5.11.3.7. Determinación de la Limitación
Si para una red de Petri, P N = {N, M 0 }, existe ∆ tal que ∆T C = 0, o sea

la red es conservativa, entonces P N es limitada. Esta conclusión se desprende
directamente de la aplicación de la ecuación de estado [11], en donde se puede
encontrar que si la red tiene un marcado inicial finito entonces el marcado de
cualquier lugar de la red también está limitado a un valor finito.
5.11.3.8. Determinación de la Vivacidad
La determinación de la vivacidad de una red de Petri no es directa, al no

existir una propiedad general que la pueda determinar, ya que como se ha
expuesto, el vector secuencia de disparo no entrega la información completa
sobre el orden de disparo de las transiciones. Sin embargo se pueden expresar
algunos criterios que hablan sobre si una red es viva y segura para las diferen-
tes subclases de redes de Petri estudiadas [10, 11].
Previo a la expresión de estos teoremas se define primero una RdP Fuerte-
mente Conexa: Si una red de Petri, P N = {N, M 0 }, es viva y segura entonces
no posee transiciones fuente o sumidero ni lugares fuente o sumidero, y se dice
que P N = {N, M0 } es fuertemente conexa, es decir, existe un camino orienta-
do que parte desde cada uno de los nodos de la red y llega a cada uno de los
otros nodos. La anterior definición se relaciona directamente con la de árbol de
cobertura fuertemente conexo.
Criterio 1: Una máquina de estados es viva si y sólo si la red P N = {N, M 0 }

es fuertemente conexa y el marcado inicial posee al menos una marca.
Criterio 2: Una máquina de estados es segura si y sólo si el marcado inicial

posee como máximo una marca.
Criterio 3: Una máquina de estados viva es segura si y sólo si el marcado ini-

cial posee exactamente una marca.
Criterio 4: Toda máquina de estados es conservativa.
Un gráfico marcado, GM = {N, M0 }, se puede dibujar como un Gráfico Orien-

tado Marcado, GM = {G, M 0 } donde los arcos representan los lugares, los
nodos a las transiciones y las marcas se ubican sobre los arcos. Se dice que un
nodo está en un circuito orientado del GM = {G, M0 } si uno de sus arcos
de entrada y uno de sus arcos de salida pertenecen al circuito orientado; por
ejemplo, la Figura 5.43 muestra el gráfico orientado de la Figura 5.8, donde P1,
P3, P5 y P6 forman un circuito orientado al igual que P1, P2, P4 y P6.
t1
P1 P2
P3
t5 t3 t2
P5
P6 P4
t4
Figura 5.43: Gráfico Orientado Marcado
Criterio 5: Un gráfico marcado es vivo, si y sólo si su marcado inicial posee

como mínimo una marca en cada circuito orientado del respectivo gráfico
orientado marcado.
Criterio 6: El número máximo de marcas que puede tener un arco en un gráfi-

co orientado marcado es igual al mínimo número de marcas puestas por
el marcado inicial en el circuito orientado que contiene el arco.
Criterio 7: Todo gráfico marcado que sea fuertemente conexo es conservativo.
Un subconjunto no vacío de lugares en una red ordinaria de Petri se denomina

Sifón si cada transición de la red que tiene un lugar de salida en el subconjun-
to también tiene un lugar de entrada que pertenece al subconjunto. Análoga-
mente, un subconjunto no vacío de lugares en una red ordinaria de Petri se
denomina Trampa si cada transición de la red que tiene un lugar de entrada en
el subconjunto también tiene un lugar de salida que pertenece al subconjunto.
La Figura 5.44 muestra la generalidad para sifón y trampa.
Sifón Trampa
Figura 5.44: Sifón y Trampa
Criterio 8: Una red de libre elección es viva si y sólo si cada sifón en la red
contiene una trampa marcada.
5.12. ANÁLISIS LOCAL DE REDES DE PETRI 135
5.12. Análisis Local de Redes de Petri

5.12.1. Red de Petri Dual
La red de Petri dual de una red de Petri generalizada, N G = {P, T, α, β},
se obtiene al cambiar los lugares por transiciones y las transiciones por lugares
preservando la estructura, o sea N Gd = {T, P, β, α}es la red dual de N G. La
matriz de incidencia de una red dual, C d , se obtiene de la transpuesta negativa
de la matriz de incidencia de la red original, es decir C d = −CT . Con simple ob-
servación se puede determinar que toda máquina de estados es la red de Petri
dual de un gráfico orientado marcado y que todo gráfico orientado marcado es
la red dual de una máquina de estados.
5.12.2. Invariantes de Marcado y de Disparo

Se denomina Invariante de Disparo a cualquier relación satisfecha por todas
las secuencias de disparo que se pueden realizar desde el marcado inicial. De
igual forma, se denomina Invariante de Marcado a cualquier relación satisfecha
por todos los marcados alcanzables desde el marcado inicial [11].
La obtención de estos invariantes se basa en el vector anulador derecho, Γ,
y el vector anulador izquierdo, ∆, para la matriz de incidencia y donde todos
los elementos de estos vectores deben ser cero o positivos. Además, se deno-
mina Componente Repetitiva a todo vector anulador derecho no negativo de C y
Componente Conservativa a todo vector anulador izquierdo no negativo de C.
Ya que cualquier componente repetitiva o conservativa multiplicada por
un escalar (kΓ o k∆) también lo es, se requiere de una normalización, para
lo cual se debe garantizar que el máximo común divisor de los elementos no
nulos de la componente sea la unidad. Bajo estas condiciones la componente se
convierte en una Componente Canónica repetitiva o conservativa según el caso.
Una componente canónica repetitiva también se denomina T-invariantes,
mientras una componente canónica conservativa también recibe el nombre de
P-invariantes. Los elementos componentes diferentes de cero en los T-invarian-
tes representan la cuenta de disparos necesarios, de las transiciones que repre-
sentan, para alcanzar el marcado inicial partiendo del mismo marcado inicial.
Así mismo, los elementos componentes diferentes de cero en los P-invariantes
representan el peso asociado para ese lugar tal que la suma ponderada de mar-
cas en esos lugares es una constante para todo marcado alcanzable desde el
marcado inicial [12].
En los T-invariantes o P-invariantes se define un subconjunto de transi-
ciones o lugares, según el caso, consistente en los elementos no nulos en el
respectivo invariante. Estos subconjuntos de transiciones o lugares se denomi-
nan Soporte del Invariante y se presentan por Γ o ∆ según el invariante al
que hacen referencia.
Para ver un ejemplo del cálculo de los T-invariantes, el lector puede referirse
a la Sección 5.11.3.5, donde se puede observar claramente la representación que
se ha discutido sobre ellos.
Para el cálculo de los P-invariantes se puede seguir dos procedimientos

fáciles, a saber: el primero de ellos es calcular los T-invariantes de la red de
Petri dual, o mediante el segundo que consiste en realizar un procedimiento
iterativo que permite encontrar de forma rápida todos los P-invariantes de la
red de forma tal que todos estos P-invariante obtenidos sean suficientes para
generar cualquier relación lineal de componentes conservativas canónicas. A
continuación se presenta el proceso iterativo para el desarrollo del segundo
método.
5.12.2.1. Obtención de los P-Invariantes

El proceso iterativo inicia con la formación de una nueva matriz como con-
catenación de la matriz unitaria de dimensión m y la matriz de incidencia, así:

..
I 0 .C0 , donde el superíndice cero hace referencia únicamente a la iteración
cero, o sea procedimiento previo. El procedimiento iterativo se describe de la
siguiente forma [11]:
1. Iniciar el contador k en 1.
2. Añadir en la parte inferior de la nueva matriz todas las filas que resultan
como combinación lineal positiva de pares de filas de ella misma y que a
su vez anulan a la k-ésima columna de Ck−1 .
3. Eliminar de la matriz resultante las filas en las cuales la k-ésima columna
de Ck−1 es no nula.
4. Hacer k = k + 1 hasta un máximo de k = número de de transiciones
menos una. Regresar a 2.
5. Las filas resultantes de la matriz I k son los P-invariantes luego de reali-
zarse la respectiva normalización.
Como ejemplo de este procedimiento se muestra la obtención de los P-inva-
riantes para la Figura 5.8. Lo primero es construir la nueva matriz de la si-
guiente forma:
⎡ ⎤
..
⎢ +1 0 0 0 0 0 . −1 0 0 0 +1 ⎥
⎢ ⎥
⎢ .. ⎥
⎢ 0 +1 0 0 0 0 +1 −1 0 0 0 ⎥
⎢ . ⎥
⎢⎢ .. ⎥
⎥
.. ⎢ 0 0 +1 0 0 0 . +1 0 −1 0 0 ⎥
I 0 .C0 = ⎢
⎢
⎥
⎥
⎢ .. ⎥
⎢ 0 0 0 +1 0 0 . 0 +1 0 −1 0 ⎥
⎢ ⎥
⎢ .. ⎥
⎢ 0 0 0 0 +1 0 0 0 +1 −1 0 ⎥
⎢ . ⎥
⎣ .. ⎦
0 0 0 0 0 +1 . 0 0 0 +1 −1
En la primera iteración se realiza la obtención de las combinaciones lineales

positivas que anulan la primera columna de C0 , así:
5.12. ANÁLISIS LOCAL DE REDES DE PETRI 137
⎡ ⎤
..
⎢ +1 0 0 0 0 0 . −1 0 0 0 +1 ⎥
⎢ ⎥
⎢ .. ⎥
⎢ 0 +1 0 0 0 0 . +1 −1 0 0 0 ⎥
⎢ ⎥
⎢ .. ⎥
⎢ ⎥
⎢ 0 0 +1 0 0 0 . +1 0 −1 0 0 ⎥
⎢ ⎥
⎢ .. ⎥
⎢ ⎥
⎢ 0 0 0 +1 0 0 . 0 +1 0 −1 0 ⎥
⎢ ⎥
⎢ .. ⎥
⎢ 0 0 0 0 +1 0 . 0 0 +1 −1 0 ⎥
⎢ ⎥
⎢ ⎥
⎢ .. ⎥
⎢ 0 0 0 0 0 +1 . 0 0 0 +1 −1 ⎥
⎢ ⎥
⎢ ··· ··· ··· ··· ··· ··· ··· ··· ··· ··· ··· ··· ⎥
⎢ ⎥
⎢ .. ⎥
⎢ ⎥
⎢ +1 +1 0 0 0 0 . 0 −1 0 0 +1 ⎥
⎣ ⎦
.
+1 0 +1 0 0 0 .. 0 0 −1 0 +1
Luego se eliminan las filas para las cuales la columna uno de C0 son no
nulas, lo cual es ahora C1 :
⎡ ⎤
..
⎢ 0 0 0 +1 0 0 . 0 +1 0 −1 0 ⎥
⎢ ⎥
⎢ . ⎥
⎢ 0 ⎥
..
⎢ 0 0 0 0 +1 0 0 0 +1 −1 ⎥
.. ⎢ .. ⎥
I 1 .C1 = ⎢
⎢ 0
⎥
⎢ 0 0 0 0 +1 . 0 0 0 +1 −1 ⎥
⎥
⎢ .. ⎥
⎢ ⎥
⎢ +1 +1 0 0 0 0 . 0 −1 0 0 +1 ⎥
⎣ ⎦
.
+1 0 +1 0 0 0 .. 0 0 −1 0 +1
Procediendo igual para la segunda iteración, se obtienen las combinaciones

lineales que eliminan la segunda columna de C1 y se eliminan las filas para las
cuales la columna dos de C1 son no nulas, arrojando como resultado C2 .
⎡ ⎤
..
⎢ 0 0 0 0 +1 0 . 0 0 +1 −1 0
⎥
⎢⎢ .. ⎥
⎥
.. ⎢ 0 0 0 0 0 +1 . 0 0 0 +1 −1 ⎥
I 2 .C2 = ⎢
⎢
⎥
⎥
⎢ .. ⎥
⎢ +1 0 +1 0 0 0 . 0 0 −1 0 +1 ⎥
⎣ ⎦
..
+1 +1 0 +1 0 0 . 0 0 0 −1 +1
En la tercera iteración los resultados son:

⎡ ⎤
.
⎢ 0 0 0 0 0 +1 .. 0 0 0 +1 −1 ⎥

. ⎢ ⎥
⎢ ⎥
I 3 ..C3 =⎢ ..
⎢ +1 +1 0 +1 0 0 . 0 0 0 −1 +1 ⎥
⎥
⎣ .. ⎦
+1 0 +1 0 +1 0 . 0 0 0 −1 +1
Finalmente, en la cuarta y última iteración el resultado obtenido es el si-

guiente:
⎡ ⎤
..
. ⎢ +1 +1 0 +1 0 +1 . 0 0 0 0 0 ⎥
4. 4
I .C =⎣ ⎦
..
+1 0 +1 0 +1 +1 . 0 0 0 0 0
Los resultados anteriores están claramente normalizados, por los que los
soportes para los P-invariantes obtenidos son entonces:
∆1 = {P1, P2, P4, P6}

∆2 = {P1, P3, P5, P6}
Estos resultados indican la forma en la cual la relación de marcas entre

los lugares del primer soporte se mantiene constante, es decir, si en la Figu-
ra 5.8 se hace la suma de las marcas en los lugares P1, P2, P4 y P6 ésta siem-
pre es una constante, y de igual forma se puede proceder con los lugares del
segundo soporte. Además se debe recordar que cualquier otra combinación
lineal de los anteriores también es otra componente conservativa, por lo que
si se suman ambos se obtiene una tercera relación de la forma ∆1 + ∆2 =
{2P1, P2, P3, P4, P5, 2P6} indicando que al realizar la suma ponderada de mar-
cas en todos los lugares de la red se obtiene otra relación constante, que en este
caso es de 2.
5.13. Portabilidad entre Redes de Petri y Lógica Ca-

bleada
Mediante la portabilidad se persigue realizar el paso directo de implementa-
ciones realizadas bajo la teoría de redes de Petri a una estructura tipo lógica ca-
bleada que facilite su implementación bajo técnicas de programación en PLCs.
La técnica acá presentada se basa en el concepto que emplean las redes de
Petri para controlar la evolución o flujo en la red, y el cual se fundamenta en el
marcado. Cada lugar de una red de Petri representa un estado, condición o re-
curso y se asocia en los diagramas de lógica cableada con uno de los escalones
que en general deben controlar un contador que hace las veces de bobina, pero
a su vez permite el control de marcas en el lugar asociado. Las transiciones co-
rresponden con los eventos o acciones que permiten la evolución del marcado
y se asocian con los contactos, que a su vez deben realizar la regla de evolu-
ción de retirar marcas de los lugares previos, restar en los contadores, y sumar
marcas en los lugares siguientes, sumar en los contadores respectivos [1, 8].
Se muestra la forma de reemplazar cada uno de los elementos de una red
de Petri por una estructura tipo lógica cableada que representa la misma fun-
cionalidad y reglas de evolución involucradas. Para iniciar, en la Figura 5.45 se
muestra la forma de reemplazar una arquitectura secuencial.
5.13. PORTABILIDAD ENTRE REDES DE PETRI Y LÓGICA CABLEADA 139
P1=C1
C1 t1
C2:=C2+1
t1
C1:=C1-1
P2=C2
Figura 5.45: Arquitectura Secuencial a Lógica Cableada

En la anterior figura, el disparo de la transición t1 se asocia con el evento
de cierre en el contacto análogo, lo cual ocasiona la evolución si el lugar P1 se
encuentra marcado, que es análogo a decrementar en uno del contador previo
e incrementar en uno el contador siguiente.
De forma general, los arcos en la red de Petri pueden tener asociado un
peso, que a su vez puede ser distinto para cada uno. En este caso la regla de
la evolución exige que en el lugar previo deben existir como mínimo tantas
marcas como peso tiene el arco que lo une con la transición y se deben adicionar
en el lugar de salida tantas marcas como peso tiene el arco que la une con la
transición. En la Figura 5.46 se representa esta regla de evolución general que
exige el mínimo de marcas (n) en P1 y el cumplimiento de la transición para
retirar n marcas de P1 y adicionar m marcas a P2.
P1=C1
t1
n C1 > n C2:=C2+m
t1
m
C1:=C1-n
P2=C2
Figura 5.46: Arcos con Pesos a Lógica Cableada

Otro elemento básico de las redes de Petri es el arco inhibidor, el cual exige
la no presencia de marcas en el lugar de partida para permitir la sensibilización
de la transición a la cual llega. Para el caso de implementación en lógica cablea-
da, este arco inhibidor se puede interpretar como un contacto normalmente
cerrado asociado al lugar de salida del arco con el fin de verificar la no presen-
cia de marcas. En la Figura 5.47 se muestra su representación.
P1=C1 P2=C2
C1 C2 t1
C3:=C3+1
t1 C1:=C1-1
P3=C3
Figura 5.47: Arco Inhibidor a Lógica Cableada

En un Nodo And, una transición puede tener varios lugares de entrada y

varios lugares de salida. Para este caso, la implementación en lógica cableada
debe reflejar la regla de sensibilización de la transición y la evolución del mar-
cado hacia cada uno de los lugares de salida. En la Figura 5.48 se muestra su
esquema general.
P1=C1 P2=C2 C1 C2 t1
C3:=C3+1
t1 C4:=C4+1
C1:=C1-1
P3=C3 P4=C4 C2:=C2-1
Figura 5.48: Nodo And a Lógica Cableada
En la arquitectura de decisión se describe la activación de un evento de

entre varios posibles. Para su implementación en lógica cableada, la sensibi-
lización y posterior disparo de una sola de las transiciones posibles determi-
na el camino a seleccionar, por lo que los eventos asociados a las transiciones
deben ser mutuamente excluyentes. En la Figura 5.49 se muestra su repre-
sentación.
P1=C1 C1 t1
C2:=C2+1
t1 t2 C1:=C1-1
C1 t2
C3:=C3+1
P2=C2 P3=C3 C1:=C1-1
Figura 5.49: Arquitectura de Decisión a Lógica Cableada
En muchos casos, no se puede asegurar que los eventos asociados a la arqui-

tectura de decisión sean mutuamente excluyentes, por lo que se debe asignar
una prioridad o asegurar que la ocurrencia de ambos no cree un conflicto. Para
la implementación en lógica cableada de este tipo de circunstancias se hace
necesario la adición de condiciones que impidan el disparo de las transiciones
de forma simultánea, o definir claramente prioridades a los eventos, tal como
se muestra en la Figura 5.50, donde la ocurrencia simultánea de las transiciones
t1 y t2 no produce la evolución.
5.13. PORTABILIDAD ENTRE REDES DE PETRI Y LÓGICA CABLEADA 141
C1 t2 t1
C2:=C2+1
C1:=C1-1
C1 t1 t2
C3:=C3+1
C1:=C1-1
Figura 5.50: Arquitectura de Decisión con Prioridad a Lógica Cableada
En la mayoría de los automatismos se consideran condiciones de tempo-

rización que representan un estado del sistema, o sea un lugar dentro de una
red de Petri. Si la evolución está condicionada al cumplimiento del tempo-
rizador, la implementación en lógica cableada debe tener en cuenta esta condi-
ción para la sensibilización de la transición respectiva, tal como se muestra en
la Figura 5.51, donde se asume una temporización tipo ON.
t1
C1
P1=C1 Ton=T(s)
Ton=T C1 Ton t2
C2:=C2+1
t2
C1:=C1-1
P2=C2
Figura 5.51: Temporizador a Lógica Cableada
Como a todo lugar se le asocia un posible estado, condición o recurso, se

hace necesario asignar la ejecución de estas acciones ante la presencia de mar-
cas en el lugar, lo cual se realiza mediante la implementación mostrada en la
Figura 5.52.
t1
C1
P1=C1 A(Acción)
A(Acción)
t2
Figura 5.52: Acción a Lógica Cableada

Finalmente, se hace énfasis en la implementación del marcado inicial de una

red de Petri. El marcado inicial determina el estado de arranque de un sistema
y es fundamental para determinar la evolución de estados, o marcados. Para su
implementación en lógica cableada se procede a realizar la activación de cuenta
adecuada en cada uno de los contadores que representan lugares con marcas
iniciales, asumiendo que todo sistema en el arranque tiene sus contadores en
cero, lo cual es práctico ya que la mayoría de los sistemas en PLCs definen
un valor inicial de cuenta por defecto en cero para los contadores al momento
de arranque del sistema. En la Figura 5.53 se muestra un ejemplo completo
de implementación en lógica cableada para una red de Petri, donde el primer
escalón implementa el marcado inicial.
C2 C3 C4 C5 C6
C1:=C1+1
C1 t1
C2:=C2+1
P1 C3:=C3+1
C1:=C1-1
t1
C2 t2
C4:=C4+1
P3 P2
C2:=C2-1
t5 t3 t2 C3 t3
C5:=C5+1
P5 P4 C3:=C3-1
C4 C5 t4
t4 C6:=C6+1
C4:=C4-1
P6
C5:=C5-1
C6 t5
C1:=C1+1
C6:=C6-1
Figura 5.53: Ejemplo de Red de Petri a Lógica Cableada

De la figura anterior se podría pensar que la parte del último escalón que
realiza el incremento del contador uno sobra, ya que su incremento se realiza
de forma automática cuando todos los contadores quedan en cero. Sin embar-
go, esto no siempre es así, ya que algunos sistemas pueden no ser reversibles
o regresar un número diferente de marcas cuando se termina un ciclo com-
pleto. En muchas ocasiones se usa un interruptor en serie con los contactos
normalmente cerrados que dan el marcado inicial, con el fin de independizar
el arranque del fin de un ciclo.

1. Determine las propiedades de RdP Limitada, Viva, Reversible, Binaria,
Conforme, Persistente y Conservativa para cada una de las siguientes
redes de Petri:
t1
P1
P1 P2
t1
P2 P3
t2 t3
t3 t2
P3 P4
P4
(a) (b)
P1 P1 P2
t1 t2 t3 P5
t1 t4 t2
P2 P3 P4
t5
t4 t6 P6
t5 P3 P4
t3
(c) (d)
Figura 5.54: Ejercicios sobre Propiedades
2. Halle la matriz de incidencia, C, para cada una de las redes de la Figu-

ra 5.54.
3. Halle el marcado alcanzado en la red de la Figura 5.54-d si el vector se-
T
cuencia de disparo es σ = {1, 0, 1, 0, 0} .
4. Encuentre el árbol de cobertura para todas las redes de las Figuras 5.54.
5. Encuentre los gráficos de cobertura todas las redes de las Figuras 5.54.
6. Determine para el punto 4, ¿Cuáles árboles de cobertura son árboles de
alcanzabilidad y por qué?
7. Determine para el punto 5, ¿Cuáles gráficos de cobertura son gráficos de

alcanzabilidad y por qué?
8. Realice la simplificación de la siguiente red de Petri.
t9
P1 P2
t1 t2
P3 P4 P11
t3 t10
P6
P5 P7 P12
t6 t8 t11
t4
P8 P10
P9 P13
t7
t5
t12
Figura 5.55: Ejercicio de Simplificación
9. Encuentre las subredes de Petri que se pueden reducir a un lugar en la

red de la Figura 5.55.
10. Encuentre los T-invariantes y P-invariantes para las redes de Petri de las
Figuras 5.54.
11. Realice la implementación en lógica cableada para la red de Petri de la
Figura 5.54-d.
Bibliografía
[1] A. H. Jones, M. Uzam, A. H. Khan, D. Karimzadgan, S. B. Kenway

A General Methodology for Converting Petri Nets Into Ladder Logic:
The TPLL Methodology
Procediendo de la 5ta Conferencia Internacional CIMAT
Francia, 1996, pp 357-362.
[2] Bobbio Andrea

System Modelling with Petri Nets
Procediendo de A.G. Colombo and A. Saiz Bustamante (eds),
System Reliability Assessment, Kluwer p.c., pp 102-143. 1990.
[3] Brusey James

PetriLLD Tutorial
Segunda Edición. 2005, 2006.
[4] Frantisek Capkovi

Modelling and Control of Discrete Event Dynamic Systems
BRICS Report Series, 2000. ISSN 0909-0878.
[5] García Moreno Emilio

Alfaomega, 2001. ISBN 970-15-0658-8.
[6] Girault Claude, Valk Rüdiger

Petri Nets for Systems Engineering
A Guide to Modeling, Verification, and Applications
Springer-Verlag, 2003. ISBN: 3-540-41217-4.
[7] Haas Peter J

Stochastic Petri Nets: Modelling, Stability, Simulation
Springer-Verlag, 2002. ISBN 0-387-95445-7.
[8] K. Venkatesh, M. Zhou, R. J. Caudill

Comparing Ladder Logic Diagrams and Petri Nets For Sequence
Controller Design Through a Discrete Manufacturing System
Procediendo de la IEEE, Transactions on Industrial Electronics,
Vol. 41, No 6, pp 611 a 619. Diciembre de 1994.
145
146 BIBLIOGRAFÍA
[9] Martins M. Paulo Romero, Dueire L. Rafael, Freire C. Paulo Roberto

Introdução às Redes de Petri e Aplicações
Departamento de Informática, Universidad Federal de Pernambuco
X Escola de Computação, Campinas-SP. Brasil, 1996.
[10] Murata Tadao
Petri Nets: Properties, Analysis and Applications
Procediendo de la IEEE, Vol. 77, No 4, pp 541 1 580. Abril de 1989.
[11] Silva Manuel

Las Redes de Petri: en la Automática y la Informática
Editorial AC, 1985. ISBN 84-7288-045-1.
[12] Zurawski Richard, Zhou MengChu
Petri Nets and Industrial Applications: A Tutorial
Procediendo de la IEEE, Transactions on Industrial Electronics,
Vol. 41, No 6, pp 567 a 583. Diciembre de 1994.
Capítulo 6
ESTÁNDAR IEC 61131-3
6.1. Marco Introductorio

Los diagramas escalera, tal como se vieron en el Capítulo 4, han evoluciona-
do desde los diagramas de cableado utilizados en el diseño de sistemas para
vehículos, siendo inicialmente una excelente forma de expresar el desarrollo de
pequeñas aplicaciones con habilidades muy básicas en programación. Debido
a su fácil interpretación y seguimiento se hicieron muy populares y la mayoría
de los PLCs entregaron una forma de programación con base en los diagra-
mas escalera. Sin embargo, el desarrollo de un sistema de estos se vuelve más
complejo cuando el tamaño del sistema crece, trayendo con ello nuevos pro-
blemas en el desarrollo, especialmente haciendo muy difícil la creación de pro-
gramas estructurados, el diseño de subrutinas o procedimientos y dificultando
enormemente el seguimiento y mantenimiento de sistemas en proporción al
tamaño de los mismos.
Aunque cada fabricante de PLCs trató a su manera de ir subsanando las
dificultades presentadas, el enorme crecimiento de la industria de los automa-
tismos ocasionó la presencia de diversos lenguajes y técnicas de desarrollo pro-
pios de cada uno dificultando la integración, mantenimiento y seguimiento de
los sistemas por parte de los desarrolladores y personal de planta, requiriendo
de habilidades y capacitación especial en cada uno de los tipos de PLCs usados.
Se requería, entonces, de lo que se llama hoy en día Sistemas Abiertos, permi-
tiendo la construcción de grandes soluciones usando equipos provenientes de
varios manufacturadores y estandarizando los métodos y técnicas de progra-
mación. Lo anterior fue la motivación principal para la emisión del Estándar
IEC 61131-3, el cual provee técnicas bien concebidas y probadas para lenguajes
de programación de PLCs teniendo implicación directa sobre la productividad
en el desarrollo de las aplicaciones al mejorar su análisis, desarrollo, manteni-
miento y seguimiento [8, 9, 10]. La primera publicación del estándar se realizó
en 1993 y a lo largo del tiempo ha tenido correcciones, enmiendas y reportes
técnicos de los cuales los principales son: Corrección al IEC 61131-3 de 1994
149
150 CAPÍTULO 6. ESTÁNDAR IEC 61131-3
el cual corrige errores encontrados en el estándar posteriores a su publicación,

Reporte Técnico 2 “Extensiones Propuestas al IEC 61131-3” y el Reporte Técni-
co 3 “Guías para la aplicación e implementación de lenguajes de programación
para controladores programables” [4, 6, 5, 7, 8, 9].
6.1.1. Deficiencias de la Programación Escalera

Aunque este tipo de programación fue la abanderada en los inicios de la
propagación de los sistemas basados en PLCs, ella presentaba unas deficiencias
bien definidas las cuales era necesario superar.
La mayoría de los sistemas de programación en escalera soportados por los
PLCs entregaban un número limitado de subrutinas, dificultando la división
de un programa extenso en estructuras funcionales menores y con una jerar-
quía bien definida. De lo anterior se puede deducir que se limitaba la reutili-
zación de piezas de software con funcionalidades comunes a más de una apli-
cación. Era entonces necesario escribir una y otra vez las mismas piezas de
software para cumplir exactamente la misma funcionalidad dentro de un mis-
mo sistema y más aún en sistemas diferentes. Es claro que la posibilidad de
tener bloques funcionales con lógica repetida que se puedan invocar continua-
mente puede reducir en gran proporción el tamaño de los programas y facilitar
su mantenimiento.
Otro inconveniente con este tipo de sistemas escalera era su inercia natural
a impedir el uso de estructuras de datos ya que estos eran almacenados como
unidades simples de memoria en bits o registros, pero en los sistemas actuales
se necesita poder mantener agrupados conjuntos de datos relacionados y to-
dos, posiblemente, de naturaleza diferente. Un ejemplo particular es el caso
de un sensor en el cual fuera del valor que entrega relacionado con una varia-
ble física se debe guardar información de su ubicación, identificación, último
mantenimiento, última falla, etc.
Tal vez la dificultad más grande con los sistemas escalera aparece una vez
los sistemas de control crecen, y a la vez también sus alcances y propósitos.
Cuando el deseo es controlar un sistema complejo el cual abarca varios frentes
se hace necesaria la introducción de control para la aplicación mediante secuen-
cias. Si por ejemplo se quiere controlar el arranque de un motor de corriente
alterna se requerirá iniciar verificando el estado de ciertas partes del sistemas
que son externas al motor con el fin de asegurar la conveniencia o seguridad de
su arranque, luego será necesario proceder con las acciones propias del arran-
que y cuando se asegure su operación en régimen permanente realizar el paso
de las acciones posteriores o activación de máquinas y sistemas subsecuentes.
Aunque la realización de este tipo de aplicación es posible mediante el uso
de los diagramas escalera, su implementación es tediosa, a medida que el sis-
tema crece se vuelve prácticamente inmanejable y su posterior mantenimiento
es casi que imposible.
En un sistema como el descrito en el párrafo anterior será posible encontrar
requerimientos sobre el control de ejecución, por ejemplo se puede requerir
seguimiento simultáneo a procesos donde las necesidades de ejecución del
6.2. MARCO CONCEPTUAL 151
código relacionado con cada proceso pueden ser diferentes, así unas partes
del código deben ser evaluadas con mayor periodicidad en relación con otras.
Estas demandas son bastantes difíciles de cumplir mediante la mayoría de los
sistemas tradicionales encontrados. Es más, cuando el sistema requiere de con-
troles basados en técnicas PID el problema se multiplica, ya que para garantizar
un buen control, es necesario mantener la velocidad de muestreo entre actua-
lizaciones de los algoritmos de control en estado estable y con una duración
definida. Además, cuando se hace necesaria la introducción de análisis más
complejos se requerirá de la presencia de operaciones aritméticas, las cuales
son bastante complicadas en su implementación mediante el uso exclusivo de
programación escalera.
Todas las problemáticas expuestas son justificaciones más que válidas como
motivación para la búsqueda y posterior introducción del Estándar IEC 61131-
3 [2, 1, 8, 9].
6.2. Marco Conceptual

El estándar IEC 61131-3 fuera de describir los lenguajes de programación
para PLCs, también consta de guías y metodologías para la creación de proyec-
tos.
El estándar asume en todo instante que los valores provenientes de los
sensores externos, encargados de obtener la valoración de las diferentes can-
tidades físicas, se encuentran disponibles en locaciones definidas de memoria
en un PLC; de igual forma los valores de salida, encargados de controlar actua-
dores e indicadores, serán exteriorizados al actualizar locaciones definidas de
memoria.
6.2.1. Elementos del Modelo de Software

Los principales elementos requeridos en un modelo de software IEC 61131-
3 son los siguientes [8, 9]:
Configuración: Conforma la capa exterior del modelo de software. General-

mente se concibe como el mismo software requerido en un PLC. Cuan-
do las aplicaciones se hacen más complejas y extensas, se hace necesaria
la presencia de varios PLCs, los cuales deben interactuar entre ellos y
donde el software de cada uno se puede interpretar como una configu-
ración separada. La configuración guarda información sobre el tipo de
PLC y recurso necesario para ejecutar un programa, la prioridad respec-
tiva asignada, las variables globales y externas y las variables de asig-
nación física.
Recurso: Cada una de las unidades de proceso disponibles en un PLC. Un re-

curso puede correr varios programas y un programa no se podrá ejecutar
si no es cargado en un recurso.
Programa: Un programa se puede elaborar a partir de diferentes elementos

de software, cada uno de los cuales puede a su vez ser elaborado en
cualquiera de los lenguajes de programación definidos por el estándar.
Cada elemento constitutivo de un programa puede requerir de priori-
dades diferentes de ejecución, para lo cual a cada parte se le puede asig-
nar una tarea.
Tarea: Una tarea configura la ejecución de un conjunto de programas y/o blo-
ques de funciones. Esta configuración puede permitir la ejecución pe-
riódica de estos elementos o su ejecución ante solicitud. Un programa o
bloque de función determinado permanecerá inactivo hasta que sea asig-
nado a una tarea específica y hasta el momento en el cual dicha tarea se
ejecute ya sea de forma periódica o por demanda.
Unidades de Organización de Programa (POU): Son las funciones y bloques
de funciones a partir de las cuales se pueden elaborar programas y otras
POUs, por tanto pudiendo ser usados repetidamente en diferentes partes
de una aplicación. El estándar IEC 61131-3 limita los tipos de POUs a tres
principales tipos de bloques los cuales se describen en la Tabla 6.1:
Tipo de POU Descripción

Programa Representa el programa principal y la unidad mayor de reu-
PROGRAM tilización de software. En este tipo de unidad se incluye la
asignación de variables de entrada y salida a direcciones físi-
cas del PLC. Puede tener uno o varios parámetros de entrada
y de salida.
Bloque de Función Tipo de POU base del diseño jerárquico, al permitir la creación
FUNCTION_BLOCK de programas desde unidades menores. Puede contener fun-
ciones y otros bloques de funciones. Posee un algoritmo que
corre una vez con cada ejecución del bloque de función. Per-
mite definir datos como conjunto de parámetros de entrada
y salida que se pueden conectar a otros bloques o a variables
internas. Las variables definidas pueden ser estáticas, lo cual
implica que sus valores se pueden retener entre ejecuciones.
Función Elemento de software que al ser invocado con un mismo con-
FUNCTION junto de valores de entrada siempre retorna el mismo valor de
salida, es decir, no posee variables estáticas y solo produce un
único resultado primario.
Tabla 6.1: Tipos de POUs
Variables Locales y Globales: Las variables pueden contener diferentes tipos

de datos y poseer nombres que las representen de forma adecuada. Las
variables locales se pueden declarar ya sea en las configuraciones, en los
programas, en los bloques de funciones o en las funciones, pero quedan-
do restringidas en acceso únicamente al elemento que las contiene. Una
variable global puede ser declarada en un programa y por tanto ser ac-
cedida desde todos los elementos de software dentro del mismo, igual-
mente si ésta es definida en un recurso o en una configuración podrá ser
accedida por todos los elementos constitutivos de los mismos.
Variables de Representación Directa: Permiten el acceso directo a posiciones
de memoria del PLC. Sólo pueden ser declaradas y accedidas dentro de
los programas. Su uso extensivo dificulta la reutilización de los progra-
mas que las definen, dado que al indicar posiciones determinadas de
memoria éstas pueden variar de un programa a otro.
Ruta de Acceso: Es una declaración especial de variable que puede ser leída
o escrita por otras configuraciones remotas diferentes a la que la declara.
Es de resaltar que el estándar no define los protocolos de comunicaciones
a emplear.
A continuación, en la Tabla 6.2, se resumen los diferentes tipos de variables

disponibles y el Constructor 1 respectivo de cada una de ellas.
Tipo de Variable Constructor Descripción

Variable Local VAR Sólo es visible y procesable dentro de
la POU que la define. Puede ser leída o
escrita.
Variable de Entrada VAR_INPUT Es una variable que es visible en la
POU invocante. Dentro de su POU sólo
puede ser leída más no escrita.
Variable de Salida VAR_OUTPUT Es una variable que es visible en la
POU invocante. Fuera de su POU só-
lo se puede leer, pero dentro puede ser
tanto leída como escrita.
Variable de Entrada VAR_IN_OUT Tipo de variable que combina los dos
y Salida tipos anteriores. Puede ser leída y escri-
ta tanto fuera como dentro de su POU.
Variable Externa VAR_EXTERNAL Es una variable global definida por
una POU, siendo visible y con posibi-
lidades de lectura y escritura por todas
las otras POUs.
Variable Global VAR_GLOBAL Posee las mismas características de una
variable externa.
Variable Ruta de VAR_ACCESS Variable global de uso en las configu-
Acceso raciones como medio de comunicación
entre una y las demás.
Tabla 6.2: Tipos de Variables

1 Un constructor es una palabra especial, escrita normalmente en mayúsculas, empleada para
determinar el inicio y/o fin de un elemento particular de software.
En la Figura 6.1 se observa una representación esquemática de los diferentes

componentes o elementos involucrados en el modelo de software definido por
el Estándar IEC 61131-3.
CONFIGURACIÓN
RECURSO RECURSO RECURSO
Tarea Tarea Tarea Tarea Tarea
Programa Programa Programa Programa Programa
Bloque VAR
de Función LOCAL
Función (FUN)
(FB)
FB FUN
VARIABLES GLOBALES Y DE REPRESENTACIÓN DIRECTA
RUTAS DE ACCESO
HACIA OTRAS CONFIGURACIONES
Figura 6.1: Modelo Definido por el Estándar IEC 61131-3
6.2.2. Partes de una POU

Toda POU consta de tres partes, con las cuales se define completamente su
tipo y funcionalidad deseada. En la primer parte se define el nombre y tipo
de la POU, en la segunda parte se realiza la declaración de tipos de datos y
variables y la última parte consta del código de instrucciones o algoritmo que
define la funcionalidad [8, 9].
Si la POU es una función, en la primer parte debe ir la definición de tipos de
datos. El Estándar IEC 61131-3 permite que las partes de declaración y de códi-
go puedan ser realizadas en cualquiera de los cinco lenguajes de programación
textuales o gráficos definidos en el mismo estándar. Si, por ejemplo, se desea
implementar un bloque de función para el arranque de un motor AC trifásico,
la POU respectiva podría ser la mostrada en la Figura 6.2.
En el estándar se definen un total de cinco lenguajes de programación, de
los cuales tres son gráficos y dos son textuales, permitiendo la portabilidad de
los programas independiente de los proveedores de los PLCs. A continuación
se realiza una corta presentación de cada uno de los lenguajes, ya que su des-
cripción será objetivo de secciones subsecuentes.
Tipo de POU FUNCTION_BLOCK ArranqueMotor
Interfaz de variables VAR_INPUT Iniciar :BOOL; END_VAR

VAR_OUTPUT FIN :BOOL;
Velocid :BYTE; END_VAR
Variables locales VAR PasoYD :BOOL; END_VAR ArranqueMotor
Fin
Parte de declaraciones
Iniciar
Algoritmo Velocid
ALGORITMO
Parte de código
Figura 6.2: Partes de una POU
Texto Estructurado: (Structured Text- ST) Lenguaje de programación de alto

nivel de sintaxis similar a los lenguajes tradicionales de texto como C,
PASCAL, etc.
Listado de Instrucciones: (Instruction List- IL) Lenguaje de programación de

bajo nivel con orientación a máquina, el cual se basa en lenguajes simi-
lares ofrecidos por varios proveedores de PLCs.
Diagrama de Bloques de Funciones: (Function Block Diagram- FBD) Lengua-

je de programación que permite la interconexión gráfica del flujo de con-
trol entre funciones, bloques de funciones y los demás elementos fun-
cionales.
Diagrama Escalera: (Ladder Diagram- LD) Lenguaje gráfico de programación

que se basa en los tradicionales diagramas de lógica cableada, o escalera.
Diagrama Funcional Secuencial: (Sequential Function Chart- SFC) Lenguaje

gráfico de programación que permite describir el flujo de control me-
diante la asignación de tareas en partes que se pueden realizar en forma
secuencial o paralela.
Como ejemplo para los diferentes tipos de lenguajes del estándar, se tiene la
implementación de un control sencillo para una alarma en un banco: si se abre
la caja fuerte en horario laboral se debe encender un indicador de riesgo, pero
si se abre la caja fuerte fuera de horario laboral se debe activar una alarma
sonora:
IF (CajaFuerte=Abierta) AND (Horario=Laboral) THEN

Indicador=1;
ELSE
IF (CajaFuerte=Abierta) AND (Horario<>Laboral) THEN
Alarma=1;
END_IF;
END_IF;
Figura 6.3: Ejemplo de Texto Estructurado

LD CajaFuerte
AND Laboral
ST Indicador
LD CajaFuerte
AND NOT(Laboral)
ST Alarma
Figura 6.4: Ejemplo de Listado de Instrucciones
CajaFuerte &
Indicador
1
Laboral &
Alarma
CajaFuerte
Figura 6.5: Ejemplo de Diagrama de Bloques Funcionales
CajaFuerte Laboral
<Indicador
Laboral
<Alarma
Figura 6.6: Ejemplo de Diagrama Escalera
CajaFuerte
1
Laboral Laboral
2 3
Indicador Alarma
Cancelar Cancelar
Figura 6.7: Ejemplo de Diagrama Funcional Secuencial

6.3. ELEMENTOS COMUNES A LOS LENGUAJES DEL ESTÁNDAR 157
6.3. Elementos Comunes a los Lenguajes del Están-

dar
Como ya se ha dicho, el algoritmo funcional de los programas, bloques de
funciones y funciones puede ser programado empleando cualquiera de los cin-
co lenguajes definidos por el estándar, sin embargo independientemente del
lenguaje seleccionado, ciertas partes de toda POU deben ser definidas siempre
de la misma manera, como es el caso de la declaración de variables, los tipos
de datos, definición del tipo de POU, etc. Para ello se hace necesario introducir
antes que nada un gran número de elementos comunes y características que
aplican para todos los lenguajes [8, 9].
6.3.1. Conjunto de Caracteres

Una condición importante que debe cumplir cualquier lenguaje del están-
dar es su portabilidad entre diferentes sistemas, por tanto toda información en
texto debe estar restringida a ser expresada mediante un conjunto definido de
letras, dígitos y caracteres. Para cumplir con lo anterior se emplea los carac-
teres del estándar ISO 646 denominado como “Basic Table Code”. El estándar
es flexible al permitir alternativas para resolver conflictos debidos a caracteres
con varios significados dependiendo de su contexto o uso regional, sin em-
bargo se prohíbe el empleo de caracteres regionales, aunque se pueden incluir
como extensiones del estándar para una nación determinada.
6.3.2. Identificadores
Los identificadores son mostrados en texto normal y se emplean para dar
nombres a las variables, funciones, nuevos tipos de datos y otros elementos
dentro del lenguaje. Siempre deben iniciar con un caracter que sea diferente
de un dígito y el resto de la cadena se puede componer de letras, dígitos o
líneas de subrayado, sin embargo se prohíbe el uso de dos líneas de subrayado
seguidas. Se debe prestar atención al hecho que los identificadores no son sen-
sibles a mayúsculas, por tanto dos variables llamadas por ejemplo “Activo” y
“ACTIVO” son tratadas como la misma variable; además el estándar sólo exige
la verificación de los primeros 6 caracteres de un identificador para determinar
su unicidad, por lo que dos variables llamadas por ejemplo “Activo_1” y “Ac-
tivo_2” podrían ser las mismas dependiendo del sistema empleado.
6.3.3. Palabras Reservadas

Identificadores especiales que normalmente se escriben en mayúsculas y
que el estándar reserva para definir diferentes construcciones o para iniciar
y terminar elementos determinados del lenguaje. Se permite su escritura en
mayúsculas, minúsculas o mezcla de ambas sin afectar el significado de ellas,
por lo que además se prohíbe su empleo para definir el nombre de variables,

programas u otros elementos.
En la Tabla 6.3 se hace una lista completa de las palabras reservadas por
el estándar IEC 61131-3, la mayoría de ellas se describirán en las secciones si-
guientes, las otras se dejan para que el lector verifique su funcionalidad.
Letra Palabras Reservadas

A ABS, ACOS, ACTION, ADD, AND, ANDN, ANY, ANY_BIT, ANY_DATE,
ANY_INT, ANY_NUM, ANY_REAL, ARRAY, ASIN, AT, ATAN
B BOOL, BY, BYTE
C CAL, CALC, CALCN, CASE, CD, CDT, CLK, CONCAT, CONFIGURATION,
CONSTANT, COS, CTD, CTU, CTUD, CU, CV
D D, DATE, DATE_AND_TIME, DELETE, DINT, DIV, DO, DS, DT, DWORD
E ELSE, ELSIF, END_ACTION, END_CASE, END_CONFIGURATION,
END_FOR, END_FUNCTION, END_FUNCTION_BLOCK, END_IF,
END_PROGRAM, END_REPEAT, END_RESOURCE, END_ STEP, END_STRUCT,
END_TRANSITION, END_TYPE, END_VAR, END_WHILE, EN, ENO, EQ, ET,
EXIT, EXP, EXPT
F FALSE, F_EDGE, F_TRIG, FIND, FOR, FROM, FUNCTION, FUNCTION_BLOCK
G GE, GT
I IF, IN, INITIAL_STEP, INSERT, INT, INTERVAL
J JMP, JMPC, JMPCN
L L, LD, LDN, LE, LEFT, LEN, LIMIT, LINT, LN, LOG, LREAL, LT, LWORD
M MAX, MID, MIN, MOD, MOVE, MUL, MUX
N N, NE, NEG, NOT
O OF, ON, OR, ORN
P P, PRIORITY, PROGRAM, PT, PV
Q Q, Q1, QU, QD
R R, R1, R_TRIG, READ_ONLY, READ_WRITE, REAL, RELEASE, REPEAT, RE-
PLACE, RESOURCE, RET, RETAIN, RETC, RETCN, RETURN, RIGHT, ROL, ROR,
RS, RTC, R_EDGE
S S, S1, SD, SEL, SEMA, SHL, SHR, SIN, SINGLE, SINT, SL, SQRT, SR, ST, STEP, STN,
STRING, STRUCT, SUB
T TAN, TASK, THEN, TIME, TIME_OF_DAY, TO, TOD, TOF, TON, TP, TRANSITION,
TRUE, TYPE
U UDINT, UINT, ULINT, UNTIL, USINT, VAR
V VAR_ACCESS, VAR_EXTERNAL, VAR_GLOBAL, VAR_INPUT, VAR_IN_OUT,
VAR_OUTPUT
W WHILE,. WITH, WORD
X XOR, XORN
Tabla 6.3: Palabras Reservadas IEC 61131-3

En las Figuras 6.2 y 6.3 las palabras reservadas se muestran en mayúsculas.
6.3.4. Comentarios
La gran mayoría de los lenguajes de programación, tanto modernos como
tradicionales, han permitido la inserción de comentarios dentro del cuerpo de
instrucciones, esto con el fin de poder especificar funcionalidades, facilitar el
mantenimiento de los algoritmos o simplemente para clarificar procedimien-
tos.
Todos los lenguajes IEC 61131-3 permiten la inserción de comentarios, aun-
que el Listado de Instrucciones tiene algunas restricciones. Un comentario se
inicia con los caracteres “(*” y se termina con “*)”, se puede colocar en cualquier
ubicación que permita la inserción de al menos un espacio en blanco, aunque
se debe tener en cuenta que los comentarios anidados no se permiten. A con-
tinuación se muestra un ejemplo de comentario:
(*****************************************)
(*****************************************)
(*********Arranque Motor Trifásico********)
(*****************************************)
(*****************************************)
(*Arranque Y-Delta por Transición Abierta*)
(*****************************************)
(*****************************************)
Figura 6.8: Ejemplo de Comentario
6.3.5. Delimitadores
Son símbolos especiales requeridos para la sintaxis de un lenguaje, los cua-
les pueden variar su significado dependiendo de su forma de uso. Por ejemplo,
el símbolo “(“ seguido de un asterisco denota el inicio de un comentario, pero
si se usa solo denota el listado de parámetros de una función que se invoca;
otro ejemplo de símbolo con múltiples usos, y por ende significados, es el “-”,
el cual se puede usar como el operador de sustracción, pero también se puede
emplear como un operador de negación de expresiones.
Algunos de los delimitadores más empleados son los siguientes, teniéndose
en cuenta que sus modos de uso y significados se podrán inferir para la gran
mayoría de forma natural: +, - , #, E, ;, :=, ,(coma), (...), [...], ;, %, =>, <, >, >=,
<=, =, <>, *, **, /, &. El espacio en blanco se considera igualmente como un
delimitador.
6.3.6. Tipos de Datos
6.3.6.1. Tipos de Datos Elementales
Debido al amplio rango de operación de los PLCs hoy en día, se hace nece-
sario que estos soporten una gran variedad de tipos y formatos de datos, entre
los cuales se encuentran los Enteros, Reales, Tiempo, Fecha y Tiempo, Cade-
nas y Booleanos los cuales se constituyen como los tipos elementales de datos
disponibles.
Cuando se habla de tipos de datos siempre se hace una relación con aque-
llos datos especiales que representan valores fijos para un tipo de dato dado,
normalmente denominados como constantes, a los cuales el estándar los llama
Literales.
Los literales en algunas ocasiones pueden presentar problemas de ambi-

güedad en el valor que se desea representen en relación con el tipo de dato
empleado, por ejemplo si se desea indicar que el número 547 está en base 8
y no en base 10 se hace necesario introducir un delimitador para definir con
claridad el tipo de dato, en el caso particular del ejemplo podría ser 8#547, o
este mismo número en base 2 podría ser ingresado como 2#101_100_111 donde
el caracter “_” es permitido por el estándar para fines de claridad sin introducir
significado alguno.
En la Tabla 6.4, se muestra un listado completo de los tipos elementales de

datos disponibles en el estándar y ejemplos de literales para cada uno de ellos,
además se puede observar el empleo de varios delimitadores.
Es importante destacar de la Tabla 6.4 como el tamaño requerido para los

tipos de datos Duración, Fecha y Tiempo y de las Cadenas depende de la im-
plementación realizada, además para el tipo de dato Cadena existe un conjunto
de caracteres reservados que se pueden emplear al post ponerlos al indicador
de caracteres no imprimibles, “$”, y con los cuales se puede relacionar acciones
de control sobre las cadenas a imprimir. Por ejemplo, $L indica un caracter de
alimentación de línea, $N caracter de nueva línea, $P caracter de nueva pági-
na, $R caracter de retorno de carro y $T caracter de tabulación. Estos caracteres
de control se pueden escribir en mayúsculas o minúsculas y también se puede
usar su valor hexadecimal en dos dígitos.
Un caso especial se presenta cuando se desea imprimir el caracter de co-

milla simple, el cual a su vez se emplea para iniciar y terminar un literal de
cadena (ver ejemplo de literales para cadenas en la Tabla 6.4), en este caso se
usa $’ para indicar su impresión como en el caso de la siguiente cadena: ’Aviso
de $’Alarma$’ ’ lo cual dará como resultado visible al usuario: Aviso de ’Alar-
ma’.
Tipos de Datos Descripción Bits Rango o Uso

Enteros (Integer)
SINT Entero corto 8 -128 a +127
INT Entero 16 -32768 a +32767
DINT Entero doble 32 -231 a +231 -1
LINT Entero largo 64 -263 a +263 -1
USINT Entero corto sin signo 8 0 a 255
UINT 16 0 a +216 -1
Entero sin signo
UDINT 32 0 a +232 -1
Entero doble sin signo
ULINT 64 0 a +264 -1
Entero largo sin signo
Ejemplos de Literales 16#2AF 2AF en base 16
USINT#135 135 tipo USINT
Reales (Real)
REAL Real 32 ±10±38
LREAL Real largo 64 ±10±308
Ejemplos de Literales +2_145.021 +2,145.021
REAL#+2.4E-03 0.0024 tipo REAL
Duración (TIME)
TIME Duración de tiempo Según Tiempo enlasado
Ejemplos de Literales T#63h12m10s 1 h, 15 min y 10 s
TIME#3.5m_10ms 3 min, 30 s y 10 ms
Fecha y Tiempo
(Date and Time)
DATE Fechas calendario (D) Según Fechas
TIME_OF_DAY Hora del día (TOD) Según Horas reloj
DATE_AND_TIME Fecha y hora día (DT) Según Fecha y hora día
Ejemplos de Literales date#2007-10-31 31 de octubre de 2007
TOD#15:30:30 3 pm, 30 min y 30 seg
DT#2005-07-12-17:46:12 12 de Julio de 2005 y
5pm, 46 min y 12 seg
Cadenas (Strings)
STRING Cadenas de caracteres Según Guarda texto
Ejemplos de Literales ’Inicio de Arranque’ Mensaje de inicio
’Fin de Arranque $r’ Mensaje con caracter de
retorno de carro
Cadenas de Bits
(Bit String)
BOOL Cadena de un bit 1 Estados lógicos
BYTE Cadena de 8 bits 8 8 bits de datos
WORD Cadena de 16 bits 16 16 bits de datos
DWORD Cadena de 32 bits 32 32 bits de datos
LWORD Cadena de 64 bits 64 64 bits de datos
Ejemplos de Literales BYTE#1111_0000 11110000
16#DC1A Asignación a WORD
FALSE Asignación 0 a BOOL
Tabla 6.4: Tipos de Datos Elementales

6.3.6.2. Datos Genéricos

Los tipos de datos elementales se han organizado en una estructura je-
rárquica de acuerdo con propiedades similares entre ellos, por ejemplo todos
los tipos de datos Enteros comparten ciertas propiedades, lo mismo se puede
decir de los tipos de datos Reales. A un nivel mayor, los tipos de datos En-
teros y Reales comparten ciertas propiedades entre sí. De estas agrupaciones
jerárquicas salen los tipos de datos genéricos, los cuales mostrados de menor a
mayor nivel son:
ANY_INT el cual hace referencia a cualquiera de los tipos de datos enteros
ANY_REAL el cual hace referencia a cualquiera de los tipos de datos reales
ANY_NUM el cual hace referencia a cualquiera de los dos tipos anteriores

ANY_INT o ANY_REAL
ANY_DATE el cual hace referencia a cualquiera de los tipos de datos de fecha

y tiempo
ANY_BIT el cual hace referencia a cualquiera de los tipos de datos de cadenas

de bits
ANY_ELEMENTARY el cual hace referencia a cualquiera de los tipos de datos

elementales
ANY es el nivel mayor de jerarquía y comprende a cualquiera de los tipos de

datos
Estos tipos de datos genéricos se emplean para describir variables de entrada

y/o salida en bloques de funciones o funciones las cuales pueden tener varios
tipos de datos, y se les conoce como Variables Sobrecargadas. Un ejemplo de este
tipo de funcione es MIN(), la cual está descrita mediante el uso de tipos de
datos genéricos, lo cual muestra que esta misma función se puede emplear en
un amplio rango de tipos de datos diferentes.
Los tipos de datos que define el usuario, Datos Derivados, quedan incluidos
dentro de la categoría ANY. Los tipos de datos genéricos no se pueden em-
plear dentro de la parte de declaración de variables en las POUs creadas por el
usuario y su uso se restringe a explicar la interfaz de llamado de las funciones
y bloques de funciones estándares del lenguaje.
6.3.6.3. Propiedades de Tipos de Datos Elementales

A un tipo de dato elemental se le puede asignar varias propiedades. Una
de estas propiedades común a todos los tipos es el Valor Inicial, por defecto los
valores iniciales de las variables se fijan en cero para las numéricas y de tiempo,
cadenas vacías para las Strings, False (0) para las de Bits y 0001-01-01 para las
fechas.
Otra propiedad común a todos los tipos de datos es la Enumeración, la cual

asigna nombres a los valores que puede asumir una variable determinada,
donde cada nombre es convertido adecuadamente por el sistema en código
apropiado.
Una propiedad que se podría extender a varios tipos de datos, pero que de
acuerdo con el estándar sólo está definida para los tipos Enteros es Range, ésta
consiste en limitar el rango entre los cuales una variable de este tipo puede
asumir valores.
Otras dos propiedades bien importantes, y quizá las de mayor utilidad, son
las de Array y Structure. En la primera de ellas varios elementos del mismo tipo
son combinados en un solo arreglo, permitiéndose su uso anidado, caso en el
cual se formarían arreglo de varias dimensiones. En la propiedad de Structure
varios elementos de distintos tipos de datos se combinan para formar un nuevo
tipo de dato.
Los arreglos (Arrays) son disposiciones ordenadas de datos del mismo tipo,
los cuales se pueden acceder mediante un índice que se encuentra dentro de
unos límites apropiados de acuerdo al tamaño del arreglo. La mayoría de los
sistemas modernos de PLCs permiten el control de error para acciones que in-
tentan acceder a posiciones dentro de un arreglo que están fuera de los límites,
o tamaño, del mismo. El número de índices necesarios para acceder un elemen-
to particular dependerá del número de dimensiones, por ejemplo, para una
matriz (2D) serán necesarios dos índices para poder apuntar hacia un elemen-
to cualquiera. La forma de definirlos se verá más adelante, aunque se resalta el
hecho que el estándar permite que los arreglos se puedan definir directamente
en la parte de declaración de variables sin necesidad de una declaración previa
de tipo de dato.
Las estructuras (Structures) son colecciones de elementos de diferentes tipos,
entre las cuales pueden haber tipos elementales, tipos derivados e incluso otras
subestructuras en una organización jerárquica. Las dos palabras reservadas
STRUCT y END_STRUCT se emplean para indicar el inicio y fin, respectiva-
mente, de la declaración de una nueva estructura.
6.3.6.4. Tipos de Datos Derivados
Son tipos de datos que se forman con base en los tipos elementales y sus
propiedades, permitiéndose así al usuario la creación personalizada de estruc-
turas complejas de datos adecuadas para una aplicación dada. Estos tipos de-
rivados son globales para todo un proyecto y se emplean para declarar varia-
bles mediante el uso de nombres, en la misma forma que se hace con los tipos
elementales. La forma de definir estos tipos de datos es textual y para ello se
emplean las palabras reservadas TYPE y END_TYPE para indicar su inicio y
fin. Si por ejemplo, se desea crear un nuevo tipo de variable que refleje toda la
información de los motores de una planta industrial se podría crear un tipo de
dato como el siguiente:
TYPE
Rpm :INT(0..10000); (*Propiedad de rango*)
MotMaq :ARRAY[1..20]OF Rpm; (*Propiedad arreglo*)
MotLin :ARRAY[1..10]OF MotMaq; (*Propiedad arreglo*)
Trabajo :(Paro, Mant, Prod); (*Propiedad enumeración*)
Archivo : (*Nombre de la estructura*)
STRUCT
Nombre :STRING; (*Tipo elemental de dato*)
Estado :Trabajo:=Paro; (*Tipo enumerado
Motores :MotLin; inicializado*)
(*Tipo arreglo*)
END_STRUCT;
END_TYPE
Figura 6.9: Ejemplo de Declaración de Tipo de Dato Derivado
En el ejemplo mostrado en la Figura 6.9 se muestra la forma de definir tipos

de datos derivados haciendo uso de los tipos elementales y de sus propiedades.
El tipo Rpm es la velocidad que se ha definido con un rango de valores enteros
aceptables entre 0 y 10000, MotMaq es un arreglo donde se puede guardar el
valor de velocidad de hasta 20 motores para una misma máquina, cada una de
las cuales es del tipo Rpm definido previamente. MotLin es otro arreglo de un
máximo de 10 elementos representado a cada una de las máquinas que pueden
conformar una línea de producción, donde cada elemento son los motores de
cada una de las máquinas tal como se definió en el tipo MotMaq. El tipo Traba-
jo posee la propiedad de enumeración y cada uno de sus elementos se ingresa
como un nombre pero el sistema de programación convierte estos elementos al
código correcto, normalmente a valores enteros iniciando con un valor numéri-
co de uno. En el caso de este ejemplo particular, para determinar el estado de
trabajo actual de la línea se han definido los estados de operación paro, man-
tenimiento y producción (Paro, Mant, Prod). En el ejemplo de la Figura 6.9,
Archivo es un dato tipo estructura el cual se ha formado de otros datos de
diferente naturaleza y contiene a su vez datos elementales y datos derivados,
por ejemplo Nombre es un tipo de dato elemental, mientras Estado es del tipo
de dato derivado Trabajo pero ha sido inicializado con el valor “Paro”. Final-
mente Motores es otro elemento de la estructura denominada Archivo y es del
tipo de dato derivado MotLin.
Todas las propiedades descritas para los datos de tipo elemental se extien-
den a los datos derivados con la misma restricción dada para la propiedad
Range. Además en general, los tipos de datos derivados pueden componerse
de otros tipos derivados siempre y cuando no se cause recursión, es decir, un
tipo derivado se componga de otro y a su vez este último se componga del
primero. Como consecuencia de la extensión de la propiedad Valor Inicial a
tipos derivados de datos, ellos se pueden inicializar en valores que se deben
definir en la parte de declaración del tipo o de una variable, aunque si lo ante-
rior no se realiza los tipos derivados conservan los valores por defecto de los
tipos elementales que los componen. La inicialización de valores en el caso de
los arreglos y las estructuras se puede realizar para cada uno de los elemen-
tos, a continuación se muestran dos ejemplos de como realizar la definición de

valores iniciales en el caso de estructuras de este tipo:
MotMaq: ARRAY[1..20]OF Rpm:=[10(0), 4(1800), 6(3600)];
MotEmpresa: Archivo (Estado:=Mant);
En el caso de MotMaq se ha inicializado las diez primeras componentes del

arreglo en un valor de 0, las cuatro siguientes componentes en 1800 y las últi-
mas seis en 3600. Para MotEmpresa definido como de tipo Archivo se ha ini-
cializado la componente Estado en la calidad de Mant, pero los demás valores
iniciales de los elementos de este tipo permanecerán igual a los definidos para
Archivo o en los valores por defecto de los tipos de datos elementales en caso
de no haber sido inicializados, ver Figura 6.9.
6.3.7. Variables
Existen varios tipos de variables las cuales se declaran, al igual que los tipos
de datos, en la parte de declaraciones de una POU y dichos tipos dependen de
su funcionalidad dentro de la POU. La definición de todos los tipos inicia con
una palabra reservada que indica el tipo, pero siempre termina con END_VAR.
Si dentro de un mismo tipo de variable existe mas de una variable del mis-
mo tipo de dato, éstas se pueden definir como una lista separada mediante
el delimitador coma (,). Además las variables poseen propiedades que tam-
bién pueden ser definidas dentro de su declaración, entre las cuales están: las
propiedades de los tipos de datos declarados ya sean elementales o derivados,
declaración de valores iniciales, declaración de límites adicionales a arreglos y
declaración de atributos.
En las secciones siguientes se verá los tipos específicos de variables dispo-
nibles con su aplicación y los atributos que se pueden definir para cada una de
ellas.
6.3.7.1. Tipos de Variables
Variables Internas: Es el listado de variables que se usan dentro de la POU y

que se comportan de forma análoga a las variables locales de los lengua-
jes tradicionales de programación, es decir, ellas sólo pueden ser acce-
didas dentro de la POU que las define. Su declaración inicia con la pa-
labra reservada VAR y termina con END_VAR y se puede realizar en
cualquiera de los tres tipos de POU ya descritos.
Variables de Entrada: Es el listado de variables que se comportan como pa-

rámetros de entrada para una POU y los cuales son suministrados por
fuentes externas de datos. Esta clase de variable puede ser definida en
todo tipo de POU y su declaración debe iniciar con la palabra reservada
VAR_INPUT y terminar con END_VAR.
Variables de Salida: Es el listado de variables que se comportan como pará-

metros de salida de una POU y son consecuentemente escritas hacia va-
riables externas. Esta clase de variable se puede definir sólo en los pro-
gramas o bloques de funciones más no en las funciones. Su declaración
inicia con la palabra reservada VAR_OUTPUT y termina con END_VAR.
Variables de Entrada/Salida: Es el listado de variables que actúan simultánea-

mente como parámetros de entrada y salida a una POU y los cuales se
pueden modificar a su interior, aunque estas variables son guardadas
como externas a la POU que las define. Su acceso externo es igual al
definido para las variables de salida. Un ejemplo de uso de este tipo de
variables es cuando un mismo bloque funcional puede realizar varias ta-
reas, éste sería el caso de un bloque de función capaz de realizar las ta-
reas de Arranque, Operación y Paro de un motor AC trifásico. Declaran-
do una variable de entrada/salida MODO, al inicio de la ejecución una
variable externa escribirá en MODO la tarea Arranque, pero una vez este
bloque de función realice dicha labor escribirá en MODO el valor Ope-
ración indicando el estado actual del motor y el cual se puede emplear
como validación para el inicio de otras tareas. La declaración de este tipo
de variable inicia con la palabra reservada VAR_IN_OUT y termina con
END_VAR, aunque dicha declaración no se puede realizar en las POUs
de tipo función.
Variables Globales: Las variables globales se pueden declarar a nivel de con-

figuración, recurso o programa y pueden ser accedidas por cualquier
POU existente dentro de ellos. Su función es permitir el acceso a valores
de variables desde el interior de los programas y bloques de funciones.
Su declaración inicia con la palabra reservada VAR_GLOBAL y termina
con END_VAR.
Variables Externas: Son declaradas dentro de las POUs y su función es permi-

tir el acceso a variables globales definidas a nivel de configuración, recur-
sos o programa. Su declaración inicia con la palabra reservada VAR_EX-
TERNAL y termina con END_VAR.
Variables Temporales: Son variables definidas por el estándar como variables

declaradas dentro de una POU que son ubicadas en un área temporal
de memoria y las cuales son liberadas una vez la POU indique su fin
de ejecución. Su declaración se realiza mediante la palabra reservada
VAR_TEMP y termina con END_VAR.
Variables de Representación Directa: Este tipo de variable es empleada para

hacer referencia directa a posiciones de memoria en un PLC sin necesi-
dad de emplear un identificador. Su uso puede limitar la reutilización
de código cuando se emplean en programas o bloques de funciones. La
sintaxis de una variable de representación directa tiene la forma de la
siguiente cadena: %AB#. En la anterior cadena % es el caracter de inicio,
A representan la región de memoria del PLC a la cual pertenece la va-

riable y que puede ser memoria de entrada (I), memoria de salida (Q) y
memoria interna (M); B representa el tipo de memoria la cual puede ser
Bit (X), Byte (B), Word (W) Doble Word (D) y Long Word (L); finalmente
# es una dirección numérica en formato multi-dígito jerárquico donde la
parte más significativa se encuentra a la izquierda y su significado de-
pende de cada fabricante. La variable de representación directa %QX2.3
es la variable de salida tipo bit para la palabra 2 bandera 3. Cuando, co-
mo en el ejemplo anterior, el tipo de memoria es Bit (X) se puede omitir
ésta en la cadena de la variable de representación directa, con lo cual la
cadena anterior queda %Q2.3.
Las variables de representación directa también pueden ser declaradas
empleando un identificador, caso en el cual se denominan Variables Sim-
bólicas. A continuación se muestra un ejemplo de como realizar la decla-
ración de este tipo de variable:
AT %IB2: Byte; (*Entrada Byte en dirección 2 tipo representación

directa*)
SENSOR AT %IW4: WORD; (*Salida Word en dirección 4 tipo variable

simbólica*)
Variables MultiElemento: El estándar se refiere a los arreglos y estructuras

como variables multi-elemento, por lo que a las variables de un solo ele-
mento se les denomina como variables de elemento simple. Las defini-
ciones de los tipos de datos para variables multi-elemento se realizan de
la forma descrita para tipos de datos derivados.
Variables de Acceso: Es el listado de variables por medio de las cuales otros

programas basados en el estándar IEC 61131-3 y otros dispositivos remo-
tos podrán hacer referencia a ciertas variables. Este tipo de variable sólo
puede hacer referencia a variables de entrada o salida en un programa,
a variables globales y a variables de representación directa. Las variables
anteriores pueden, a su vez, hacer referencia a un tipo de dato multi-
elemento o a un elemento particular del mismo. Su declaración inicia con
la palabra reservada VAR_ACCESS y termina con END_VAR.
6.3.7.2. Atributos de las Variables
El estándar define un conjunto de atributos con los cuales se puede realizar

la asignación de propiedades adicionales a las variables declaradas. Estos atri-
butos los podemos dividir en dos grupos principales, uno en el cual el atributo
afecta a todo un conjunto de variables declaradas y otro que afecta a cada va-
riable de forma individual.
Al primer grupo pertenecen los atributos RETAIN y CONSTANT los cuales

se deben colocar enseguida de la palabra reservada que define al grupo de va-
riables que se desea cubrir. RETAIN se emplea para indicar variables cuyos
valores no se deben perder durante un corte de energía y que por ende son
soportadas mediante batería interna, se puede emplear con variables de tipo
VAR, VAR_OUTPUT y VAR_GLOBAL. CONSTANT se emplea para indicar
variables cuyos valores no pueden ser cambiados durante la ejecución de un
programa y por lo que en realidad deben ser tomadas como constantes y no
como variables, se puede emplear con variables de tipo VAR y VAR_GLOBAL.
El uso simultáneo de los dos atributos anteriores no tiene sentido y por tanto
no es permitido por el estándar.
En el segundo grupo se encuentran cuatro atributos que deben ser especi-
ficados de forma individual para cada variable. R_EDGE y F_EDGE hacen
referencia a variables booleanas con activación por flanco de subida o baja-
da respectivamente y según el estándar sólo están definidos para variables de
tipo VAR_INPUT aunque pueden ser extensibles a VAR y VAR_GLOBAL. Los
atributos READ_ONLY y READ_WRITE se reservan de forma expresa para el
tipo VAR_ACCESS y además son los únicos permitidos para este tipo de varia-
ble. READ_ONLY indica que un dispositivo o programa remoto sólo puede
leer la variable referenciada, mientras que READ_WRITE indica que dicha
variable se puede leer y/o escribir.
A continuación, en la Figura 6.10, se presenta un ejemplo en el cual se puede
comprender la forma y sintaxis para empleo de los anteriores atributos.
VAR_INPUT
Inicio :BOOL (*Atributo de flanco de subida*)
END_VAR R_EDGE;
VAR CONSTANT
Modo (*Variable tipo Bit con atributo
END_VAR :Bit:=2#1; Constant fijada a un valor de 1
VAR_OUTPUT binario*)
Salida1, RETAIN
Salida2 :BYTE; (*Variables tipo Byte con atributo
END_VAR Retain*)
Figura 6.10: Ejemplo de Declaración de Atributos a Variables
Como se puede observar los atributos van luego de un delimitador de espa-

cio en blanco inmediatamente a continuación de la palabra reservada que hace
referencia a los elementos afectados. En el ejemplo anterior, para el caso de la
variable Inicio que es afectada por un atributo individual, éste se debe colocar
luego del tipo de dato, mientras que en el caso de las variables Modo, Salida1
y Salida2 ellas se afectan grupalmente por lo que el atributo se coloca luego del
tipo de variable.
6.3.7.3. Inicialización de Variables
Cuando una configuración o recurso arranca se le asigna un valor inicial

a todas las variables, el cual dependerá de la información especificada por el
programador en la parte de declaración de la variables o de sus tipos de datos
elementales y derivados. Todas las variables poseen un valor inicial intrínseco,
excepto las de tipo Externas y de Entrada/Salida, lo cual se debe en el caso de
las externas a que son inicializadas cuando se declaran como globales y en el
caso de las de Entrada/Salida a que hacen referencia (son punteros) y no son
variables en sí.
Una variable puede asumir un valor inicial de acuerdo a un orden priori-
tario ascendente de la siguiente forma:
1. Valor inicial desde el tipo de dato elemental
2. Valor inicial desde el tipo de dato derivado
3. Valor inicial en la declaración de la variable
4. Valor almacenado para la variable si posee el atributo RETAIN
En la anterior lista el numeral cuatro posee la prioridad más alta, sin embargo
se debe diferenciar entre dos tipos diferentes de arranque, uno proveniente
luego de cargar por primera vez un programa o posterior a un paro por error
o solicitud del usuario y que se denomina Arranque en Frío caso en el cual el
numeral cuatro no se lleva a efecto y la prioridad en los valores iniciales la
toman los puntos uno a tres con mayor prioridad en éste último. Otro tipo de
arranque es el posterior a un paro por corte en potencia y el cual se denomina
Arranque en Caliente y donde el punto cuatro es el que tiene la mayor prioridad.
6.3.8. Tipos de Unidades de Organización de Programa

Existen tres formas diferentes de definir unidades de organización de pro-
gramas (POUs), las cuales son: Funciones, Bloques de Funciones y Programas.
Su finalidad es la creación estructurada de proyectos en PLCs al permitir la
reutilización de software. Al igual que con los tipos de datos y nombres dados
a las variables, se requiere de un identificador para declararlas, acción que es
conocida como Instancia. Cuando se declaran varias variables del mismo tipo
de dato pero con diferentes nombres, se crea una copia (instancia) de cada una
en memoria, así mismo cuando lo declarado son POUs estas copias contiene
los valores de las variables locales, de entrada y de salida, lo cual significa que
la instancia guarda los valores de datos locales así como los parámetros de en-
trada y salida de cada una.
A continuación se describirá en más detalla cada una de tres POUs definidas
por el estándar.
6.3.8.1. Funciones
Son un elemento de software con una funcionalidad definida y que ante un

conjunto de parámetros particulares de entrada siempre entregan el mismo va-
lor primario como respuesta. En forma general el tipo de dato de salida de una
función es del mismo tipo de dato de la entrada, aunque se pueden presentar
excepciones a esta regla como se verá más adelante. Este tipo de POU se carac-
teriza por que ante un mismo valor en las entradas siempre se producirá el mis-
mo valor en la salida, este sería el caso por ejemplo de la función seno, SIN(),
la cual ante un mismo parámetro siempre retornará el mismo valor de salida.
Aunque lo anterior parece evidente para todo tipo de función, en ocasiones se
requiere que la respuesta varíe de una ejecución a otra así los parámetros de
entrada sigan siendo los mismos (como en el caso de una función de conteo, la
cual produce una salida en incremento o decremento en relación al último valor
producido), este tipo de comportamiento no se puede lograr con las Funciones
definidas por el estándar y para ello se requiere de los Bloques de Funciones los
cuales se verán en la sección siguiente. En definitiva una función no puede
guardar valores dentro de variables internas.
El usuario puede crear nuevas funciones, adicionales a las estandarizadas,
para lo cual se debe iniciar la declaración con la palabra reservada FUNCTION
y terminar con END_FUNCTION. El nombre dado a la función se debe colocar
a continuación de la palabra de inicio separado por el delimitador espacio en
blanco y debe tener definido su tipo de dato. Ya que las funciones sólo poseen
un único valor de salida, el mismo nombre de la función actúa como el acceso
a dicho dato.
La declaración de una función en general contiene una lista de parámetros
de entrada y variables internas al final de la cual sigue el algoritmo que descri-
be la funcionalidad deseada. Este algoritmo se puede describir en cualquiera
de los lenguajes del estándar menos en SFC. Los únicos tipos permitidos para
la declaración de variables en las funciones son VAR y VAR_INPUT, aunque
una enmienda de la segunda edición de la norma permitió que las entradas a
las funciones sean declaradas como de tipo VAR_IN_OUT lo cual implica que
las variables puedan ser ingresadas para modificación dentro de la función.
La norma permite, más no exige, que una misma función provea la sobrecar-
ga de tipos de datos, esto es que una misma función se pueda emplear con la
misma funcionalidad pero sobre tipos de datos diferentes aunque relacionados.
Un ejemplo de una función de este tipo es la función raíz cuadrada (SQRT), la
cual puede ser empleada con cualesquiera de los tipos de datos pertenecientes
a ANY_NUM, ya que la misma función se puede emplear independiente de si
el tipo de dato es por ejemplo REAL o LREAL y por ende la respuesta debe
ser en el mismo tipo de dato de la entrada. Si un fabricante decide no imple-
mentar la sobrecarga de las funciones, entonces el estándar especifica que debe
proveer una función por cada tipo de dato donde el nombre de la función debe
ser el nombre estándar de la misma seguida de un guión bajo y el tipo de dato
específico de la función. De lo anterior, si por ejemplo un fabricante implemen-
ta la sobrecarga de funciones entonces la función raiz cuadrada sólo se debe
denominar SQRT, mientras que si no la implementa entonces debe existir una

función por cada tipo de dato, caso en el cual si el tipo de dato es REAL o LRE-
AL la función ahora se debe denominar entonces SQRT_REAL o SQRT_LREAL
respectivamente.
En ciertas ocasiones será necesaria la conversión entre tipos de datos con el
fin de poder realizar ciertas operaciones matemáticas, de comparación u otras,
ya que el mismo estándar exige verificación estricta sobre los tipos de datos por
parte del compilador, quien debe asegurar su consistencia. El estándar define
que las funciones para conversión entre tipos de datos deben tener la forma
<Tipo Entrada>_TO_<Tipo Salida>, así por ejemplo el nombre de la función
para convertir un entero a real debe ser INT_TO_REAL. La conversión de un
dato de punto flotante a uno entero implica la pérdida de la parte fraccional y el
redondeo debe estar en complacencia con el estándar IEC 559. La norma igual-
mente pide la detección de errores cuando la conversión produce un número
que desborda la capacidad de representación de destino, lo cual puede ocurrir
cuando, por ejemplo, se convierte un dato de tipo UDINT a uno de tipo UINT
ya que el rango de representación del segundo es menor que el del primero.
Ejemplo Se requiere implementar una función que evalúe el discriminante de

una ecuación cuadrática. En este caso las entradas serán las constantes A,
B y C de la ecuación cuadrática, la cual tiene la forma Ax 2 + Bx + C = 0 y
la salida será una variable booleana que indica con un valor de verdadero
si las raíces son reales o de lo contrario si son complejas: B 2 − 4AC ≥ 0.
FUNCTION DISCR :BOOL:=FALSE (*Se inicia en

VAR_INPUT Falso*)
A, B, C :LREAL;
END_VAR (*Entradas tipo
VAR LREAL*)
EVALUAR :LREAL;
END_VAR
(*Variable tipo
LREAL*)
EVALUAR := B* -(4*A*C);
IF EVALUAR >= 0 THEN
DISCR := TRUE;
END_IF;
END_FUNCTION
Figura 6.11: Función que Evalúa Discriminante en Ecuación Cuadrática
En el ejemplo anterior la función posee tres parámetros de entrada, los cuales

cuando la función es invocada desde otra función, bloque de función o progra-
ma pueden ser asignados como valores provenientes desde literales, valores
o expresiones. El nombre de los parámetros para la función invocada se toma
desde los identificadores asignados a cada variable de entrada que se declaró al
definir el tipo de función. Por ejemplo, a continuación se muestran tres formas
diferentes de asignar valores a los parámetros de la función DISCR cuando es

invocada:
DISCR1 := DISCR(A:=2, B:=3,

C:=1);
DISCR2 := DISCR(B:=4+1, A:=2,
C:=1);
DISCR3 := DISCR(B:=3, C:=1);
Figura 6.12: Ejemplo de Invocación de Función
DISCR1 es evaluada mediante la función DISCR con parámetros dados to-

dos como literales, en DISCR2 se puede observar que los parámetros se pueden
ingresar en cualquier orden y en DISCR3 hace falta un parámetro, caso en el
cual a A le es asignado el valor por defecto para un dato de tipo LREAL (o
sea cero). Sin embargo la mayoría de las funciones estandarizadas no poseen
nombres para los parámetros debido a que son evidentes y explicativos por si
mismos, por lo que estas funciones se invocan mediante una lista de paráme-
tros, un ejemplo es nuevamente la función raíz cuadrada donde es claro que el
valor entre paréntesis, SQRT(x), es el que se desea evaluar.
Cuando las funciones son empleadas en los lenguajes gráficos de progra-
mación del estándar LD (Diagrama Escalera) y FBD (Diagrama de Bloques de
Funciones) ellas poseen una entrada y una salida adicionales denominadas
respectivamente como EN y ENO. Estas dos variables son definidas de for-
ma implícita tanto para las funciones estandarizadas como cuando se define
un nuevo tipo de función y por ende no requieren ser declaradas, sin embar-
go ellas pueden ser accedidas dentro del cuerpo de la función como parte de
su implementación. La entrada EN (Enable) es una habilitación de ejecución
y debe tener un valor de TRUE para poderse ejecutar el conjunto de instruc-
ciones en el cuerpo de la función. La salida ENO (Enable Output) es puesta
automáticamente en un valor de TRUE cuando la ejecución de la función se
realiza exitosamente. Cuando EN tiene un valor de FALSE siempre la salida
ENO tomará un valor igual, sin embargo cuando EN tiene un valor de TRUE
inicialmente ENO toma un valor de TRUE pero programáticamente dentro del
cuerpo de la función este valor puede ser cambiado, lo cual puede ocurrir si
durante la ejecución ocurren errores, aunque el estándar exige que el compi-
lador ponga automáticamente ENO en FALSE ante la ocurrencia de alguno de
los tipos de errores definidos por el mismo estándar. Para poder realizar la an-
terior implementación, las palabras EN y ENO son reservadas en los lenguajes
descritos, y aunque una enmienda del estándar permitió la implementación de
estas variables en texto estructurado, para poder permitir una posible conver-
sión de código entre lenguajes también deben ser reservadas en IL y ST.
Con la ayuda de las variables EN y ENO de las funciones se puede realizar
una implementación fácil de control de error al conectar la variable de salida
ENO de una función a la variable de entrada EN de otra, lo cual impedirá la
ejecución de funciones posteriores a la ocurrencia de errores o ante situaciones

programadas.
Ejemplo Se plantea la necesidad de sumar dos números reales y posterior-
mente obtener la raíz cuadrada de dicha suma. Si la suma efectuada es
negativa la raíz cuadrada no es un número real y por tanto no se podría
efectuar, entonces un posible código de control para esta situación en ST
se muestra a continuación.
SUMA := ADD(A, B, ENO=>OkSuma);

IF OkSuma THEN
IF SUMA >= 0 THEN
POSITIVO := TRUE;
END_IF;
RAIZ := SQRT(SUMA, EN:=POSITIVO,
ENO=>OkRaiz);
END_IF;
Figura 6.13: Uso de las Variables EN y ENO de una Función
Del ejemplo anterior es importante resaltar como se ha empleado la salida ENO

de cada una de las funciones para ir controlando la ejecución. Se puede obser-
var además que el delimitador =>se emplea para asignar el valor de ENO en
otra variable y que para realizar la suma se ha empleado la función ADD la
cual es idéntica al operador de texto estructurado “+”. Igual analogía ocurre
con las funciones y operadores de resta (SUB y -), multiplicación (MUL y *),
división (DIV y /), módulo (MOD y MOD), exponencial (EXPT y **) y de asig-
nación (MOVE y :=). Los operadores de suma y multiplicación se denominan
extensibles ya que el número de parámetros de entrada puede variar, mientras
que los demás no presentan esta característica.
En la Figura 6.13 también es de resaltar el empleo de la función de com-
paración “mayor o igual que”. Todas las funciones de comparación siempre
retornarán un tipo de dato BOOL y se pueden emplear con todos los tipos de
datos, además también poseen un operador en texto estructurado para cada
una así: mayor que (GT y >), mayor o igual que (GE y >=), igual (EQ y =),
menor que (LT y <), menor o igual que (LE y <=) y desigualdad (NE y <>).
Con frecuencia, la evaluación de una condición se compone de varias ope-
raciones lógicas (en la Figura 6.13 del ejemplo anterior la condición de cada uno
de los dos IF es directamente una variable booleana). En general estas opera-
ciones pueden ser realizadas sobre datos de tipo Bit String con la operación
lógica efectuada sobre bits en la misma posición, pero cuando el tipo de da-
to es BOOL entonces se tendrá una operación lógica binaria. Las funciones
booleanas definidas por el estándar son las siguientes: AND, OR, XOR y NOT
con las cuales se puede fácilmente obtener cualquier otra función o realizar im-
plementaciones de operaciones más complejas. En los lenguajes gráficos LD y
FBD las funciones OR y XOR poseen representación gráfica para cada una de
ellas, mientras que las funciones AND y NOT aunque poseen representación
gráfica también se pueden emplear de forma textual.
6.3.8.2. Bloques de Funciones

Permiten la evaluación de un algoritmo o acciones a partir de un conjunto
de datos, los cuales pueden ser las variables de entrada, las variables internas
y las mismas variables de salida, creando así un nuevo conjunto de valores
para las variables de salida y para las variables internas. Los bloques de fun-
ciones permiten sostener valores de datos entre ejecuciones los cuales a su vez
se pueden emplear como medio para recordar estados anteriores.
La definición de un tipo de bloque de función se realiza iniciando con la pa-
labra reservada FUNCTION_BLOCK y terminando con la palabra END_FUNC-
TION_BLOCK, y dentro de las cuales se especifica la estructura de datos y el
algoritmo. Para el uso del bloque de función se debe especificar una instancia
del mismo, mediante la cual se determina un conjunto específico de datos con
estructura igual a la definida en el tipo de bloque de función asociado. Esta
instancia se puede invocar ya sea como un bloque gráfico de una red o por un
llamado en los lenguajes textuales y además se puede emplear en otras defini-
ciones de tipo de programas o bloques de funciones.
La declaración de un tipo de bloque de función se compone de dos partes
principales, de las cuales la primera contiene la declaración del listado de va-
riables de entrada, salida e internas y una segunda parte con el algoritmo o des-
cripción funcional y que se puede realizar en cualquiera de los cinco lenguajes
del estándar.
A continuación se muestra la creación de un bloque de función denominado
CONTADOR.
Ejemplo Crear un bloque de función que implemente la funcionalidad de con-

teo ascendente y descendente de acuerdo con lo solicitado por una entra-
da de control denominada MODO, la cual además debe permitir reiniciar
y sostener el valor de la variable de conteo.
Para este bloque de función se emplea una variable de entrada que se
denomina MODO y la cual permite una de entre cuatro posible opera-
ciones diferentes: RESET, ASC, DES y RET. Cuando el valor de MODO
sea RESET el valor de la salida será siempre cero, cuando sea ASC o DES
se debe efectuar el conteo ascendente o descendente respectivamente y
finalmente para el valor de RET se debe retener el último valor de la sali-
da. Dadas las anteriores consideraciones es claro que la única variable de
entrada es MODO, y puede ser de tipo enumerado, y la única variable
de salida es el valor de la cuenta que se denomina CUENTA y que es
un número entero con signo, por ejemplo de tipo INT. La declaración del
bloque de función debe asumir que con antelación ya existe una defini-
ción para el tipo enumerado, como se muestra en la Figura 6.14.
Se puede notar como el tipo de dato derivado TipoMODO fue inicializa-
do en el valor RET, pero la variable de entrada MODO definida como de
TipoMODO fue inicializada en el valor RESET. Además en el algoritmo
se define un caso específico para la retención, pero si se desea éste no se
requiere explícitamente.
TYPE
TipoMODO : (RESET, ASC, DES,
RET):=RET:
END_TYPE
FUNCTION_BLOCK CONTADOR
VAR_INPUT
MODO : TipoMODO:=RESET;
END_VAR
VAR_OUTPUT
CUENTA : INT:=0;
END_VAR
IF MODO = RESET THEN

CUENTA := 0;
ELSIF MODO = ASC THEN
CUENTA := CUENTA + 1;
ELSIF MODO = DES THEN
CUENTA := CUENTA - 1;
ELSIF MODO = RET THEN
CUENTA := CUENTA;
END_IF;
END_FUNCTION_BLOCK
Figura 6.14: Definición de Bloque de Función
Como se puede observar en la Figura 6.14, la variable de salida depende del

valor de la variable de entrada y de la misma variable de salida, lo cual hace la
diferencia fundamental entre una función y un bloque de función. Para poder
emplear el bloque de función CONTADOR en otra POU se debe declarar una
instancia del mismo y además los valores presentes de las entradas y paráme-
tros del bloque de función se pueden acceder en los lenguajes textuales colo-
cando el nombre de la instancia seguido de un punto y a continuación el nom-
bre del parámetro. En la Figura 6.15 se muestra un ejemplo de como emplear
una instancia y como asignar sus salidas.
Ejemplo Emplear una instancia del bloque de función CONTADOR, definido

en el ejemplo anterior, dentro de un programa que realice una cuenta
cíclica de 1 hasta 100.
En este ejemplo, el programa denotado como CUENTA_CICLICA per-
mite realizar una cuenta ascendente de 1 hasta 100 dependiendo de si la
entrada CONTROL_CUENTA tiene un valor de TRUE, caso en el cual
se configura el contador CONT1, de tipo CONTADOR, en modo ascen-
dente y se verifica si se ha alcanzado el límite máximo para configurar
finalmente un reset al contador.
PROGRAM CUENTA_CICLICA
VAR INPUT
CONTROL_CUENTA :
BOOL:=FALSE;
END_VAR
VAR_OUTPUT
VALOR_CUENTA : INT:=0;
END_VAR
VAR
CONT1 : CONTADOR;
END_VAR
IF CONTROL_CUENTA THEN
CONT1(MODO := ASC);
VALOR_CUENTA :=
CONT1.CUENTA;
IF CONT1.CUENTA = 100 THEN
CONT1(MODO := RESET);
END_IF;
END_IF;
END_PROGRAM
Figura 6.15: Definición de un Bloque de Función
El estándar IEC-61131-3 define unos bloques funcionales estándares los cuales

abarcan las siguientes operaciones:
Biestables: Se incluye el Biestable RS. Se debe recordar, de la Tabla 3.23, que

para los flip-flops RS existe restricción para el caso cuando ambas en-
tradas son 1, por este motivo se implementan dos tipos diferentes de flip-
flop por el estándar, el RS donde la entrada R es dominante y por tanto
para el caso de la restricción la salida valdrá 0 lógico y el SR donde S es el
dominante y por tanto en caso de entradas con valor igual a la restricción
la salida tomará un valor de 1 lógico.
Semáforo: Es un bloque de función que permite controlar la ejecución de ta-
reas que comparten un mismo recurso. El bloque de función se denomina
SEMA y posee dos entradas, una llamada CLAIM, la cual fija una soli-
citud cuando toma un valor de TRUE y otra RELEASE empleada para
liberar el recurso cuando recibe igualmente un valor de TRUE. La única
salida de este bloque de función es BUSY, de tipo BOOL, y toma un valor
de TRUE desde el instante en el cual se solicita el recurso hasta cuando
se libere.
Detección de Flancos: Son bloques de funciones que permiten la detección de
cambio de estado en una variable de tipo BOOL. El primero de ellos es
R_TRIG, el cual detecta el flanco de subida de una señal, y el segundo
es F_TRIG que detecta el flanco de bajada. La salida de ambos bloques
de funciones es Q y cambia de estado cuando se detecta el cambio co-
rrespondiente al tipo de flanco. Existe un tercer bloque de función de
este tipo, denominado EDGE_CHECK, el cual detecta simultáneamente
ambos flancos y cuya salida cambia igualmente cuando ocurre cualquiera

de las detecciones; para su implementación requiere de dos entradas, una
para los flancos de subida, CLK1, y otra para los flancos de bajada, CLK2.
Contadores: Son tres bloques de funciones que implementan las operaciones
más comunes usadas con los contadores. El primero de ellos es el conta-
dor ascendente, CTU, el cual realiza la cuenta de flancos de subida en su
entrada CU, hasta que alcance un máximo de cuenta definido en la entra-
da PV de tipo de dato INT. Las salidas de este bloque de función son: CV,
de tipo INT, la cual se incrementa (mientras no se alcance la cuanta má-
xima) en uno cada vez que llega un nuevo flanco de subida y Q, de tipo
BOOL, la cual toma un valor de TRUE cuando se llega a la cuenta má-
xima. La entrada de tipo BOOL denominada R se emplea para reiniciar
el contador. El segundo tipo de contador, CTD, realiza la cuenta en for-
ma descendente desde un valor prefijado mediante la entrada PV, de tipo
INT, actualizando el valor actual de cuenta en la salida CV cada vez que
llega un flanco de subida a la señal de entrada CD. Análogamente al con-
tador CTU, el contador CTD pone en TRUE la salida Q cuando la cuanta
alcanza cero y entonces no realiza más cuentas hasta que se reinicie el
contador mediante la entrada LD. El tercer tipo de contador es CTUD e
implementa la funcionalidad combinada de los otros dos contadores, por
tanto posee dos entradas para detectar los flancos de subida para cuen-
ta ascendente (CU) y para cuenta descendente (CD), dos entradas para
reiniciar el contador dependiente de si se logró la cuenta máxima (R) o si
se alcanzó cero (LD) y una última entrada para indicar el máximo valor
de cuenta. Posee una salida para el valor actual de cuenta (CV) y dos sa-
lidas para indicar si se alcanzó la cuenta máxima (QU) o cero (QD) casos
estos en los cuales no se vuelve a realizar la operación de cuenta hasta
que se efectúe un reinicio del contador.
Temporizadores: El estándar define cuatro tipos diferentes de funciones de
temporización, relacionadas directamente con operaciones análogas en
lógica cableada. Debido a la naturaleza y gran utilidad de estas funciones
se dedicará a continuación tiempo para ver cada una de ellas por separa-
do.
1. Temporizador de Pulso (TP): Es un bloque de función que imple-

menta la funcionalidad de generador de pulsos con una duración
fija de tiempo. Cuando llega un flanco de subida a la entrada IN de
tipo BOOL la salida Q, también de tipo BOOL, se pone en TRUE du-
rante un tiempo que es especificado en la entrada PT (Pulse Time)
de tipo TIME. La salida ET (Elapsed Time), de tipo TIME, indica el
tiempo transcurrido desde que la salida Q toma un valor de TRUE
y permanece constante luego de terminado el pulso y sólo es reini-
ciada con la detección de cambio en IN. La operación de este tipo
de temporizador se muestra en la Figura 6.16, donde se puede ob-
servar que la principal característica de este temporizador es la de
no refrescar las ordenes de conteo, es decir, la duración de un pulso

siempre será la indicada en la entrada PT.
IN
TP
BOOL BOOL
IN Q
PT PT PT
Q
TIME TIME
PT ET
ET
t
Figura 6.16: Característica de Tiempo del Temporizador TP
2. Temporizador de Retraso ON (TON): La funcionalidad de ese bloque

consiste en poner en TRUE la salida Q un tiempo después, dado en
la entrada PT, de la activación de la entrada IN (valor TRUE en IN).
La salida Q permanece activa hasta que se presente un cambio de es-
tado en la entrada IN, además si esta entrada permanece activa por
menos tiempo del especificado en PT la salida Q no se activa. En
la salida ET, de tipo TIME, se puede consultar el tiempo transcurri-
do del retraso, tiempo que permanecerá constante mientras la salida
Q este activa. En la Figura 6.17, se puede observar la característica
distintiva de este temporizador. En los lenguajes del estándar LD y
FBD este temporizador se puede representar de forma alterna como
’T—0’.
IN
TON
BOOL BOOL
IN Q
PT PT PT
Q
TIME TIME
PT ET
ET
t
Figura 6.17: Característica de Tiempo del Temporizador TON
3. Temporizador de Retraso OFF (TOF): Este bloque de función realiza

la operación inversa del temporizador TON, ya que el tiempo de re-
traso especificado en la entrada PT determina la desactivación de Q.
Cuando la entrada IN se activa, también lo hace Q y permanece así
hasta un tiempo PT después de la desactivación de la entrada IN. La
salida ET nuevamente es el tiempo transcurrido del retraso contado
desde la desactivación de IN hasta transcurrido PT, permaneciendo

constante mientras Q este activo. La Figura 6.18 muestra la carac-
terística de tiempo de este temporizador. En los lenguajes del es-
tándar LD y FBD se puede representar este temporizador de forma
alternativa como ’0—T’.
IN
TOF
BOOL BOOL
IN Q
PT PT
Q
TIME TIME
PT ET
ET
t
Figura 6.18: Característica de Tiempo del Temporizador TOF
4. Reloj de Tiempo Real: Cuando un flanco de subida llega a la entrada

IN del reloj de tiempo real (RTC), se fija el tiempo en la fecha y hora
especificadas en la entrada PDT (Preset Data and Time). Luego en
los llamados subsecuentes de este bloque de función la entrada IN
debe permanecer en TRUE, con lo cual la entrada PDT es ignorada
y la salida CDT (Current Data and Time) se actualiza mostrando la
fecha y tiempo actual. En algunos PLCs sólo se permite una instan-
cia de este bloque de función, por lo que es común emplearlo como
una variable global. Si la entrada IN no recibe un flanco de subida,
la salida CDT es de tipo “indefinida”. Actualmente este bloque de
función no es obligatorio por parte del estándar.
RTC
BOOL BOOL
IN Q
DATE_AND_TIME DATE_AND_TIME
PDT CDT
Figura 6.19: Reloj de Tiempo Real
6.3.8.3. Programas
En analogía con los lenguajes tradicionales de programación, las funciones
y bloques de funciones constituyen lo que se denomina subrutinas y la POU de
tipo programa viene siendo el programa principal o unidad mayor en jerarquía
dentro de la reutilización de código. En los PLCs con capacidades de multitarea
se pueden tener varios programas en ejecución simultánea, cada uno asociado
a una configuración.
En general, un programa es similar en estructura a un bloque de función,

aunque posee unas diferencias que se expresarán a continuación. Dentro de
las funciones y bloques de función no se acostumbra el empleo de las varia-
bles de representación directa, dado que limitarán la reutilización, pero en los
programas ellas si son ampliamente usadas. Los programas pueden contener
declaraciones de variables globales con el fin de compartir datos entre dife-
rentes elementos internos al programa. Un programa puede declarar variables
tipo VAR_ACCESS para permitir la comunicación con otros dispositivos remo-
tos. Dentro de un programa no se puede declarar instancias de otros progra-
mas, éstas son exclusivamente reservadas para los recursos. Una característi-
ca muy especial, y discutida previamente, se relaciona con el hecho que cada
bloque de función dentro de un programa puede ser relacionado con una tarea
diferente. En general un programa puede actuar como unidad mayor de con-
trol sin necesidad de una Configuración controlando la asignación de tareas y
de las entradas y salidas físicas de un PLC, aunque para proyectos extensos se
recomienda mejor usar la Configuración.
La declaración de este tipo de POU se realiza empezando con la palabra
reservada PROGRAM y terminando con END_PROGRAM. Su declaración se
inicia con los listados de variables de entrada, salida, internas, variables de re-
presentación directa, variables simbólicas, instancias de bloques de funciones,
instancias de variables internas e instancias de variables externas y termina
con el algoritmo que describe la funcionalidad propuesta y el cual puede ser
implementado usando cualesquiera de los cinco lenguajes de programación
definidos por el estándar. La Figura 6.15 es un ejemplo de programa.
Ejemplo Haciendo uso de la función DISCR, implementar un programa que
evalúe las raíces de una ecuación cuadrática.
PROGRAM RAICES
VAR_INPUT
a, b, c : LREAL:=0;
END_VAR
VAR
R1, R2 : LREAL:=0;
Discriminante : BOOL;
Mensaje : STRING(25);
Tmp : LREAL:=0;
END_VAR
Discriminante := DISCR(A:=a, B:=b, C:=c);

IF Discriminante THEN
Mensaje := ’Las raices son reales’;
Tmp := SQRT(b*b - (4*a*c));
R1 := (-b + Tmp) / (2*a);
R2 := (-b - Tmp) / (2*a);
ELSE
Mensaje := ’Las raices son complejas’;
END_IF;
END_PROGRAM
Figura 6.20: Programa que Evalúa las Raices de la Ecuación Cuadrática

6.4. TEXTO ESTRUCTURADO (ST) 181
En la Figura 6.20 se puede observar la forma de invocar una función den-

tro de un programa y como declarar la extensión máxima en caracteres
para variables de tipo cadena. Además se informa la existencia de raíces
complejas mediante un mensaje adecuado.
6.4. Texto Estructurado (ST)

Luego de ver los elementos que conforman cada una de las unidades de
organización de programa (POU) dentro del estándar IEC 61131-3, se inicia la
presentación individual de cada uno de los cinco lenguajes descritos dentro de
la misma norma. El primero que se verá es el Texto Estructurado o ST, el cual se
puede emplear para desarrollar los algoritmos dentro de las funciones, bloques
de funciones y programas.
ST es un lenguaje de alto nivel desarrollado puntualmente para aplica-
ciones de control industrial, pero con una sintaxis muy similar a los lenguajes
tradicionales basados en texto, constituido por un extenso conjunto de cons-
tructores con finalidades particulares [1, 8, 9].
6.4.1. Sentencias
Un programa se compone de un conjunto de sentencias, donde cada una
está separada mediante el delimitador “;”, por lo que una sentencia puede ser
escrita empleando varias líneas ya que el caracter de alimentación de línea será
tratado simplemente como un espacio. Los comentarios se pueden insertar en
cualquier lugar de la sentencia donde se permita la presencia de un espacio.
Las sentencias permiten entre otras labores asignar valores a variables, realizar
llamados a funciones y bloques de funciones, crear expresiones, evaluar sen-
tencias condicionales y crear estructuras de control de flujo.
6.4.2. Asignaciones, Operandos y Operadores

La sentencia más simple es la asignación, donde el valor de una variable
se actualiza mediante el uso de la siguiente sintaxis: Val1 := Val2; donde a la
variable Val1 le es asignando el valor que posee la variable Val2. Otro ejemplo
de asignación podría ser el siguiente:
Val3 := Val4 (*Error*) *

Val5 (*Amplitud*) / 5.0 (*Constante*);
Donde a la variable Val3 le es asignado el valor producto de evaluar la

expresión al lado derecho del delimitador “:=” y el cual puede ser de cualquiera
de los tipos elementales de datos o un tipo derivado de dato. Se debe prestar
atención a la forma en la cual se puede insertar libremente los comentarios,
indicando en este caso por ejemplo el significado de cada una de las variables
de la expresión a evaluar.
En general una expresión consiste de Operandos, los cuales se relacionan
mediante Operadores de tipos aritméticos o lógicos. Los operandos pueden ser
conformados por literales, variables de tipo simple o multielemento y llamados
a funciones. No se permite el uso de bloques de funciones como operandos de
una expresión, ya que estas pueden no tener valores de retorno, y por tanto son
tratadas directamente como sentencias.
Los operadores se dividen principalmente en tres grupos a saber: agru-
pación, matemáticos y lógicos. Para poder evaluar una expresión que incluye
varios operadores se definen reglas de precedencia, o jerarquía, entre los mis-
mos operadores; a continuación se enumera cada uno de los operadores dispo-
nibles iniciando con el de mayor jerarquía y terminando con el de menor: ( ),
llamado a función, **, -(negación), NOT, *, /, MOD, +, -(sustracción), <, >, <=,
>=, =, <>, & (AND lógica), XOR, OR. Cuando una expresión contiene varios
operadores con el mismo nivel de jerarquía, entonces ellos son evaluados de
izquierda a derecha. Un ejemplo de asignación de una expresión compuesta
por varios operandos y operadores se muestra a continuación.
Salida := Dato1 * Dato2 * (Dato1 + Dato 3) +

ADD(4.3, 2.2) + 3 MOD 2;
Ya que los bloques de funciones no se pueden emplear como operandos

de una expresión, entonces la forma adecuada es usarlos directamente como
sentencias, tal como se puede observar en el programa CUENTA_CICLICA
mostrado en la Figura 6.15.
6.4.3. Sentencias para Control de Flujo

Este tipo particular de sentencias permiten controlar la forma en la cual
se realiza la evaluación de las diversas sentencias individuales que componen
un algoritmo. Se dividen en dos grupos principales, las condicionales y las de
iteración.
Las sentencias condicionales permiten la ejecución de sólo un conjunto par-
ticular de sentencias dependiendo de la evaluación de una expresión. En este
tipo de sentencias condicionales se encuentran dos: la sentencia IF ... THEN ...
ELSE (Si .... Entonces ... De lo contrario) y la sentencia CASE (Caso).
La sentencia IF ... THEN ... ELSE puede ser implementada de varias for-
mas, dependiendo de los requerimientos particulares de cada algoritmo y se
distingue de la sentencia CASE por el hecho que en ella las expresiones de
evaluación son de tipo booleanas. A continuación, en la Figura 6.21, se mues-
tra varias formas de implementación.
IF <expr bool>THEN IF <expr1 bool>THEN IF <expr1 bool>THEN

<sentencia 1>; IF <expr2 <sentencia 1>;
.
. bool>THEN .
.
. <sentencia 1>; .
<sentencia n>; . <sentencia n>;
ELSE .
. ELSIF <expr2
<sentencia 1>; <sentencia n>; bool>THEN
.
. ELSE <sentencia 1>;
. <sentencia 1>; .
<sentencia n>; .
.
.
.
END_IF; . <sentencia n>;
<sentencia n>; ELSE
END_IF; <sentencia 1>;
ELSE .
.
<sentencia 1>; .
. <sentencia n>;
.
. END_IF;
<sentencia n>;
END_IF;
Forma 1 Forma 2 Forma 3
Figura 6.21: Formas de Sintaxis para la Sentencia IF ... THEN ... ELSE
La forma 1 es la tradicional y en ella se puede omitir, a conveniencia, la

sección del ELSE y además el número de sentencias puede ser una sola. La
forma 2 es una implementación anidada de la forma 1 y en ella se puede te-
ner consideraciones individuales para cada IF de acuerdo a lo expresado para
la forma 1. La forma 3 permite la evaluación continuada de consideraciones
y en ella puede haber más de un ELSIF y puede o no existir el ELSE según
conveniencia. Aunque la sección del ELSE es opcional en cada una de las for-
mas, se debe considerar su implementación como parte de una buena técnica
de implementación al no dejar posibles situaciones sin evaluación.
La sentencia CASE permite la evaluación de un conjunto de sentencias de-
pendiendo del valor entero tomado por una expresión, esta última siendo tan
compleja como se requiera. En la Figura 6.22 se muestra su forma general.
CASE <expresión con valor

entero>OF
<Valor entero 1>:
<Sentencias>;
.
.
.
<Valor entero n>:
<Sentencias>;
ELSE
<Sentencias>;
END_CASE;
Figura 6.22: Sintaxis para la Sentencia CASE

El valor entero de selección para sentencias puede ser dado en cuatro for-
mas diferentes, a saber: como un único valor entero (3 : <sentencias>;), como
conjunto de valores (1,3,7 : <sentencias>;), como un rango de valores (2..6 :
<sentencias>;) y como un valor de una variable enumerada. Para el caso de
una variable enumerada, si por ejemplo se tiene una variable llamada OPCION
con tres posibles valores (OPCION : (Opc1, Opc2, Opc3)) entonces cada uno se
puede emplear como un caso de la sentencia CASE, como se puede observar
en la Figura 6.23.
CASE OPCION OF
Opc1 :
<Sentencias>;
Opc2 :
<Sentencias>;
Opc3 :
<Sentencias>;
ELSE
<Sentencias>;
END_CASE;
Figura 6.23: Sentencia CASE con Variable Enumerada
Igualmente en las sentencias CASE no es requerimiento incluir la sección

del ELSE, pero ésta se recomienda con el fin de evitar omitir posibles situa-
ciones sin evaluación.
En el grupo de sentencias de iteración se encuentran tres, a saber: la sen-
tencia FOR ... DO, la sentencia WHILE ... DO y la sentencia REPEAT ... UNTIL.
La funcionalidad de este grupo es permitir el control de ejecución para un con-
junto de sentencias que se debe repetir cierto número de veces y donde por su
misma naturaleza se debe tener especial cuidado en no crear ciclos infinitos.
La sentencia FOR ... DO está diseñada para permitir la ejecución repetida
de un conjunto de sentencias de acuerdo con el valor tomado por una variable
que determina el número de iteraciones a realizar. Dada la naturaleza de la
anterior variable, sólo se permite que ésta sea del tipo INT o DINT. La sentencia
se puede configurar para realizar la cuenta de iteraciones en forma ascendente
o descendente y en pasos, o incrementos, definidos por el usuario. Si no se
especifica un paso para el incremento de la variable de iteración, por defecto
tendrá un valor unitario. En la Figura 6.24 se muestra la forma general de la
sintaxis para esta sentencia.
En la sintaxis de la sentencia FOR ... DO se debe tener especial cuidado en
definir un valor de paso o incremento negativo cuando se realiza una cuenta
descendente, ya que de no definirse un valor de paso o definirse uno positivo,
se generará un ciclo infinito debido a que en lugar de obtener un descenso en
la cuenta se tendrá un incremento.
FOR <asignación valor inicial a variable de

iteración>
TO <expresión para valor final de iteración>
BY <expresión para valor de paso de
iteración>
DO
<Sentencias>;
.
.
.
<Sentencias>;
END_FOR;
Figura 6.24: Sintaxis para la Sentencia FOR ... DO
La sentencia WHILE ... DO permite la ejecución continua de un conjunto

de sentencias mientras cierta expresión booleana permanezca verdadera. Esta
sentencia se caracteriza por el hecho de verificar la expresión booleana antes
de un ciclo, con lo cual si esta expresión es falsa desde un inicio la sentencia
no se ejecuta ni siquiera la primera vez. La sintaxis general de esta sentencia se
muestra a continuación en la Figura 6.25.
WHILE <expresión
booleana>DO
<Sentencias>;
.
.
.
<Sentencias>;
END_WHILE;
Figura 6.25: Sintaxis para la Sentencia WHILE ... DO
La sentencia REPEAT ... UNTIL tiene un comportamiento similar a la sen-

tencia WHILE ... DO pero con la diferencia de evaluar al final, y no al inicio,
la expresión booleana que determina la ejecución continua. El hecho anterior
ocasiona que esta sentencia siempre se ejecute como mínimo una vez. La forma
de la sintaxis para la sentencia REPEAT ... UNTIL se muestra en la Figura 6.26.
REPEAT
<Sentencias>;
.
.
.
<Sentencias>;
UNTIL <expresión
booleana>
END_REPEAT;
Figura 6.26: Sintaxis para la Sentencia REPEAT ... UNTIL

Adicional a las sentencias anteriores, existen otras dos con la finalidad de

permitir terminar de forma anticipada la ejecución de sentencias de iteración o
POUs.
La sentencia EXIT se emplea dentro de las sentencias de iteración y no está
limitada en el número de veces que puede aparecer. Cuando durante la ejecu-
ción de una sentencia de iteración se alcanza un EXIT, la ejecución del resto
del código se realiza exactamente a continuación de la palabra reservada que
define el fin de la sentencia (por ejemplo: END_FOR para la sentencia FOR
... DO). Aunque esta sentencia no tiene sentido emplearla exclusivamente en
sentencias condicionales, si se emplea junto con ellas dentro de sentencias de
iteración con el fin de definir en que casos interrumpir la ejecución de itera-
ciones. Una forma para la sintaxis de esta sentencia con el fin de controlar la
interrupción de un FOR ... DO se muestra en la Figura 6.27.
WHILE <... >DO

<Sentencias>;
.
.
.
FOR <... >TO <... >BY <...
>DO
<Sentencias>;
.
.
.
IF <... >THEN EXIT;
END_IF;
<Sentencias>;
.
.
.
END_FOR;
<Sentencias>;
.
.
.
END_WHILE;
Figura 6.27: Sintaxis para la Sentencia EXIT
En la figura anterior, una vez alcanzado el EXIT la ejecución continúa justa-

mente debajo del END_FOR. Téngase en cuenta que en los casos de secuencias
anidadas la finalidad del EXIT es interrumpir la ejecución de la sentencia de
iteración más interna en la cual el se encuentra.
La sentencia RETURN se usa con el fin de abandonar la ejecución de una
POU de forma anticipada. Al igual que la sentencia EXIT, ésta se debe emplear
junto con una sentencia condicional con el fin de definir la condición bajo la
cual la interrupción se lleva a cabo. Cuando la sentencia RETURN se emplea
dentro de una función, se debe realizar una asignación previa del valor que
debe tomar la función, en el caso de los bloques de funciones si los valores
de las variables de salida no son asignados antes de un RETURN entonces las
variables tomarán sus valores iniciales o por defecto correspondientes. Si a una
variable de salida le fue asignado un valor intermedio antes de un RETURN
dentro de un bloque de función, la variable mantendrá el último valor que le
6.5. LISTADO DE INSTRUCCIONES (IL) 187
fue asignado. En resumen, un RETURN ocasiona que una POU sea interrumpi-
da justo en el lugar de dicha sentencia y que la ejecución prosiga exactamente
en el código siguiente.
6.5. Listado de Instrucciones (IL)

Este lenguaje es de bajo nivel y es muy similar a los lenguajes de ensam-
blador. Con frecuencia se emplea con el fin de implementar soluciones sencillas
que se caracterizan primordialmente por poseer un flujo secuencial en la eje-
cución. Como se verá más adelante, este programa es frecuentemente tomado
como un lenguaje de referencia al cual todos los demás lenguajes del estándar
pueden ser transcritos, aunque lo anterior puede no ser tan fácil de realizar
cuando se habla de programas complejos [1, 8, 9]. Su aplicación principal ra-
dica en la implementación de partes críticas de código que requieren una opti-
mización máxima en desempeño [8, 9].
6.5.1. Estructura Básica del Listado de Instrucciones

En este lenguaje una instrucción debe abarcar exactamente una solo línea. A
su vez, una instrucción se compone secuencialmente de una etiqueta, un ope-
rador o una función, uno o más operandos y un comentario. La etiqueta y el
operador se deben separar mediante el delimitador “:”, aunque la etiqueta es
opcional, y por ende si no se usa no se hace necesario tampoco el delimitador.
La inserción de un comentario al final de la instrucción también es opcional por
parte del programador o usuario. La función de las etiquetas es la de habilitar
los saltos condicionales desde cualquier posición en el cuerpo de instrucciones
y aunque la ubicación de una etiqueta al inicio de una línea en blanco no está
concebida por el estándar, muchos sistemas modernos la permiten con fines de
claridad [8]. Los operandos son los parámetros requeridos para la evaluación
de una función u operador. Para los casos en los cuales un operador o función
requiere de más de un operando, estos últimos se deben separar mediante co-
mas, espacios en blanco o tabulaciones. Los comentarios deben tener la misma
sintaxis definida en la Sección 6.3.4. La Figura 6.28 muestra los componentes y
disposición general para una línea de instrucción dentro de listado de instruc-
ciones.
Etiqueta: Operador/Función Lista de Operandos (*Comentarios*)
Figura 6.28: Sintaxis para Listado de Instrucciones
En la sintaxis es necesario tener en cuenta que se requiere como mínimo

un delimitador de espacio en blanco entre el operador o función y la lista de
operandos asociados.
6.5.2. El Acumulador Universal

Al igual que en los lenguajes tradicionales tipo ensamblador, el listado de
instrucciones posee un acumulador el cual se conoce como CR (Current Result:
Resultado Actual). El compilador del lenguaje listado de instrucciones actua-
liza de forma constante el número de bits necesarios para el tipo de dato del
operando que se ejecute, por lo que en la práctica este acumulador es en rea-
lidad un acumulador virtual y no de implementación física en el hardware.
Además el tipo de dato asociado actualmente con el acumulador también cam-
bia para coincidir con el tipo de dato del operando más reciente. Cuando se
realiza la evaluación de una operación de comparación, el resultado genera-
do se guarda en el acumulador como un 0 (FALSE) o un 1 (TRUE), por lo que
en este caso el listado de instrucciones se aparta de los lenguajes tradicionales
de ensamblador donde existen bits de estado, lo anterior da origen a la de-
nominación de Acumulador Universal. En general el CR puede tomar uno de los
siguientes tipos de datos: tipo de dato elemental, tipo de dato derivado o tipo
de dato de bloque de función. Sin embargo, se debe tener en cuenta que dos
instrucciones consecutivas que desarrollan operaciones relacionadas deben ser
compatibles, y por ende el tipo de dato del CR debe ser del mismo tipo de dato
de la subsiguiente instrucción.
6.5.3. Los Operadores

Los operadores pueden ser afectados en su significado por medio de mo-
dificadores. Existen tres modificadores básicos, a saber: el modificador de ne-
gación “N” el cual niega al operando relacionado, el modificador de anidación
“( ... )” que permite la creación de niveles anidados de operadores y finalmente
el modificador condicional “C” que permite la ejecución condicional de un de-
terminado operador. Estos modificadores siempre van inmediatamente a con-
tinuación del operador asociado y entre ellos no media ningún tipo de delimi-
tador. El modificador de anidación tiene la acción de diferir el resultado de una
instrucción produciendo resultados intermedios que no afectan al acumulador.
Los operadores disponibles dependen a su vez del tipo de dato sobre el cual
operan, o de si ellos están destinados a la implementación de saltos y llamados.
Para los datos de tipo Booleano los operadores disponibles son los siguien-
tes: LD, AND, OR, XOR, ST, S y R. A los anteriores operadores se les puede
aplicar los modificadores de negación y anidación. Todos estos operadores ac-
túan sobre el CR de la siguiente forma: LD carga un operando en CR, las fun-
ciones lógicas implementan la función correspondiente entre un operando y
CR, ST almacena el valor de CR en un operando y los operadores S y R fijan
a su operando en 1 (TRUE) y 0 (FALSE) respectivamente si CR tiene un valor
de 1 (TRUE). De lo anterior se desprende entonces que el operador modifica-
do STN almacenaría el valor negado de CR en un operando. A continuación
se muestra en la Figura 6.29 la forma de implementar la siguiente función de
conmutación: F = ¬(A ∨ (B ∧ (C ∨ D))).
6.5. LISTADO DE INSTRUCCIONES (IL) 189
LD A (*Se carga A en el acumulador CR*)

OR( B (*Difiere la operación OR y carga B*)
AND( C (*Difiere la operación AND y carga C*)
OR D (*Se realiza operación OR entre D y C*)
) (*Se realiza operación AND diferida*)
) (*Se realiza operación OR difereida*)
STN F (*Almacena valor negado de CR en F*)
Figura 6.29: Operadores Booleanos en IL
Para los datos de tipo ANY los operadores disponibles son los siguientes:
LD, ST, ADD, SUB, MUL, DIV, GT, GE, EQ, NE, LE y LT. El significado de estos
operadores, que a excepción de LD y ST son aritméticos y de comparación,
es igual al dado en la Sección 6.3.8.1, donde la función relacionada se realiza
entre CR y el operando asociado y el resultado es asignado nuevamente al
acumulador. A estos operadores para tipos de datos ANY únicamente se les
puede aplicar el modificador de anidación. Ahora se mostrará un ejemplo de
la forma como se pueden emplear los operadores aritméticos; más adelante se
mostrará un ejemplo de como utilizar los de comparación. La ecuación y =
w2 − (x + z) se puede representar en listado de instrucciones de la siguiente
forma:
LD w (*Se carga w en el acumulador CR*)
MUL w (*Se carga w2 en el acumulador CR*)
SUB( x (*Difiere resta de CR con paréntesis*)
ADD z (*Realiza la suma de x con z*)
) (*Se realiza operación SUB diferida*)
ST y (*Almacena el valor de CR en y*)
Figura 6.30: Operadores ANY en IL
En la Figura 6.30 se puede observar que el valor de la operación entre parén-

tesis (x + z) se realiza pero no se carga en el acumulador, para estos casos de
operaciones diferidas se emplea un arreglo de registros que permiten ir alma-
cenando valores intermedios necesarios. Lo mismo ocurre en el ejemplo de la
Figura 6.29.
Finalmente los operadores para realizar saltos o llamados a POUs son los
siguientes: una etiqueta, el nombre de una función, JMP, CAL y RET. A es-
tos últimos tres operadores se les puede aplicar los modificadores de negación
y condicional, además se puede usar los dos modificadores simultáneamente
de ser necesario. El operador JMP realiza un salto a una etiqueta, pero si está
acompañado del modificador condicional entonces el salto estará condiciona-
do al valor booleano del acumulador, caso en el cual si la condición no es TRUE
entonces el salto no se realiza y la ejecución continúa de forma secuencial. El
operador CAL realiza el llamado de una POU e igualmente si está acompaña-
do del modificador condicional este llamado está supeditado al valor booleano
del acumulador. Finalmente el operador RET implementa un retorno desde
una función, en forma similar a la sentencia RETURN vista en la Sección 6.4.3;

adicionalmente también se le puede aplicar los modificadores de condición y
negación con el mismo comportamiento descrito para los operadores JMP y
CAL.
Como ejemplo que muestra el uso de los operadores de saltos y los opera-
dores de comparación se utiliza el mismo ejemplo visto en la Figura 6.11 donde
se creó la función DISCR que tiene por objeto evaluar el discriminante para una
ecuación cuadrática. El algoritmo que describe la función en lenguaje listado
de instrucciones es el siguiente.
FUNCTION :BOOL:=FALSE
DISCR
VAR_INPUT :L_REAL;
A, B, C
END_VAR
VAR :L_REAL;
EVALUAR
END_VAR
LD B
MUL B
SUB( 4
MUL A
MUL C
)
ST EVALUAR
GT 0
JMPCN SALIR
ST DISCR
RET
SALIR:
END_FUNCTION
Figura 6.31: Operadores de Salto y Comparación en IL
En la Figura 6.31 se debe notar que ciertos tipos de operadores no afectan

el valor presente del acumulador, este es el caso por ejemplo de los operadores
de salto y ST. Se observa que en este caso el salto se realiza, hacia la etiqueta
denominada SALIR, condicionado a un valor de FALSE en el acumulador.
6.5.4. Llamados a POUs

Cuando se realiza el llamado de una función que requiere únicamente de un
parámetro de entrada, este parámetro será automáticamente consultado desde
el acumulador. Si la función invocada posee más de un parámetro de entra-
da, igualmente el primero de ellos será consultado desde el CR, el segundo
parámetro será el primer operando para la función, el tercer parámetro será
el segundo operando y así sucesivamente. Además como toda función regresa
6.6. DIAGRAMA DE BLOQUES DE FUNCIONES (FBD) 191
únicamente un valor, este es asignado al acumulador, el cual se ajusta automáti-

camente al tipo de dato involucrado. Por ejemplo, si se desea invocar la función
DISCR de la Figura 6.31, entonces su llamado se puede realizar en cualquiera
de las tres formas indicadas en la Figura 6.32.
DISCR( LD Var1 LD Var1

A:=Var1 DISCR( DISCR Var2,
B:=Var2 B:=Var2 Var3
C:=Var3 C:=Var3 ST Resultado
) )
ST ST
Resultado Resultado
Método 1 Método 2 Método 3
Figura 6.32: Llamado a Función en IL

En la Figura 6.32 se puede observar que adicionalmente se puede ingresar
de forma explícita el valor de cada uno de los parámetros, tal como se indica
en el Método 1.
Los llamados a un bloque de función se pueden realizar igualmente de tres
formas, siempre haciendo uso del operador de llamado CAL para los bloques
de funciones estándares o definidos por el usuario, o sin necesidad de CAL
únicamente para los bloques de funciones estándares. La asignación de salidas
del bloque de función es igual en todos los métodos, tal como se puede ob-
servar en la Figura 6.33, donde se ha supuesto un bloque de función estándar
denominado FB1 con dos entradas (EN1 y EN2) y dos salidas (SL1 y SL2).
CAL FB1(EN1:=Var1, EN2:=Var LD Entrada1 LD Entrada1

2) ST FB1.EN1 EN1 FB1
LD FB1.SL1 LD Entrada2 LD Entrada2
ST Resultado1 ST FB1.EN2 EN2 FB1
LD FB1.SL2 CAL FB1 LD FB1.SL1
ST Resultado2 LD FB1.SL1 ST
ST Resultado1
Resultado1 LD FB1.SL2
LD FB1.SL2 ST
ST Resultado2
Resultado2
Método 1 Método 2 Método 3
Figura 6.33: Llamado a Bloque de Función en IL
6.6. Diagrama de Bloques de Funciones (FBD)

Lenguaje empleado para describir la funcionalidad de cualquier POU me-
diante un conjunto de bloques interconectados de forma adecuada. Su fun-
cionamiento tiene fundamento en el flujo de las señales entre los diversos ele-
mentos que componen un circuito de procesamiento [8, 9].
6.6.1. Elementos Gráficos de una Red FBD

El estándar define dos formas diferentes de realizar los gráficos. Una forma
semi-gráfica donde las líneas, conexiones, bloques y conectores son representa-
dos mediante los caracteres “_” y “|”. La segunda forma es una representación
gráfica completa la cual, por su funcionalidad ha sido adoptada por la mayoría
de los proveedores [8, 9]. En la Figura 6.34 se puede observar las dos formas
disponibles para los elementos gráficos más usados. El estándar no define la
representación gráfica completa para el formato de líneas que se cruzan sin
conexión o que se interconectan, todo ello depende de las disponibilidades en
resolución de cada sistema.
ELEMENTO GRÁFICO FORMA SEMI-GRÁFICA GRÁFICO COMPLETO
|
LINEAS |
| __ __ __ __ __ __ __ __
HORIZONTALES Y |
VERTICALES |
|
|
|
LINEAS |
QUE SE __ __ __ __
+ __ __ __ __
INTERCONECTAN |
|
|
| |
LINEAS | |
QUE NO SE __ __ __ __ __|__
CONECTAN | |
| |
+ __ __ __ __ +
| |
__ __ __ __
FORMAS | |
DE LOS | |
BLOQUES __ __ | |__ __
| |
+ __ __ __ __ +
__ __ __
>CABLE1> >CABLE1>
CONECTORES
__ __ __
>CABLE1>
>CABLE1>
Figura 6.34: Elementos Gráficos de una Red FBD

En la Figura 6.34, el elemento denominado Conector es empleado para la

elaboración de grandes redes. Este elemento no se considera como un elemen-
to para el control de flujo, su significado debe ser entendido como una prolon-
gación de una línea y simplemente ayuda en la continuidad del mismo flujo. A
un conector se le asocia un nombre o etiqueta el cual es considerado como un
identificador local en la POU respectiva. En un sistema donde la pantalla está
limitada en ancho o largo, esta herramienta es de mucha utilidad, más sin em-
bargo en los sistemas que no limitan la pantalla, o que poseen un gran ancho,
esta herramienta es opcional de ser implementada.
La funcionalidad descrita dentro de una POU se puede realizar empleando
una o más redes, por tanto a cada red se le debe asignar un nombre y en la
mayoría de los sistemas se acostumbra a realizar una enumeración consecutiva
de éstas. Este nombre se asocia con la etiqueta necesaria para realizar saltos en
el lenguaje ST, ver Figura 6.31 y el estándar sólo la define con ese propósito y
la trata además como un identificador local dentro de la POU.
6.6.2. Elementos para Control de Flujo

Son elementos gráficos adicionales que tienen influencia sobre el control
de ejecución. Permiten el abandono prematuro de la ejecución o el salto hacia
o desde una red. En ambos casos estas acciones se pueden realizar de forma
condicional o incondicional. Estos elementos se muestran en la Figura 6.35.
cond RETURN cond
Figura 6.35: Elementos Gráficos Para Control de Flujo en FBD
En la gráfica 6.35 el objeto de la derecha es el elemento para abandono

prematuro y el objeto de la izquierda el elemento para salto. En ambos casos
“cond” representa la condición sobre la cual se evalúa la acción, si esta condi-
ción se fija en 1 (TRUE) las acciones se realizarán de forma incondicional.
6.6.3. Reglas de la Evolución en una Red FBD

Una red FBD se compone en general de elementos en forma de caja rec-
tangular que representan funciones o bloques de funciones, los cuales se in-
terconectan empleando conexiones y conectores, y donde además el flujo de
la información puede ser direccionado empleando elementos para control de
flujo. Una función en general puede tener varias entradas, las cuales se dibujan
al lazo izquierdo de la caja que la representa y una única salida que se dibuja
al lado derecho, un bloque de función sólo se diferencia de una función en el
hecho que puede tener varias salidas todas dibujadas al lado derecho. El nom-
bre para el tipo de bloque de función al igual que el nombre de una función va
dentro de la caja rectangular en la parte superior, en el caso de los bloques de
funciones el nombre de la instancia va ubicado sobre la caja. Los nombres de

las variables de entrada y salida para una función o bloque de función dado
van dentro de su caja al nivel del respectivo puerto de dato que representan.
Una red esquematizada con base en la anterior descripción, siempre debe
seguir los siguientes criterios con el fin de determinar la forma de evolución
del flujo de datos a través de las redes [8, 9]:
1. La secuencia de ejecución de varias redes se realiza una a una de arri-

ba hacia abajo. Esta secuencia de ejecución se puede alterar empleando
saltos.
2. La evaluación de un elemento cualesquiera en la red requiere para su

inicio que todas sus entradas estén disponibles, lo cual equivale a que sus
entradas hayan sido evaluadas y entregadas desde elementos anteriores.
3. La evaluación de un elemento de la red no se da por terminada hasta que

se disponga de la evaluación de todas sus salidas.
4. En el mismo sentido del punto 2, cuando una primera red transfiere datos
a una segunda se necesita que la primera tenga disponibles todos los
datos requeridos en la segunda para que ésta última pueda iniciar su eje-
cución. Esto también se aplica en conjuntos de bloques de funciones que
se ejecutan bajo el control de diferentes tareas que poseen configuración
de ejecución en tiempos diferentes.
Ejemplo: Una red FBD que implementa la siguiente función de conmutación

se muestra en la Figura 6.36:
F = ¬(A ∨ (B ∧ (C ∨ 1)))
001:
C OR
AND
1
tmp
B
tmp OR
F
A
Figura 6.36: Ejemplo de Evolución en Red FBD

En la Figura 6.36 se puede observar como la salida, que representa a la función

F , posee una negación al final de la expresión la cual se pudo haber implemen-
tado usando la función estándar NOT indistintamente. Además se debe notar
como los datos de entrada pueden ser variables o constantes. En esta misma
figura se ha empleado un conector denominado ”tmp” el cual sirve para darle
continuidad a una línea dentro del diagrama.
Ejemplo: Si la función F del ejemplo anterior se emplea como condición nece-

saria para permitir la ejecución de una segunda red, la cual implementa
la evaluación de la función S = (S ∗ 0,05) + N 2, la representación es-
quemática para esta nueva red FB es la mostrada en la Figura 6.37.
001 Red1:
C OR
AND
1
tmp
B
tmp
OR
Red2
A
002 Red2:
0.05 MUL
AND S
N2
Figura 6.37: Ejemplo Red FBD con Realimentación y Salto
En la Figura 6.37, es de aclarar que se permite la realimentación de valores,

pero para poder cumplir con la reglas de evolución listadas en la Sección 6.6.3
es necesario que la primera vez que se avalúa la red el valor de la entrada
realimentada sea tomado desde el valor inicial por defecto definido para el
tipo de dato asociado.
Es de resaltar además que se cuenta con los parámetros EN y ENO en las
funciones, con los cuales se puede incidir explícitamente sobre el flujo de la
información en una red, de la forma ya descrita en la Sección 6.3.8.1.
6.7. Diagrama Escalera (LD)

Este lenguaje se fundamenta en los diagramas de la lógica cableada clásica y
sus componentes gráficos representan elementos encontrados en estos mismos
diagramas, tal como se estudió en el Capítulo 4.
Un diagrama escalera se compone de dos líneas verticales, las cuales entre-
gan la alimentación para los restantes elementos del diagrama que se sitúan en
líneas horizontales, o escalones, y donde por convención se asume que la in-
formación (flujo de potencia) va desde la línea vertical de la izquierda a la línea
de la derecha. Como el diagrama se base en el uso de contactores, los contac-
tos indican el estado actual de variables booleanas, con lo cual constituyen un
método de sólo lectura de la variable que representan, mientras que las bobinas
proveen un método de solo escritura para la variable asociada [1, 8, 9].
6.7.1. Elementos Gráficos de una Red LD

Al igual que para una red FBD el estándar define dos métodos de realizar
los gráficos, un método semi-gráfico y un método gráfico completo. Los ele-
mentos básicos de la red compuestos por líneas, conexiones, bloques y conec-
tores son representados exactamente igual a como se definió en la Sección 6.6.1
correspondiente a una red FBD.
Adicional a los elementos básicos anteriores, una red LD posee además ele-
mentos gráficos para representar contactos y bobinas, ambos representados en
cualesquiera de los dos métodos gráficos, por simplicidad se muestra a conti-
nuación únicamente las representaciones gráficas completas.
? ?
Figura 6.38: Representación de Bobina y Contacto en LD
En la Figura 6.38 la incógnita dentro de cada elemento representa un símbo-

lo de un conjunto posible ya sea para un contacto o para una bobina. A conti-
nuación se listan los símbolos para cada elemento y se da una breve descripción
de su significado:
Contactos:
“ “ Caracter espacio en blanco: Representa un contacto normalmente

abierto
/ Caracter slash: Representa un contacto normalmente cerrado
P: Representa un contacto sensible a transición positiva, o sea que se
activa con flanco de subida
6.7. DIAGRAMA ESCALERA (LD) 197
N: Representa un contacto sensible a transición negativa, o sea que

se activa con flanco de bajada
Bobinas:
“ “ Caracter espacio en blanco: Bobina que toma el valor de estado

lógico evaluado por los elementos a su izquierda
/ Caracter slash: Bobina negada; toma el valor negado de estado
lógico evaluado por los elementos a su izquierda
S: Set de Bobina; la bobina se fija en el estado ON cuando el valor
lógico evaluado por los elementos a su izquierda es 1. La bobina
permanece en este estado hasta que se emplee un reset de bobina.
R: Reset de Bobina; la bobina se fija en el estado OFF cuando el valor
lógico evaluado por los elementos a su izquierda es 1. La bobina
permanece en este estado hasta que se defina un estado contrario.
M: Bobina de Retención; opera de forma igual a una bobina normal,
con excepción que su estado se retiene en la memoria del PLC ante
fallos en el suministro de potencia.
SM: Bobina de Retención Set; opera de forma igual a un set de bobi-
na, con excepción que su estado se retiene en la memoria del PLC
ante fallos en el suministro de potencia.
RM: Bobina de Retención Reset; opera de forma igual a un reset de
bobina, con excepción que su estado se retiene en la memoria del
PLC ante fallos en el suministro de potencia.
P: Bobina Sensible a Transición Positiva; la bobina pasa al estado ON
con un flanco de subida.
N: Bobina Sensible a Transición Negativa; la bobina pasa al estado
ON con un flanco de bajada.
6.7.2. Elementos Para Control de Flujo

Son elementos gráficos adicionales que tienen influencia sobre el control de
ejecución. Permiten el abandono prematuro de la ejecución o el salto hacia o
desde una red LD. En ambos casos estas acciones se pueden realizar de forma
condicional o incondicional y su representación es idéntica a la definida en la
Figura 6.35 con operación igual a la ya vista en la Sección 6.6.2 para el lenguaje
FBD.
6.7.3. Llamados a Funciones y Bloques de Funciones

Al igual que en el lenguaje FBD, las funciones y bloques de funciones son
representados mediante cajas rectangulares, donde las entradas van al lado iz-
quierdo y las salidas (en el caso de las funciones una sola salida) van al lado
derecho. El nombre formal de cada variable de entrada y salida va dentro de
la caja al nivel del respectivo puerto de dato que representan. El nombre de un

tipo de bloque de función y el nombre de una función van dentro de la caja
en la parte superior, mientras que el nombre de la instancia de un bloque de
función va ubicado sobre la caja.
Los parámetros de entrada y salida en un bloque de función pueden ser de
cualquier tipo de dato, pero el estándar exige que como mínimo una entrada
y una salida deben ser de tipo booleano y deben tener conexión directa o indi-
recta a las líneas verticales del diagrama escalera. En las funciones las entradas
EN y ENO sirven como elementos para controlar el flujo y además proveen un
medio de cumplir con el requerimiento de tener como mínimo una entrada y
una salida booleana con conexión directa o indirecta a las líneas verticales de
la red LD.
6.7.4. Reglas de la Evolución en una Red LD

La secuencia de evaluación siempre debe seguir los siguientes criterios con
el fin de determinar la forma de evolución del flujo de datos a través de las
redes [8, 9]:
1. La secuencia de ejecución de varias redes se realiza una a una de arri-

ba hacia abajo. Esta secuencia de ejecución se puede alterar empleando
saltos. Igualmente los escalones de una red son ejecutados en secuencia
de arriba hacia abajo.
2. La evaluación de un elemento cualesquiera en la red requiere para su

inicio que todas sus entradas estén disponibles, lo cual equivale a que en
un escalón o una POU sus entradas hayan sido evaluadas y entregadas
desde elementos anteriores.
3. La evaluación de un elemento de la red no se da por terminada hasta que

se disponga de la evaluación de todas sus salidas.
4. En el mismo sentido del punto 2, cuando una red transfiere datos a otra
se requiere que la primera tenga disponibles todos los datos requeridos
en la segunda para poder iniciar su ejecución.
La función de conmutación de la Figura 6.36 se toma a manera de ejemplo

para la implementación de una red en lenguaje LD, la cual se muestra en la
Figura en la página siguiente. De la anterior red es claro como este lenguaje
posee una naturaleza análoga a los circuitos digitales, ya que en ella fácilmente
se pueden implementar funciones de conmutación, además desde el mismo
diagrama se puede deducir simplificaciones que en muchos casos requieren de
técnicas de minimización. Sin embargo una de las grandes desventajas de la
programación en este lenguaje, fuera de las ya expuestas en la Sección 6.1.1, es
la dificultad para programar ciclos iterativos o para tratar con tipos de datos
derivados [2, 8, 9].
6.7. DIAGRAMA ESCALERA (LD) 199
B C F
Figura 6.39: Ejemplo de Evolución en Red LD
En el lenguaje LD también es posible realizar la realimentación de varia-

bles, lo cual sucede cuando en un mismo escalón se emplean contactos y en-
tradas a funciones o bloques de funciones que se relacionan con variables (co-
mo bobinas o salidas de funciones o bloques de funciones) que se actualizan
en el mismo escalón. A diferencia de lo que ocurre con la realimentación en
el lenguaje FBD, en LD la realimentación sólo se realiza mediante conexiones
implícitas, con lo cual aquellas conexiones que inician a la derecha y terminan
en la izquierda, ver Figura 6.37, no son permitidas en LD.
Un tema de especial cuidado, que se puede presentar con mayor frecuencia
en lenguaje LD en comparación con FBD, es el problema de determinación de
secuencia en la ejecución, que en algunos lenguajes gráficos de programación
se denomina como condiciones de ejecución. Para entender este punto se mues-
tra la Figura 6.40.
Var1 Var2 Var3
FunAB1
FunAB
S1
E1
S2 Var2
Figura 6.40: Determinación de Secuencia en Ejecución
Se puede observar como al momento de ejecutar la red de la Figura 6.40

no es claro en que instante será actualizado el dato de la variable denominada
Var2, por tanto tampoco es claro si al instante de su evaluación ésta poseerá un
valor que viene desde la evaluación previa o si por el contrario estará actuali-
zado con el valor que entregue la salida 2 del bloque de función (FunAB1.S2)
durante la evaluación presente. Por ende, este tipo de situaciones debe ser evi-
tada durante la realización de redes tipo FBD o LD.
6.8. Diagrama Funcional Secuencial (SFC)

Éste es el último de los lenguajes del estándar IEC 61131-3, tiene su funda-
mento en las metodologías para la descripción de sistemas secuenciales, princi-
palmente en Redes de Petri. Su naturaleza es gráfica y permite la estructuración
de una implementación mediante estados, o unidades, que se ejecutan paso a
paso. Cada uno de estos estados basa su ejecución en condiciones definidas por
el operador y en condiciones dependientes de las entradas al sistema. Además
cada unidad puede ser implementada en cualquiera de los otros cuatro lengua-
jes definidos en el estándar o mediante descripciones proporcionadas por el
mismo SFC [2, 1, 8, 9].
El diagrama funcional secuencial se puede utilizar para realizar la imple-
mentación de POUs del tipo Bloque de Funciones o Programa, más no para las
Funciones, lo anterior se debe a la misma naturaleza de este lenguaje, el cual
retiene información en los estados y por tanto va en contravía de la definición
dada para Función, ver la Sección 6.3.8.1.
6.8.1. Elementos Gráficos y Descripción de una Red SFC

Una red SFC se compone primariamente de dos elementos: las Etapas y las
Transiciones. Las etapas se representan mediante cajas rectangulares que van
interconectadas entre si mediante una línea vertical, donde a su vez va ubicada
una línea horizontal que representa la transición. A cada etapa se le puede
asociar un conjunto de instrucciones, denominadas Acciones, las cuales se rea-
lizan dependiendo del estado actual en el cual se encuentre la etapa. Una etapa
puede estar en uno de dos estados posibles: Activo o Inactivo. Si el estado actual
es activo, entonces las acciones asociadas se repiten hasta que el estado de la
etapa sea el de inactivo.
El cambio de estado de una etapa está determinado por la transición in-
mediatamente debajo de ella. A la transición se le asigna una Condición de Tran-
sición la cual no es más que una expresión booleana a ser verificada. Cuando
una etapa se encuentra activa se evalúa continuamente la condición asociada a
la transición debajo de ella, cuando esta condición alcanza un valor verdadero
“TRUE” ocasiona que la etapa que actualmente se encuentra activa pase al
estado de inactiva y la etapa posterior a la transición, que actualmente se en-
contraba inactiva, pasa a estar activa (dependiendo de la estructura de la red
se podría tener más de una etapa posterior a la transición).
Dentro de la red SFC existe una etapa especial, denominada Start, (Inicio).
Cuando la red SFC es invocada la etapa Start es activada de forma automática
dando inicio así al flujo de datos a través de la red. En los sistemas modernos
se acostumbra indicar las etapas que actualmente se encuentran en el estado
activo mediante una marca circular negra (•) que se denomina Token (moneda)
y que ayuda en el seguimiento gráfico del flujo secuencial a través de la red.
En la Figura 6.41 se muestra una red SFC para una secuencia de encendido de
dos cargas.
6.8. DIAGRAMA FUNCIONAL SECUENCIAL (SFC) 201
Línea con dirección

Start
Etapa inicial
Transición, su
P=1 condición se valida
cuando P=1
A
Etapa
Transición, su
P=0 condición se valida
Espera cuando P=0
P=1
B
P=0
Figura 6.41: Componentes Básicos de una Red SFC
En la Figura 6.41, cuando se hace el llamado a la red se activa inicialmente

la etapa Start la cual permanece así hasta el instante en el cual la transición
inmediatamente debajo verifique la condición asignada, en este caso se espera
por la pulsación de P. Luego cuando se pulse P entonces se desactiva la eta-
pa inicial y se activa la etapa A donde se debe asignar el conjunto de acciones
necesarias para encender la primer carga (las acciones serán estudiadas más
adelante). Esta carga permanece encendida hasta el instante cuando se libere
el pulsador P, que además es la condición de la transición debajo de A, por lo
que al verificarse esta condición, esto es P = 0, se desactiva la etapa A y se ac-
tiva la etapa Espera. En Espera el sistema no realiza ninguna acción asociada,
simplemente ahora es necesaria una nueva verificación de pulsación de P para
poder avanzar hacia la siguiente etapa. Cuando se pulse P entonces se desacti-
va Espera y se activa la etapa B, donde se realizan las acciones necesarias para
encender la carga B hasta cuando se libere nuevamente el pulsador. Finalmente
con la liberación de P se regresa al estado inicial y el ciclo puede reiniciar.
6.8.1.1. Las Etapas

Cada etapa dentro de una red SFC posee un identificador que debe ser úni-
co y que es tomado como una variable declarada automáticamente y de tipo lo-
cal. El nombre de este identificador no debe ser asignado a ningún otro elemen-
to dentro de la POU implementada. Las etapas son de dos clases a saber: unas
denominadas simplemente como etapas las cuales se representan mediante
rectángulos y otras denominadas como etapas iniciales las cuales se presen-
tan mediante un rectángulo dentro de otro, ver Figura 6.41. Cuando se realiza
el llamado a una POU implementada en SFC, se activan de forma automática
todas las etapas iniciales, las cuales no necesariamente deben ir al principio de
la red. La activación de una etapa se indica en la mayoría de los sistemas me-

diante la presencia de una marca circular, o token, dentro del rectángulo de la
etapa.
Asociado a cada identificador de etapa existen dos variables declaradas im-
plícitamente. La primera de ellas es la Bandera de Etapa, que se puede acceder
mediante la notación identificador.X, y es una variable de tipo BOOL que entre-
ga el valor actual de activación de la etapa asociada, así si la etapa se encuentra
activa entonces identificador.X tendrá un valor de TRUE y de lo contrario val-
drá FALSE. Esta primera variable implícita es de mucha utilidad para el control
de flujo y la ejecución de acciones en diferentes lugares de la red.
La segunda variable declarada de forma implícita es Tiempo Transcurrido de
Etapa, la cual se puede acceder mediante la notación identificador.T, y es una
variable de tipo TIME que entrega el tiempo transcurrido desde la activación
de la etapa. Si la etapa no ha sido activa ni una sola vez, el valor de esta variable
será cero, pero si la etapa ya fue activa pero actualmente no lo está, entonces
el valor de la variable será el tiempo transcurrido de la última vez que estuvo
activa. Si se desea que el valor de esta variable incluya el valor de iteraciones
anteriores, entonces se debe declarar explícitamente una instancia con el atri-
buto RETAIN, de la misma forma como se explicó en la Sección 6.3.7.2 y tal
como aparece en la Figura 6.10.
6.8.1.2. Las Transiciones
Una transición es una especie de barrera que retiene activas las etapas pre-
vias a ella hasta cuando se verifique una expresión booleana que se le asocia,
caso en el cual las etapas previas se desactivan y todas las etapas posteriores se
activan. Sin embargo la condición de una transición sólo es evaluada cuando
todas las etapas previas a ella se encuentren en estado activo.
La expresión que describe la condición de la transición puede ser imple-
mentada en varias formas y en cualquiera de los otros cuatro lenguajes del
mismo estándar, aunque la forma empleada restringe los lenguajes a usar. Co-
mo ejemplo, las expresiones para las transiciones en la Figura 6.41 están dadas
en ST.
A continuación se describen las diversas formas en las cuales se puede rea-
lizar la descripción de la condición de transición y en cada una se indica los
lenguajes del estándar que se pueden emplear.
La primera forma, denominada como de sintaxis inmediata, consiste en
escribir inmediatamente a continuación de la transición la expresión para la
condición. En este caso escribir puede ser interpretado como la acción de es-
cribir una expresión booleana en lenguaje ST o por la conexión directa de una
red LD o FBD que entrega como resultado un dato de tipo BOOL. En esta
primera forma no se permite el uso de expresiones en lenguaje IL. A conti-
nuación, en la Figura 6.42, se muestran los casos específicos mencionados.
Representación Descripción
Etapa1
Condición de transición evaluada mediante
cualquier expresión en lenguaje de texto estruc-
V1 & V2
turado (ST) que entregue como resultado un dato
Etapa2 booleano.
Etapa1 Condición de transición evaluada directamente

desde un escalón de red LD. Por naturaleza, una
V1 V2 red LD evalúa mediante contactos expresiones
booleanas las cuales se emplean para evaluar la
Etapa2 transición.
Etapa1 Condición de transición evaluada directamente

desde una salida de tipo booleana en una red FBD.
V1 &
Se debe asegurar que la salida de la red FBD conec-
tada a la transición sea de tipo booleana.
V2 Etapa2
Figura 6.42: Transiciones con Sintaxis Inmediata
La segunda forma, denominada sintaxis de conector, consiste en emplear

conectores en los casos de redes LD y FBD en lugar de conexiones inmediatas.
El empleo de estos conectores se realiza de la misma forma en que se descri-
bieron en la Sección 6.6.1. A continuación, en la Figura 6.43, se muestra la forma
de ser empleados.
Etapa1
Se emplea un conector con conexión directa a la
transición. El conector hace el enlace hacia una red
Conector
en LD o FBD que se encuentra en otro lugar del dia-
Etapa2 grama SFC
Figura 6.43: Transición con Sintaxis de Conector
La tercer y última forma, denominada sintaxis de nombre de transición, em-

plea un identificador como nombre para la transición. De esta forma se puede
emplear cualquiera de los otros cuatro lenguajes del estándar en los cuales se
describe programáticamente, de acuerdo a la naturaleza de cada uno, la expre-
sión booleana para el identificador de la transición. En la Figura 6.44 se muestra
un ejemplo de cada uno de los casos posibles para esta forma de sintaxis.
Etapa1
A la transición se le asigna un identificador, o nom-
bre, el cual puede ser definido usando cualquiera
Tran1 de los otros cuatro lenguajes del estándar.
Etapa2
TRANSITION Tran1: Definición del identificador para la condición de

V1 & transición empleando una red FBD. La salida de la
Tran1
V2 red es el valor para la condición.
END_TRANSITION

V1 V2 Tran1
transición empleando una red LD. A la bobina de
la red LD se le asigna el identificador.
END_TRANSITION
LD V1 transición empleando el lenguaje IL. El resultado fi-
AND V2
nal almacenado en el acumulador es el valor de la
END_TRANSITION
condición.
TRANSITION Tran1 Definición del identificador para la condición de

:= V1 & V2; transición empleando el lenguaje ST. La asignación
END_TRANSITION
de la condición se realizar usando el delimitador :=.
Figura 6.44: Transiciones con Sintaxis de Nombre de Transición
6.8.2. Secuencias
Cualquier POU implementada en SFC puede poseer una o más redes, cada
una de las cuales se compone de etapas y transiciones. Nunca se podrá conectar
dos etapas entre sí o dos transiciones entre sí. Es posible que una transición esté
precedida de una o más etapas, e igualmente es posible que luego de ella exista
una o más etapas siguientes.
La interconectividad entre estos elementos (etapas, transiciones) se deno-
mina secuencia, así si posterior a la activación de una etapa es posible sólo
la activación de otra se dice que la conexión es en Secuencia Única, pero si es

posible la activación de una etapa entre varias se dice que la conexión es en Se-
cuencia Divergente, mientras que si es posible la activación de dos o más etapas
a la vez la conexión es en Secuencias Simultáneas. Como ejemplo, la red de la
Figura 6.41 se compone exclusivamente de secuencias únicas. A continuación
se describe las secuencias divergentes y las simultáneas.
6.8.2.1. Secuencias Divergentes
Cuando a una etapa le sigue más de una transición, se dice que la secuencia
es divergente. En este caso al estar la etapa activa se evaluarán todas las transi-
ciones posteriores a ella y la primera transición en ser validada definirá la ruta
a seguir. En caso de tener más de una transición validada simultáneamente se
definen métodos para determinar la prioridad entre ellas. En la Figura 6.45 se
muestran las tres posibles formas de definir la prioridad en la evaluación.
Por Defecto Definida por Usuario Mutuamente Excluyente

Etapa1 Etapa1 Etapa1
* 2
* 1
Tran1 Tran2 Tran1 Tran2 Tran1 Tran2
Etapa2 Etapa3 Etapa2 Etapa3 Etapa2 Etapa3
La selección de una secuen- El usuario define mediante Las transiciones son eva-
cia se realiza evaluando las un número la prioridad de luadas sin ningún orden
transiciones de izquierda a la evaluación, así cada ruta definido. En este caso se
derecha. La primer transi- es enumerada y la evalua- debe asegurar que las mis-
ción en ser validada define la ción se realiza en orden as- mas expresiones para las
ruta a seguir. Un asterisco in- cendente. Un asterisco y el condiciones de las transi-
dica que ésta es la prioridad número asignado a cada ruta ciones operen de forma mu-
en uso. indican que ésta es la priori- tuamente excluyente, es de-
dad en uso. cir, sólo sea posible la vali-
dación de una entre varias.
Figura 6.45: Secuencias Divergentes y Prioridades
Luego de la selección de una secuencia divergente, es necesario volver a

unir los caminos hacia una sola ruta. En este caso a una etapa le antecede más
de una transición, una desde cada ruta. En la Figura 6.46 se muestra la forma
de realizar la convergencia de secuencias divergentes.
Etapa1 Etapa2
Tran1 Tran2
Etapa n
Figura 6.46: Convergencia de Secuencias Divergentes
6.8.2.2. Secuencias Simultáneas

Cuando una transición debe dar lugar a la ejecución simultánea de más de
una etapa, se dice que las secuencias son simultáneas. En este caso cuando una
transición es validada, lo cual implica además que la etapa previa a ella se en-
cuentre activa, se activa simultáneamente más de una etapa inmediatamente
posterior a la transición. Igualmente será necesario realizar la convergencia de
secuencias simultáneas hacia una sola ruta, en este caso una transición se va-
lida cuando todas las etapas conectadas a ella y que provienen de secuencias
simultáneas se encuentren activas y además se valide la condición de la tran-
sición, con lo cual se desactivarán todas las etapas previas a dicha transición
y se activará la etapa siguiente. En la Figura 6.47 se muestra la representación
gráfica de secuencias simultáneas y su respectiva convergencia.
Etapa1 Etapa1 Etapa2
Tran
Tran
Etapa2 Etapa3 Etapa n
Figura 6.47: Secuencias Simultáneas y su Convergencia
6.8.2.3. Redes Inseguras

Ya que SFC tiene su fundamento en las Redes de Petri, se debe prevenir
redes que no tengan un comportamiento seguro. El estándar IEC 61131-3 hace
énfasis en la necesidad de evitar redes con topologías Inseguras e Inalcanzables
[8, 9].
Una Topología Insegura es aquella en la cual se puede presentar la activación
incontrolada y sin coordinación de etapas, esto sucede especialmente cuando
en secuencias simultáneas se permite la activación de etapas exteriores a ellas
sin asegurar que las acciones al interior se terminen completamente.
Una Topología Inalcanzable es aquella en la cual algún elemento (etapa o tran-

sición) nunca podrá ser evaluado. Esto sucede comúnmente cuando se mezclan
secuencias divergentes con simultáneas sin el debido cuidado.
La Figura 6.48 muestra un ejemplo de cada uno de estos dos tipos de redes
inseguras, topologías estas que se deben evitar.
Etapa1 Etapa1
T1 T1
Etapa2 Etapa3 Etapa2 Etapa3
T2 T3 T4 T2 T3 T4
Etapa4 Etapa5 Etapa6 Etapa4 Etapa5 Etapa6
T5 T6 T5
Red Insegura: Si estando activas Etapa2 y Red Inalcanzable: En esta red nunca se po-
Etapa3 se valida T4 podría ocurrir tener acti- drá verificar T5, ya que Etapa5 y Etapa6 for-
vas simultáneamente Etapa2 y Etapa4 debido man una secuencia divergente ocasionando
al retorno hacia Etapa1, además el número de que nunca T5 tenga sus tres etapas previas ac-
marcas podría crecer sin control. tivas.
Figura 6.48: Redes Inseguras
6.8.3. Acciones
Al describir una red mediante el lenguaje SFC se persigue como objetivo
que con cada etapa que se encuentre activa se realice la ejecución de una ac-
ción, o un conjunto de acciones, que se asocia a dicha etapa con la finalidad de
implementar un comportamiento deseado. Estas instrucciones entonces son es-
critas dentro de una caja denominada Bloque de Acciones y la cual va unida a la
etapa asociada.
Las acciones tienen por finalidad definir las instrucciones de una etapa o
una secuencia de instrucciones que se deben ejecutar bajo ciertas condiciones.
Además de implementar comportamientos externos del sistema, también se
pueden emplear como elementos para el control de flujo.
6.8.3.1. Bloques de Acciones

En la Figura 6.49 se puede observar los elementos constitutivos generales
de un bloque de acción, donde la descripción de las acciones se puede realizar
en cualquiera de los otros cuatro lenguajes definidos por el estándar e incluso

se puede emplear otra red SFC.
Calificador Nombre de
Tran1 Acción Indicador
Booleano
Etapa2
N AccionEtapa2 Indicador
IF Presion THEN
Tran2 Indicador := TRUE;
ELSE
Indicador := FALSE;
END_IF
Descripción de la acción
Figura 6.49: Elementos de un Bloque de Acción
En general, un bloque de acción consta de los siguientes elementos: un Cali-

ficador, el cual define una condición de ejecución que controla ya sea el tiempo,
o instante, de ejecución de las instrucciones asociadas o el valor que se debe
asignar a una variable booleana. El Nombre de Acción es un identificador que
debe ser único dentro de la POU implementada. El Indicador Booleano es una
variable opcional a ser implementada dentro del bloque de acción con propósi-
to de permitir su actualización de forma manual dentro del cuerpo de instruc-
ciones con el fin de ser indicativa del estado actual de la ejecución. Por último
la sección de Descripción de la Acción puede ser implementada en cualquiera
de los lenguajes del estándar, incluyendo otra red SFC, es más, debido a la
complejidad que podría alcanzar la descripción de un comportamiento dado
se permite que esta sección sea implementada en un diagrama aparte o incluso
en otra página, caso en el cual el lenguaje IL no se puede usar.
Cuando se emplea un diagrama o página independiente para la implemen-
tación de la descripción de la acción, el nombre de la acción se emplea como
identificador que enlaza la acción con la descripción.
En general, una etapa puede constar de cualquier número de acciones aso-
ciadas. Además una misma acción puede ser relacionada con más de una etapa.
Más aún, si se desea, una etapa puede no tener ninguna acción asociada, con
lo cual simplemente se espera a la validación de la condición de transición.
La ejecución de las acciones se rige mediante las siguientes dos reglas:
1. Cada etapa junto con sus acciones asociadas se ejecuta al menos una vez
luego de su activación. En este estado la bandera Etapa.X se fija y per-
manece en TRUE.
2. Posterior a la desactivación de una etapa, ésta y todas sus acciones asocia-
das son invocadas una vez más con el propósito de asegurar una adecua-
da finalización de variables y estados. Durante esta parte de la ejecución
y durante todo el tiempo que la etapa esté inactiva la bandera Etapa.X
permanece en FALSE.
Por último, es de destacar que los bloques de acciones no son de uso restrictivo
del lenguaje SFC. Estos también pueden ser empleados dentro de redes FBD y
LD tal como se muestra en la Figura 6.50.
V1 &
V1 V2 Salida N Acción I1 Salida
N Acción I1 V2
Bloque de Acción en LD Bloque de Acción en FBD
Figura 6.50: Bloques de Acciones en los Lenguajes LD y FBD
En la Figura 6.50 la línea a la izquierda del bloque de acción se encarga de

dar la activación, en FBD cuando se entrega un valor booleano de TRUE y en
LD cuando hay paso en el flujo de potencia de izquierda a derecha. Igualmente
se puede emplear de forma opcional el indicador booleano con propósitos de
seguimiento al desarrollo de las acciones implementadas, caso en el cual se
asigna su valor a una variable.
6.8.3.2. Calificadores de las Acciones
Ya se ha visto que uno de los elementos constitutivos de una acción es su

calificador, ver Figura 6.49. Hasta el momento siempre se ha empleado el cali-
ficador “N” con el cual toda acción se ejecuta continuamente mientras su etapa
asociada se encuentre activa. Sin embargo, el estándar define un amplio rango
de calificadores adicionales con los cuales se puede controlar de forma exac-
ta el momento justo en el cual una acción se debe ejecutar en relación con la
activación de su etapa asociada.
De lo anterior es claro que la ejecución de una acción será dependiente
de la activación de la etapa asociada y del tipo de calificador asignado. En la
Tabla 6.5 se muestra el listado de los calificadores disponibles.
Aunque estos calificadores son de inmensa ayuda en la descripción de fun-
cionalidades, igualmente pueden ocasionar mayores inconvenientes en el man-
tenimiento, depuración y seguimiento a redes que los contienen, especialmente
en aquellos casos donde se emplea calificadores que extienden acciones más
allá de la desactivación de una etapa, como es el caso de SD. Con el propósito
de clarificar la forma de operar de estos calificadores, a continuación se mues-
tran las posibles situaciones de cada uno de ellos en un diagrama de tiempos.
Calificador Nombre Descripción

No Memorizada Se ejecuta mientras la etapa sea activa
N No Memorizada Igual a la anterior
R Reset Reset memorizado de una acción
S Set Set memorizado de una acción
L Limitada Acción que se ejecuta sólo por un tiempo dado
o hasta que la etapa esté inactiva, lo que suceda
primero
D Retarda Acción que inicia su ejecución luego de un tiempo
de retardo dado y que termina cuando la etapa esté
inactiva. Si la etapa es inactiva antes del retardo la
acción nunca se ejecuta
P Impulsiva Acción que se ejeucta sólo una vez al inicio de la
activación de la etapa
SD Memorizada y Set memorizado de una acción luego de un tiempo
Retardada dado. El set ocurrirá independiente de la desacti-
vación de la etapa.
DS Retardada y Igual a la anterior, pero en este caso si se produce la
Memorizada desactivación de la etapa antes de terminar el retar-
do no se realiza la memorización
SL Memorizada y Set memorizado por un tiempo dado. El set ocurri-
Limitada rá independiente de la desactivación de la etapa
Tabla 6.5: Calificadores de Acciones
El calificador tipo ’N’ ejecuta la acción de forma continua mientras la eta-

pa asociada esté igualmente activa. Esto es, la acción se realizará mientras la
bandera Etapa.X tenga un valor de TRUE. En la Figura 6.51 se observa el com-
portamiento de la acción en el tiempo.
E1.X
T1
E1 N AcciónE1 AcciónE1
T2 T2
Figura 6.51: Acción con Calificador N

El calificador tipo ’S’ ejecuta la acción de forma continua desde el momento
en el cual la etapa asociada esté activa y dicha acción permanece (se memoriza)
aunque la etapa pase al estado inactivo. Para detener la ejecución de la acción
es necesario que en otra etapa se haga referencia a la misma acción pero usando
el calificador ’R’, con lo cual en el momento de la activación de esta segunda
etapa se ejecutará una vez más la acción y se realizará enseguida el reset. En la
Figura 6.52 se muestra la forma como operan estos calificadores.
T1
E1.X
E1 S Acción
T2 T2
Tn-1 Acción
En R Acción
Tn-1
Tn
Figura 6.52: Acción con Calificadores S y R
El calificador ’L’ ejecuta la acción desde la activación de la etapa asociada,

pero la realiza sólo por un periodo determinado de tiempo. En caso que la
etapa se desactive antes de culminar la ejecución de la acción, ésta última no se
continúa ejecutando. Es claro entonces que la acción se realizará hasta cuando
suceda una de las siguientes situaciones: hasta que transcurra el tiempo pro-
puesto o hasta que se desactive la etapa asociada, estas situaciones se muestran
en la Figura 6.53.
E1.X
T1
E1 LT#2s Acción Acción
T2 T2
2s 2s
Figura 6.53: Acción con Calificador L
El calificador ’D’ ejecuta la acción un tiempo después de la activación de la

etapa asociada. Esta ejecución dura hasta cuando se produzca la desactivación
de la correspondiente etapa, en caso que el tiempo no se cumpla antes de la
desactivación de la etapa entonces la acción nunca se lleva a cabo. Este com-
portamiento se observa en la Figura 6.54.
E1.X
T1
E1 DT#2s Acción Acción
T2 T2
2s 2s
Figura 6.54: Accón con Calificador D

El calificador ’P’ ejecuta la acción una única vez con la activación de la eta-
pa asociada. A este calificador también se le denomina como impulsivo. En la
Figura 6.55 se muestra su comportamiento.
T1 E1.X
E1 P Acción Acción
T2 T2
Figura 6.55: Acción con Calificador P
El calificador ’SD’ ejecuta la acción un tiempo después de la activación de

la etapa asociada, este inicio de ejecución se realiza independientemente del
estado futuro de la etapa. La ejecución se detiene sólo cuando en otra etapa se
haga referencia a la misma acción empleando el calificador ’R’. En las anteriores
condiciones es de aclarar que en caso que el calificador ’R’ se realice sobre la
acción antes de que se cumpla el tiempo de retardo la acción nunca se lleva a
cabo. En la Figura 6.56 se muestran estos comportamientos para el calificador
’SD’.
T1
E1.X
E1 SD T#2s Acción
T2
T2
Tn-1 Acción
En R Acción Tn-1
Tn 2s 2s
Figura 6.56: Acción con Calificador SD
El calificador ’DS’ ejecuta la acción un tiempo después de la activación de

la etapa asociada, este inicio se realiza siempre y cuando una vez cumplido el
retardo la etapa aún esté activa. Al igual que en el caso anterior, se requiere
hacer referencia en otra etapa a la misma acción usando el calificador ’R’ para
detener su ejecución. La Figura 6.57 muestra el comportamiento descrito para
este calificador.
T1
E1.X
E1 DS T#2s Acción
T2
T2
Tn-1 Acción
En R Acción Tn-1
Tn 2s 2s
Figura 6.57: Acción con Calificador DS

Por último, el calificador ’SL’ ejecuta la acción desde la activación de la eta-
pa asociada y memoriza esta acción por un tiempo determinado. La duración
de la ejecución de la acción no depende en este caso del estado futuro de la
etapa asociada, sin embargo si en una etapa posterior se hace referencia a la
misma acción usando el calificador ’R’, la acción se detendrá aún en el caso
que no se haya cumplido la duración fijada para la ejecución. En la Figura 6.58
se muestran los comportamientos descritos para este calificador.
T1
E1.X
E1 LS T#2s Acción
T2
T2
Tn-1 Acción
En R Acción Tn-1
Tn 2s 2s
Figura 6.58: Acción con Calificador LS
6.8.3.3. Control de Acción

Ya que se puede hacer referencia a una acción en particular desde diferen-
tes bloques de acciones en varias etapas y como estas etapas pueden estar, o
no, activas simultáneamente, dependiendo incluso de los tipos de calificadores
empleados, una acción en particular puede recibir simultáneamente llamados
desde diferentes lugares los cuales influenciarán su tiempo de ejecución. Para
poder controlar la programación de una acción específica se emplea un Control
de Acción, el cual en general es un bloque de función propio del sistema opera-
tivo y que se encarga de evaluar y determinar las condiciones bajo las cuales
se debe dar inicio y paro a la ejecución de una acción [8]. En la Figura 6.59 se
muestra la representación de este bloque de función.
R &
Q
N ³1
S
E1.X
L
Ei.X D
P
En.X
SD
DS
SL
Control de Acción
Figura 6.59: Control de Acción
El control de acción está implementado con base en una función OR la cual

recibe como entradas las evaluaciones de cada uno de los diferentes tipos de
calificadores (representados en la Figura 6.59 mediante un rectángulo) a excep-
ción de ’R’. Una función AND se encarga de proveer el nivel mayor de prio-
ridad al calificador ’R’. Desde las diferentes etapas que contengan bloques de
acciones con la acción a evaluar se conecta la bandera Etapa.X a la entrada res-
pectiva y la salida Q se encarga de activar directamente la acción o de permitir
la ejecución cíclica de instrucciones en las secciones asociadas de descripción
de acción.
De acuerdo con las reglas para la ejecución de acciones, se debe tener siem-
pre presente que posterior a la desactivación de una etapa se realiza una última
invocación de todas las acciones con el propósito de asegurar el estado final de
las variables.
6.8.4. Reglas de la Evaluación en una Red SFC

En los lenguajes de texto como IL o ST las instrucciones se ejecutan en se-
cuencia una a continuación de la otra en el mismo orden que son escritas y esta
secuencia únicamente es alterada por el uso de sentencias para control de flujo
u operadores para saltos. En una red SFC el método que determina la secuencia
de ejecución es diferente.
En las redes SFC cada POU se asocia con una tarea, la cual es responsable
de la ejecución de los elementos en su interior. Así una red SFC dentro de una
POU es evaluada cada vez que la POU lo haga y una red SFC dentro de un
bloque de acción es evaluada cada vez que la etapa asociada sea activa.
En general las reglas para la evaluación de redes SFC son las siguientes
[8, 9]:
1. Todos las etapas iniciales son activadas por defecto cuando se realiza la
inicialización del sistema, por ende se ejecutan las acciones asociadas a
las etapas iniciales.

2. Con el inicio de una nueva evaluación se determina el conjunto de todas
las etapas activas y se permite la evaluación de todas las transiciones
asociadas con ellas.
3. Para cada acción se realiza la verificación de la salida de su control de
acción respectivo. Las acciones que terminan su ejecución desde la eva-
luación anterior (transición TRUE a FALSE de la salida del control de
acción) son ejecutadas una vez más.
4. Se ejecutan todas las acciones con salida TRUE en su control de acción.
5. A medida que las instrucciones en acciones se terminen, se realiza la lec-
tura y escritura de valores de variables hacia o desde los canales físicos
de entrada.
6. Las etapas activas con transiciones asociadas que tienen condición de
transición TRUE (que son validadas) son desactivadas y se activan las
etapas siguientes a las transiciones validadas. En este punto se itera des-
de el paso 2.
El comportamiento descrito para la evaluación se implementa de forma física

mediante lo denominado Módulo Secuenciador de Etapa. Éste se interpreta como
un elemento tecnológico funcional capaz de realizar la conexión entre etapas
anteriores y posteriores. Su diseño se realiza mediante un biestable donde a
la entrada SET se conectan mediante una función AND dos señales con el fin
de implementar las dos condiciones necesarias para la activación de la etapa,
a saber: que la etapa anterior esté activa y que se produzca la validación de
la transición previa a ella. En la entrada RESET se conecta una señal desde la
etapa siguiente, esta entrada implementa la condición de ejecución de acciones
una vez más luego de la desactivación de la etapa. Finalmente la única salida
del módulo es el estado actual de activación que se emplea como señal para las
etapas siguientes, señal de desactivación de las etapas previas y como señal de
la bandera Etapa.X. En la Figura 6.60 se muestra un módulo secuenciador y la
forma de conexión para la implementación de varias etapas.
Ti Ti+1
En.X En.X En+1.X
Etapa y
Transición & & &
Previas En-1
En En En+1
Etapa ³1 ³1 ³1
Siguiente
En+2
Figura 6.60: Módulo Secuenciador de Etapa

6.8.5. Reglas de la Evolución en una Red SFC

Las siguientes reglas de evolución aseguran el correcto flujo de la informa-
ción y el comportamiento adecuado de una red SFC [8, 9].
1. Nunca se podrá unir de forma directa dos etapas o dos transiciones, la

conexión siempre debe incluir de forma alternada etapas y transiciones.
2. Si una transición se une hacia dos o más etapas en secuencia simultánea,

las secuencias que inician en cada nueva etapa se ejecutan de forma si-
multánea e independiente.
3. El tiempo durante el cual se realiza la validación de una transición, la

desactivación de las etapas previas a ella y la activación de sus etapas
siguientes se puede considerar como instantáneo.
4. No se hace necesario considerar efectos de retardo entre transiciones que

se validan de forma simultánea.
5. La condición de transición para una etapa no se evalúa hasta que el efecto

resultante de la activación de la etapa sea comunicado a través de toda la
POU.
6.8.6. Otras Características No Definidas en el Estándar

Debido a la gran popularidad en implementación de automatismos con
base en SFC muchos sistemas integran en forma general algunas características
adicionales no definidas dentro del estándar IEC 61131-3. El propósito de esta
sección es el de describir brevemente algunas de las características adicionales
más relevantes que se implementan [3, 9].
Dentro del conjunto de los calificadores se define uno adicional denomina-
do Condicional y representado por ’C’. Este calificador ocasiona que una acción
en particular requiera del cumplimiento de una condición para ser ejecutada,
esta condición es adicional a la activación de la etapa. La forma general para
este calificador se muestra en la Figura 6.61, donde la condición booleana es
una expresión en sintaxis ST igual a las expresiones descritas para las transi-
ciones y que define la condición bajo la cual se puede realizar la acción. La
acción se ejecutará sólo si la etapa asociada está activa y la expresión booleana
para la condición toma un valor TRUE.
T1 Condición Booleana
E1 C AcciónEtapaE1
T2
Figura 6.61: Acción con Calificador C

Otro concepto importante no definido dentro del estándar es el de Macro-

Etapa. Una macro-etapa es una representación gráfica que permite agrupar co-
mo una sola unidad una porción de la red SFC, facilitando de esta forma la
legibilidad, mantenibilidad y reutilización de porciones de código. La interfaz
de conexión entre la macro-etapa y el resto de la red SFC se realiza mediante
una etapa de entrada E y una etapa de salida S, ver Figura 6.62, las cuales en-
marcan a las etapas y transiciones que se desea agrupar. Estas últimas reciben
el nombre de Expansión de la macro-etapa. La validación de la transición que
precede a la macro-etapa ocasiona la activación de la etapa de entrada y la ac-
tivación de la etapa de salida será entonces una de las condiciones necesarias,
más no suficiente, para la validación de la transición posterior a la macroetapa.
En la Figura 6.62 para activar la etapa de inicio de la macro-etapa se requiere
de la validación de la transición A y para la validación de la transición B debe
estar activa la etapa de salida en la macro-etapa.
Etapa Inicial
Start E10
A F
E11
ME1 Macro-Etapa
B G
Etapa2 E12
C H
Etapa3 S10
D Etapa Final
Figura 6.62: Partes de una Macro-Etapa

Cuando se realiza un diseño jerárquico frecuentemente se tendrán varias
redes SFC que describen de forma separada funcionalidades particulares del
sistema implementado. Esta situación requiere entonces de acciones de control
que permitan la interacción controlada y sincronizada de las diferentes redes
mediante la definición de condiciones de dependencia entre ellas lo cual conlle-
va a establecer jerarquías entre las mismas redes. Para facilitar esta labor varios
sistemas de implementación adicionan acciones denominadas Órdenes de Forza-
do, las cuales permiten controlar la ejecución de un diagrama jerárquicamente
inferior desde otro de orden superior. Este control se lleva a efecto mediante la
modificación del conjunto de etapas activas en la red inferior en función de las
variables que intervienen en la activación de las transiciones de la red de orden
superior.
Una orden de forzado se comporta como una acción de índole interna con la
cual la red de jerarquía inferior toma de inmediato la situación que se impone
y además esta orden es prioritaria sobre las demás reglas de evolución. Con el
propósito de impedir ciclos indeseados se prohíbe que una red forzada realice
acción similar sobre su red de orden superior y además una red sólo puede
ser forzada en todo instante por una sola red de orden superior. Lo anterior
facilita una de las condiciones generales de una red forzada y es que ésta debe
permanecer en dicho estado mientras las condiciones que fijaron tal situación
se sigan verificando.
La sintaxis general para una orden de forzado es: ’F/Identificador de red
a forzar:{elementos a forzar}’. El formato para las etapas que se desea forzar
puede tomar varias formas dependiendo de lo deseado, así por ejemplo si se
desea forzar todas las etapas de una red identificada como G01 la sintaxis es
’F/G01:{ }’, pero si se desea desactivar únicamente la evolución conservando
activa la etapa actual la sintaxis es ’F/G01:{*}. Si finalmente lo deseado es cam-
biar las etapas de la red que deben estar actualmente activas, por ejemplo a las
etapas 3 y 8, entonces la sintaxis es ’F/G01:{3,8}’. En muchas ocasiones se desea
que estas órdenes de forzado duren solo un instante, caso en el cual se puede
emplear el calificador impulsivo para esta acción adicionando una flecha orien-
tada a continuación de la letra F así: ’F↑/G01:{3,8}’.
6.9. Portabilidad entre los Diferentes Lenguajes

La portabilidad es la posibilidad de representar una POU descrita en un
lenguaje en otro dado. Aunque debería ser posible realizar en forma general la
traducción entre lenguajes del estándar, esto no siempre es práctico, ya que una
de la principales características del mismo estándar es proveer el conjunto de
lenguajes de entre los cuales se debe escoger de acuerdo a la aplicación puntual
o diseño particular de POU el que mejor se acomode [1, 8, 9].
Durante el desarrollo de cada una de las secciones concernientes a los len-
guajes del estándar se han presentado ejemplos de como realizar ciertas ope-
raciones o funcionalidades en cada uno de los lenguajes, a su vez, de la com-
paración entre estas formas se puede ir esbozando métodos generalizados para
realizar la traducción, aunque está no siempre se puede realizar de forma di-
recta como en el caso de sentencias para el control de flujo en ST hacia FBD,
donde se debe recurrir a toda la experiencia y algo de ingenio para lograr de
forma correcta la traducción.
6.10. Ejemplo
Se presenta el desarrollo de un ejemplo en los cinco lenguajes del estándar
IEC 61131-3. Para la implementación del mismo se ha empleado el paquete de
software CoDeSys.
6.10. EJEMPLO 219
Se implementa un sistema de control para un tanque de aguas lluvias, el

cual posee tres motobombas (denominadas respectivamente M1, M2 y M3) y
tres sensores de nivel, S1 para indicar nivel bajo, S2 para nivel medio y S3 para
nivel alto. El control permite la activación alternada de motobombas cada vez
que el nivel ascienda a S1. Si estando una motobomba activa el nivel llega a S2
se debe activar la siguiente motobomba en la secuencia. Si estando dos moto-
bombas activas el nivel llega a S3 se debe activar la última de las motobombas.
Cuando el nivel baje nuevamente de S1 se deben apagar todas las motobombas
activas. La siguiente ocasión que el nivel suba de S1, debe encender la moto-
bomba que sigue en la secuencia individual.
Figura 6.63: Ejemplo en Texto Estructurado

Figura 6.64: Ejemplo en Listado de Instrucciones

6.10. EJEMPLO 221
Figura 6.65: Ejemplo en Diagrama de Bloques de Funciones

Figura 6.66: Ejemplo en Diagrama Escalera

6.10. EJEMPLO 223
Action Init
M1:=FALSE;
M2:=FALSE;
M3:=FALSE;
Action Step 2
M1:=TRUE;
IF S2 THEN
M2:=TRUE;
END_IF
IF S3 THEN
M3:=TRUE;
END_IF
Action Step 3
M1:=FALSE;
M2:=FALSE;
M3:=FALSE;
Action Step 4
M2:=TRUE;
IF S2 THEN
M3:=TRUE;
END_IF
IF S3 THEN
M1:=TRUE;
END_IF
Action Step 5
M1:=FALSE;
M2:=FALSE;
M3:=FALSE;
Action Step 6
M3:=TRUE;
IF S2 THEN
M1:=TRUE;
END_IF
IF S3 THEN
M2:=TRUE;
END_IF
Figura 6.67: Ejemplo en Diagrama Funcional Secuencial


Para cada uno de los siguientes problemas propuestos, realice su imple-
mentación en los cinco lenguajes del estándar IEC 61131-3. La implementación
en cada lenguaje se debe desarrollar de forma independiente, es decir, no trate
de hacer una implementación por analogía con otra.
1. Se desea controlar el encendido de una carga desde un único pulsador

monoestable normalmente abierto. Cada vez que se presione y libere el
pulsador la carga debe cambiar de estado, es decir cuando el pulsador
regrese a su estado de reposo la carga debe pasar de encendida a apagada
o viceversa, según como se encuentre. Al inicio, cuando se presiona el
pulsador, la carga está apagada.
2. La Figura 6.68, muestra el esquema de un proceso para mezclas de reac-

tivos. En el depósito de mezcla se vierte inicialmente el reactivo que se
alimenta mediante la válvula V1 hasta el nivel N2, luego se vierte el reac-
tivo alimentado por la válvula V2 hasta el nivel N3. Esta mezcla se lleva
al Depósito A mediante la acción de la válvula V4 y hasta que el nivel N1
indique tanque vacío. Posteriormente se prepara otra mezcla vertiendo
inicialmente el reactivo alimentado por la válvula V3 hasta el nivel N2 y
seguidamente el reactivo alimentado por V2 hasta el nivel N3. Esta mez-
cla se lleva al Depósito B mediante la acción de la válvula V5 y hasta que
se vacíe nuevamente el depósito de mezcla. Mientras se vierta el reacti-
vo alimentado por V2 se debe tener encendido un mezclador, M, el cual
debe permanecer así hasta que el nivel baje a N2 cuando el tanque se es-
té vaciando. Cuando los depósitos A y B estén llenos con sus respectivas
mezclas se procede a abrir las válvulas VA y VB que los vacían. Ya que las
mezclas son diferentes no se garantiza el vaciado simultáneo, por lo que
cada vez que se vacía el depósito A (nivel en Na) o el depósito B (nivel
en Nb) se debe cerrar la respectiva válvula de ese depósito (VA o VB). El
ciclo reinicia sólo con los depósitos A y B vacíos. Se cuenta con un inte-
rruptor monoestable para dar arranque al sistema. Además, el arranque
está condicionado a que todos los depósitos deben estar vacíos, para lo
cual primero se debe garantizar vaciar los depósitos inferiores, y luego
si el depósito de mezcla tiene residuo, se abren todas las válvulas para
permitir su vaciado rápido.
V1 V2 V3
N3
Depósito de Mezcla
N2
M N1
V4 V5
Depósito Depósito
A B
Na Nb
VA VB
Figura 6.68: Ejercicio Propuesto 2
3. En muchos sistemas automatizados se dispone de un único botón de

mando desde el cual se selecciona una operación deseada de entre un
conjunto de posibles. De desea implementar el control de operación para
una impresora, la cual dispone únicamente de un botón monoestable
para determinar la operación a realizar, así: si el botón se presiona por
menos de tres segundos la impresora enciende de forma normal, si el
botón se presiona entre 5 y 8 segundos la impresora entrega la página de
prueba, pero si el botón se presiona entre 8 y 10 segundos se entra en el
modo de configuración. Además, como ayuda para el usuario se dispone
de un led que opera de la siguiente forma: Inicialmente se encuentra
apagado, cuando se inicia la pulsación del botón éste led enciende de
forma permanente hasta los tres segundos, entre 3 hasta 5 segundos se
paga nuevamente para indicar que este intervalo no produce ninguna
operación del sistema, entre 5 hasta 8 segundos hace una intermitencia
(encendido y apagado) con período de 1s, luego entre 8 hasta 10 segun-
dos la intermitencia es con un periodo de 0.5s, finalmente luego de los
10 segundos el led permanece apagado. Este diseño únicamente controla
el tipo de encendido, se asume que cada uno de los sistemas que imple-
mentan cada acción de la impresora ya están disponibles y sólo requieren
ser activados adecuadamente de acuerdo a la solicitud de encendido. Si
el botón se libera en alguno de los intervalos que no producen ninguna
acción, el sistema debe permitir nuevamente el reinicio de pulsación.
4. Un sistema de mezcla y carga posee un total de tres carros de transporte
(CarroA, CarroB y CarroC), cada uno de los cuales circula por su propia
vía, con sensores en los extremos así: al lado izquierdo los sensores son de
tipo final de carrera y se denominan Ai, Bi y Ci respectivamente; al lado
derecho los sensores son de tipo inductivo y calibrados para detectar los
carros justo en su centro y denominados Ad, Bd y Cd. Cada carro posee
en el fondo una compuerta manejada por un pistón de efecto simple (con
una señal de cero lógico cierra y con una señal de 1 lógico abre) que per-
mite el vaciado de cada carro, estos pistones se denominan Pa, Pb y Pc
respectivamente, además existen motores que permiten el desplazamien-

to a izquierda o derecha de cada uno de los carros, así: para el CarroA son
Cai y Cad, para el CarroB son Cbi y Cbd y para el CarroC son Cci y Ccd.
Existen dos tolvas T1 y T2, donde la primera contiene cierto material y
la segunda agua. Al inicio los tres carros se encuentran a la izquierda y
el arranque es simultáneo mediante un pulsador monoestable A. Los tres
inician su desplazamiento a derecha de forma independiente hasta el sen-
sor que los ubica debajo de la tolva T1 (At1 para el CarroA, Bt1 para el
CarroB y Ct1 para el CarroC). Esta tolva se puede desplazar a izquierda
o derecha con los motores T1i y T1d respectivamente (Ver vista lateral en
la Figura 6.69) e inicia en la posición central. La tolva debe atender los
carros en el mismo orden de llegada depositando en cada uno material
durante 10s para lo cual debe activar el pistón Pt1. Cuando un carro ha
sido cargado por la tolva T1 puede iniciar su recorrido hacia la tolva T2,
para lo cual existe un sensor que lo ubica en posición (At2 para el CarroA,
Bt2 para el CarroB y Ct2 para el CarroC). La tolva T2, inicialmente en la
posición central, igualmente se puede desplazar a izquierda o derecha
con los motores T2i y T2d (no mostrados en la Figura 6.69) y debe de-
positar agua en el mismo orden de llegada en cada uno de los carros por
un tiempo de 5s, para lo cual dispone del pistón Pt2. Cuando un carro
tiene completa su carga de agua, debe continuar su recorrido a derecha
hasta los sensores Ad, Bd o Cd, según el caso. En el extremo derecho,
cada carro puede vaciar su contenido dentro del Carro de Carga para lo
cual debe abrir su pistón de vaciado. En este punto, no importa que más
de un carro vacíe de forma simultánea su contenido. Una vez vacío, un
carro puede regresar a cargar en la tolva 1 sin ir hasta el extremo izquier-
do. El Carro de Carga se debe llenar con un total de 10 viajes de los carros
de transporte de tal forma que al final no quede ningún carro cargado, es
decir, el carro que realiza la octava descarga debe ir hasta la izquierda y
no trabajar más, luego el que realiza la novena y finalmente el que hace
la décima descarga. Todo el proceso en general debe ser realizado en el
menor tiempo posible, por lo que no está permitido que ningún carro
espere a otro en ninguna posición.
T1 T2 Vista frontal
Pt1 Pt2
Cai Cad Cbi Cbd Cci Ccd
CarroA CarroB CarroC
Ai,Bi Pa Pb Pc
Ci Ad,
At1,Bt1,Ct1 At2,Bt2,Ct2 Bd,
Cd
T1i T1d Carro de Carga
T1
T1a T1b T1c
CarroA CarroB CarroC
Pa Pb Pc
Vista lateral
Figura 6.69: Ejercicio Propuesto 4

Bibliografía
[1] Bolton, W.
Programmable Logic Controllers, Fourth Edition.
Elsevier, 2006. ISBN-10: 0-7506-8112-8
[2] Balcells, Josep. Romeral, Jose Luis.

Autómatas Programables
[3] García Moreno, Emilio.

Alfaomega 2001, ISBN 970-15-0658-8
[4] International Electrotechnical Commission SC65B/WG7/TF3

Type 2 Technical Report “Proposed Extensions to IEC 1131-3”
Commite Draft, Paris, France, 9/96. Version: 05/1997

Correction of IEC 1131-3 “Revised Technical Corrigendum to IEC 1131-3”
Draft Version, Yokohama, Japan, 5/97

Porposal to IEC 1131-3 “Draft Amendments to IEC 1131-3”
Draft Version, Venedig, Italy, 8/98

Committee Draft - IEC 61131-3, 2nd Ed.
“Programmable Controllers - programming languages”
Committee Draft, Houston, 10/1998
[8] John, Karl-Heinz. Tiegelkamp, Michael.

IEC 61131-3: Programming Industrial Automation Systems
Springer, 2001. ISBN 3-540-67752-6
[9] Lewis, R. W.
Programming Industrial Control Systems Using IEC 1131-3
Revised Edition
IEE 1998. ISBN 0-85296-950-3
229
230 BIBLIOGRAFÍA
[10] Parr, E.A.

Programmable Controllers, An enginner´s guide, Third Edition.
Newness. 2003. ISBN 0-7506-5757-X.
View publication stats

Automatismos Industriales

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Automatismos Industriales

Uploaded by

Copyright:

Available Formats

See

Model Selection of Latent Force Models View project

Identification of Brain Regions View project

The user has requested enhancement of the downloaded file.

Álvaro Ángel Orozco Gutiérrez

Taller de Publicaciones- Universidad Tecnológica de Pereira

*Realizado bajo el auspicio de COLCIENCIAS, Proyectos:

electromiográficas para el control de prótesis y brazos robóticos

1110-405-20247: Identificación en línea de modos tempranos de fallas dinámicas en máquinas rotativas

Este libro está hecho con la ayuda de LYX 1.4.5

La industrialización rápida y continua que vive la sociedad ha llevado a un

2. FUNDAMENTOS DE LOS AUTOMATISMOS 5

3. ANÁLISIS Y SÍNTESIS DE AUTOMATISMOS 15

6. ESTÁNDAR IEC 61131-3 149

3.1. Tabla de Verdad para la Negación . . . . . . . . . . . . . . . . . . 17

6.1. Tipos de POUs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

2.1. Alarma de Platón Basada en Clepsydra . . . . . . . . . . . . . . 6

3.1. Representación de la AND . . . . . . . . . . . . . . . . . . . . . . 26

4.1. Componentes de un Contactor . . . . . . . . . . . . . . . . . . . 69

5.1. Elementos de una Red de Petri . . . . . . . . . . . . . . . . . . . 102

6.1. Modelo Definido por el Estándar IEC 61131-3 . . . . . . . . . . . 154

El origen de los automatismos no se encuentra definido para una fecha es-

2.1. Reseña Histórica

Figura 2.1: Alarma de Platón Basada en Clepsydra

A Herón también se le debe la creación de un Odómetro, sistema empleado

Figura 2.2: Odómetro de Herón

Con el advenimiento de la electricidad y de la electrónica apareció una nue-

los Estados Unidos un jugador de damas capaz de enfrentarse a un buen ju-

2.2. Evolución de los Automatismos

2.3. Componentes de los Automatismos

Parte Operativa: Formada principalmente por el conjunto de dispositivos, má-

Parte de Control: Formada por los elementos de procesamiento y/o mando,

El sometimiento de la parte operativa se logra mediante un intercambio conti-

Figura 2.3: Modelo de Sistema de Control

2.4. Lógica Cableada

2.5. Lógica Programada

[1] Balcells, Josep. Romeral, Jose Luis

3.1. Lógica de Predicados

griego, por ejemplo: w, x, y, z, y1 , z2 , α2 .

Constantes: Primeras letras del alfabeto en minúsculas con o sin subíndices,

Funciones: Se emplean las letras f, g, h. Pueden igualmente llevar subíndices

Relatores: Se representan mediante letras en mayúsculas, por ejemplo J, K, L.

Cuantificadores: Son signos que proporcionan mayor fuerza al lenguaje for-

Funtor: El funtor es un signo que complementado con nombres de objetos

Descriptor: El descriptor se representa por “|” y se lee “tal que”.

Como ya se dijo, cuando se trata con proposiciones de orden uno o superior

La Negación: Se lee como “NO” o “ES FALSO QUE” y se representa por la

La Conjunción: Se lee como “Y” y se representa por la conectiva ∧. En este

La Disyunción: Se lee como “O” y se representa por la conectiva ∨. En lengua-

Coimplicación o Bicondicional: Se lee como “... SI Y SOLO SI ...” y se repre-

3.1.2. Tablas de Verdad

Tabla 3.1: Tabla de Verdad para la Negación

La tabla de verdad para dos afirmaciones relacionadas mediante la conecti-

Tabla 3.2: Tabla de Verdad para la Conjunción

La tabla de verdad para dos afirmaciones relacionadas mediante la conecti-

Tabla 3.3: Tabla de Verdad para la Disyunción

La tabla de verdad para la conectiva de implicación ha sido ampliamente

Tabla 3.4: Tabla de Verdad para la Implicación.

De la tabla anterior se puede concluir que una afirmación falsa implica

La tabla de verdad para la coimplicación o bicondicional se muestra en la

Tabla 3.5: Tabla de Verdad para la Coimplicación

3.1.3. Definición del Lenguaje Formal

1. Variables: L debe tener infinitas variables, a cada una de las cuales se le

2. Constantes: L puede tener desde ninguna hasta infinitas constantes. A