Professeur : Jean-Marc Beaulieu

Département de génie électrique

ELE542 – Systèmes ordinés en temps réel

Exercice du Chapitre 4 – Aspects matériels
Numéro 1 – Révision
Questions de révision – Vrai ou faux
a) Le coût est un facteur qui a très peu d’importance dans la sélection d’un processeur pour un
système en temps réel.
b) Le « principe de localité » dit que : lors de deux (2) accès successifs en mémoire, les valeurs
des données lues sont proches l’une de l’autre.
c) Pour évaluer la performance d’un processeur, il est préférable d’effectuer les tests avec un
banc d’essai utilisant notre application cible.
d) Un des avantages des ordinateurs RISC est de produire des programmes exécutables qui
occupent moins d’espace mémoire.
e) L’architecture du Pentium III est une architecture CISC.
f) Pour les processeurs avec arithmétique entière, les opérations avec des nombres réels sont
moins longues parce qu’elles sont effectuées à l’extérieur du processeur.
g) Le mode d’adressage indirect demande quatre (4) cycles d’accès mémoire.

Numéro 2 – Architecture
La conception de processeurs à « N-adresses » avec N > 3 est improbable. Pourquoi ?

Numéro 3 – Temps d’exécution

Vous concevez un système en temps réel qui exécute un programme de traitement de données de
façon périodique. Après compilation de votre programme, vous faites une analyse statistique de
la fréquence des instructions selon le type d’instructions. Les résultats sont donnés dans le
tableau suivant avec le nombre de cycles nécessaires pour chaque type d’instructions :

Type d’instructions Fréquence Cycles par instruction

Opérations ALU 43 % 1
Chargements (Load) 21 % 2
Enregistrements (Store) 12 % 2
Branchements 24 % 2
La fréquence d’opération de votre processeur est de 500 MHz et votre programme comprend
10 000 instructions.
a) Quelle est la valeur moyenne du nombre de cycles par instructions ?
b) Donnez une estimation du temps d’exécution de votre programme.
c) Vous recevez une nouvelle version de votre compilateur avec une fonction d’optimisation
améliorée. Cette optimisation élimine 50 % des instructions ALU sans modifier les autres
parties du programme. Donnez une nouvelle estimation du temps d’exécution de votre
programme.
Numéro 4 – Pipeline
Nommez deux (2) difficultés posées par l’architecture en pipeline pour le concepteur de
systèmes en temps réel.

Numéro 5 – Pipeline
Nous considérons deux (2) processeurs différents provenant de la même famille pour un système
en temps réel. Le premier processeur ne possède pas de pipeline. Le temps d’un cycle
d’opération est de dix (10) ns. Le nombre de cycles par instruction et la fréquence relative des
instructions sont donnés dans la tableau suivant :

Type d’instructions Fréquence Cycles par instruction

Opérations ALU 40 % 4
Opérations mémoire 20 % 5
Branchements 40 % 4
Le second processeur (plus cher) possède un pipeline suffisamment profond pour supporter la
complétion d’une instruction par cycle. Cependant, son cycle est plus long de 10 %, soit zone
(11) ns.
a) Quel est le temps d’exécution moyen d’une instruction dans les deux (2) cas ?
b) On définit l’accélération provenant du pipeline comme le rapport des temps d’exécution
moyens par instruction. Dans ce cas, quelle est l’accélération provenant du pipeline ?

Numéro 6 – Mémoire
Quelle sorte de circuits mémoire utiliseriez-vous pour sauvegarder les informations suivantes ?
a) Le programme d’une enregistreuse vidéo (VCR) destinée au grand public.
b) Le nom d’une imprimante réseau qui doit être conservé même lorsqu’il y a perte de
courant. Note : L’usager doit pouvoir modifier le nom.
c) Le programme de la version Beta d’une machine à rayon X que votre compagnie va
expédier à plusieurs hôpitaux pour expérimentation.
d) Un tampon de données reçues du réseau et en attente de traitement par votre programme.

Numéro 7 – Mémoire
Discuter des avantages et des inconvénients reliés à l’utilisation des techniques suivantes pour la
réalisation des entrées/sorties : accès programmé, accès projeté en mémoire et accès direct en
mémoire (DMA).

Numéro 8 – Mémoire
Dans la plupart des systèmes ordinés, le contrôleur des accès directs en mémoire (DMA) a une
priorité supérieure au processeur pour obtenir l’accès à la mémoire et aux bus de communication.
Pourquoi ?

Numéro 9 – Mémoire
Quelles sont les différences entre les mémoires volatiles, dynamiques et statiques ?