Professional Documents
Culture Documents
١
1. Les Circuits combinatoires
E2 S2
Circuit combinatoire ..
..
En Sm
Demi Additionneur
Additionneur complet
Comparateur
Multiplexeur
Demultiplexeur
Encodeur
Décodeur
٣
2. Demi Additionneur
A S
B
DA
R
٤
2.1Demi Additionneur : table de vérité
R = A.B 0 1 0 1
S = A.B + A.B = A ⊕ B 1 0 0 1
1 1 1 0
٥
2.2 Demi Additionneur : logigramme
٦
3. L’additionneur complet
r4 r3 r2 r1 r0= 0 ri-1
a4 a3 a2 a1 ai
+ b4 b3 b2 b1 + bi
r4 s4 s3 s2 s1 ri si
٧
3.1 Additionneur complet 1 bit
ai Si
Additionneur
bi
complet
Ri
ri-1
٨
3.2 Additionneur complet : table de vérité
ai bi ri-1 ri si
S i = Ai .Bi .Ri −1 + Ai .Bi .R i −1 + Ai .B i .R i −1 + Ai .Bi .Ri −1
0 0 0 0 0
S i = Ai .( Bi .Ri −1 + Bi .R i −1 ) + Ai .( B i .R i −1 + Bi .Ri −1 )
0 0 1 0 1
S i = Ai ( Bi ⊕ Ri −1 ) + Ai .( Bi ⊕ Ri −1 )
0 1 0 0 1
S i = Ai ⊕ Bi ⊕ Ri −1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0 Ri = Ai Bi Ri −1 + Ai Bi Ri −1 + Ai Bi Ri −1 + Ai Bi Ri −1
1 1 0 1 0
Ri = Ai .Bi + Ri −1.( Ai .Bi + Ai .Bi )
1 1 1 1 1
Ri = Ai Bi + Ri −1.( Ai ⊕ Bi )
٩
3.3 Schéma d’un additionneur complet
ai
bi
ri-1 Si
Ri
١٠
3.4 En utilisant des Demi
Additionneurs
Ri = Ai .Bi + Ri −1.( Bi ⊕ Ai )
S i = Ai ⊕ Bi ⊕ Ri −1
X = Ai ⊕ Bi
Y = Ai Bi
Ri = Y + Ri −1. X
S i = X ⊕ Ri −1
١١
3.4 Additionneur 4 bits
r4 r3 r2 r1 r0= 0
a4 a3 a2 a1
+ b4 b3 b2 b1
r4 r4 s4 r3 s3 r2 s2 r1 s1
r4 s4 s3 s2 s1 Résultat final
١٢
3.4.1 Additionneur 4 bits ( schéma )
١٣
Exercice
١٤
4. Le Comparateur
١٥
4.1 Comparateur sur un bit
A B fs fe fi fs = A.B
0 0 0 1 0
fi = AB
0 1 0 0 1
fe = AB + AB = A ⊕ B = fs + fi
1 0 1 0 0
1 1 0 1 0
١٦
4.2 Comparateur 2 bits
A1
fi
A2 Comparateur
fe
B1 2 bits
B2 fs
١٧
4.2.1 Comparateur 2 bits (table de vérité)
A2 A1 B2 B1 fs fe fi
1. A=B si 0 0 0 0 0 1 0
0 0 0 1 0 0 1
A2=B2 et A1=B1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
fe = ( A2 ⊕ B 2).( A1 ⊕ B1) 0 1 0 0 1 0 0
2. A>B si 0 1 0 1 0 1 0
0 1 1 0 0 0 1
A2 > B2 ou (A2=B2 et A1>B1) 0 1 1 1 0 0 1
fe = ( A 2 ⊕ B 2 ).( A1 ⊕ B 1) = fe 2 . fe 1
٢٠
4.2.2 Comparateur 2 bits
avec des comparateurs 1 bit
a2 b2 a1 b1
fs fe fi
٢١
4.2.3 Comparateur avec des entrées de
mise en cascade
On remarque que :
– Si A2 >B2 alors A > B
– Si A2<B2 alors A < B
٢٢
4.3 Comparateur avec des entrées en
cascade
A2 B2
A2 B2 Es Eg Ei fs fe fs
Comp Es ( >)
A2>B2 X X X 1 0 0 Eg ( =)
fs fe fi Ei ( <)
X X X 0 0 1
A2<B2
1 0 0 1 0 0
A2=B2
0 1 0 0 1 0 fs= (A2>B2)+(A2=B2).Es
fi= ( A2<B2)+ (A2=B2).Ei
0 0 1 0 0 1 fe=(A2=B2).Eg
٢٣
4.3 Comparateur avec des entrées en
cascade
A2 B2 A1 B1
‘0’
Comp es Comp es
eg eg
fs fe fi ei fs fe fi ei ‘1’
٢٤
Exercice
٢٥
5. Le Multiplexeur
Un multiplexeur est un circuit combinatoire qui permet de
sélectionner une information (1 bit) parmi 2n valeurs en entrée.
Il possède :
– 2n entrées d’information
– Une seule sortie
– N entrées de sélection ( commandes)
Em ………....................... E3 E1 E0
C0
C1
Mux 2n 1
V
Cn-1 S
٢٦
5.1 Multiplexeur 2 1
V C0 S
0 X 0 E1 E0
C0
Mux 2 1
V
1 0 E0
1 1 E1
S
S = V .(C 0 .E 0 + C 0 .E1)
٢٧
5.2 Multiplexeur 4 1
C1 C0 S
0 0 E0
E3 E2 E1 E0
0 1 E1 C0
C1 Mux 4 1
1 0 E2
1 1 E3
S
٢٨
1
5.3 Multiplexeur 8
C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2 E7 E6 E5 E4 E3 E2 E1 E0
C0
0 1 1 E3 C1 Mux 8 1
1 0 0 E4 C2
1 0 1 E5
1 1 0 E6
1 1 1 E7
ai bi ri-1 ri ai bi ri-1 Si
0 0 0 0
0 0 0 0 0 0 1 1
0 0 1 0
0 1 0 1
0 1 0 0
0 1 1 0
0 1 1 1
1 0 0 1
1 0 0 0
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 1
٣٠
Réalisation de la fonction de la somme
Si = Ai .Bi .Ri−1 (0) + Ai .Bi .Ri−1 (1) + Ai .Bi .Ri−1 (1) + Ai .Bi .Ri−1 (0) + Ai .Bi .Ri−1 (1) + Ai .Bi .Ri−1 (0)
+ Ai .Bi .Ri−1 (0) + Ai .Bi .Ri−1 (1)
On pose :
C2=Ai
C1=Bi
C0=Ri-1
٣١ E0=0, E1=1, E2=1, E3=0, E4=1, E5=0, E6=0, E7=1
Réalisation de la fonction de la retenue
On pose :
C2=Ai
C1=Bi
C0=Ri-1
٣٢ E0=0, E1=0, E2=0, E3=1, E4=0, E5=1, E6=1, E7=1
Réalisation d’un additionneur complet avec des
1
multiplexeurs 8
‘1’
‘1’
‘0’
‘0’
ri-1 E7 E6 E5 E4 E3 E2 E1 E0
C0 ri-1 E7 E6 E5 E4 E3 E2 E1 E0
Mux 8 1 C0
bi C1
bi C1 Mux 8 1
ai C2
ai C2
Ri
Si
٣٣
6. Demultiplexeurs
C0 DeMux 1 4
C1
S3 S2 S1 S0
٣٤
4
6.1 Demultiplexeur 1
C1 C0 S3 S2 S1 S0 S 0 = C 1.C 0 .( I )
S 1 = C 1.C 0 .( I )
0 0 0 0 0 i
S 2 = C 1 .C 0 .( I )
0 1 0 0 i 0
S 3 = C 1 .C 0 .( I )
1 0 0 i 0 0
I
1 1 i 0 0 0
C0 DeMux 1 4
C1
S3 S2 S1 S0
٣٥
Exercice
٣٦
7. Le décodeur binaire
8
Un décodeur 3
٣٧ V
4
Décodeur 2
V A B S0 S1 S2 S3
S0
0 X X 0 0 0 0 A
S1
B
1 0 0 1 0 0 0 S2
S3
1 0 1 0 1 0 0
V
1 1 0 0 0 1 0
S 0 = ( A. B ).V
1 1 1 0 0 0 1
S 1 = ( A. B ).V
S 2 = ( A. B ).V
٣٨ S 3 = ( A. B ).V
S0
8
Décodeur 3 A S1
S2
B S3
S4
C S5
S6
A B C S0 S1 S2 S3 S4 S5 S6 S7 S7
0 0 0 1 0 0 0 0 0 0 0 V
0 0 1 0 1 0 0 0 0 0 0
S 0 = A . B .C
= A . B .C
0 1 0 0 0 1 0 0 0 0 0
S 1
0 1 1 0 0 0 1 0 0 0 0
S 2 = A . B .C
1 0 0 0 0 0 0 1 0 0 0
S 3 = A . B .C
1 0 1 0 0 0 0 0 1 0 0 S 4 = A . B .C
1 1 0 0 0 0 0 0 0 1 0 S 5 = A . B .C
1 1 1 0 0 0 0 0 0 0 1 S 6 = A . B .C
٣٩ S 7 = A . B .C
8. L’encodeur binaire
I0
I1 x
y
I2
2
Encodeur 4
I3
٤٠
2)
L’encodeur binaire ( 4
I0 I1 I2 I3 x y
0 0 0 0 0 0 I0
I1 x
1 x x x 0 0 y
I2
0 1 x x 0 1 I3
0 0 1 x 1 0
0 0 0 1 1 1 X = I 0.I1.( I 2 + I 3)
Y = I 0.( I1 + .I 2.I 3)
٤١
9. Le transcodeur
E1 S1
E2 S2
transcodeur ..
..
En Sm
٤٢
Exemple : Transcodeur BCD/EXESS3
A B C D X Y Z T
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0
1 0 1 0 x x x x
1 0 1 1 x x x x
1 1 0 0 x x x x
1 1 0 1 x x x x
1 1 1 0 x x x x
٤٣ 1 1 1 1 x x x x
Réalisation d’un additionneur complet
avec des décodeurs binaire 38
S i = A i . B i . R i −1 + A i . B i . R i −1 + A i . B i . R i −1 + A i . B i . R i −1
0 0 1 0 1 0 1 0 0 1 1 1
R i = A i B i R i −1 + A i B i R i −1 + A i B i R i −1 . + A i B i R i −1
0 1 1 1 0 1 1 1 0 1 1 1
٤٤