La diferencia básica entre los dos tipos de transistores es el hecho de que el transistor BJT

es un dispositivo controlado por corriente como se describe en la figura 5.1 a. mientras que el
transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5 .lb. En
otras palabras. la corriente le de la figura 5.1a es una función directa del nivel de lB' Para el
FET la corriente ID será una función del voltaje V GS aplicado al circuito de entrada como se
muestra en la figura 5.lb. En cada caso, la corriente del circuito de salida está controlado por
un parámetro del circuito de entrada, en un caso se trata de un nivel de corriente y en el otro
de un voltaje aplicado.

De la misma manera que existen transistores bipolares npn y pnp, hay transistores de
efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor
BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conducción es una función de
dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que
depende únicamente de la conducción o bien, de electrones (canal-n) o de huecos (canal-p).
El ténnino "efecto de campo" en el nombre seleccionado merece cierta explicación. Toda
la gente conoce la capacidad de un imán permanente para atraer limaduras de metal hacia el
imán sin la necesidad de un contacto real. El campo magnético del imán permanente envuelve
las limaduras y las atrae al imán por medio de un esfuerzo por parte de las líneas de flujo
magnético con objeto de que sean lo más cortas posibles. Para el FET un campo eléctrico se establece mediante las cargas
presentes que controlarán la trayectoria de conducción del circuito
de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y
controladas.

CONSTRUCCIÓN
Y CARACTERÍSTICAS DE LOS JFET

Explicación de sus elementos o terminales.

Un transistor de efecto campo (FET) típico está formado por una barrita de material p ó n,
llamada canal, rodeada en parte de su longitud por un collar del otro tipo de material que
forma con el canal una unión p-n.
En los extremos del canal se hacen sendas conexiones óhmicas llamadas respectivamente
sumidero (d-drain) y fuente (s-source), más una conexión llamada puerta (g-gate) en el
collar.

La figura muestra el croquis de un FET con canal N

La construcción básica del JFET de canal-n se muestra en la figura 5.2. Obsérvese que la
mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interiores
del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por
medio de un contacto óhmico a la terminal referida como el drenaje (D), mientras que el
extremo inferior del mismo material se conecta por medio de un contacto óhmico a una terminal
referida como lafuente (S) (por su sigla en inglés, Source). Los dos materiales de tipo p se
encuentran conectados entre sí y también a una terminal de compuerta (G) (por la sigla en
inglés de, Gale). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal
de tipo n y la entrada a las dos capas de material tipo p. Durante la ausencia de cualesquiera
potenciales aplicados el JFET tiene dos uniones pon bajo condiciones sin polarización. El resultado
es una región de agotamiento en cada unión, como se muestra en la figura 5.2,la cual
se asemeja a la región de un diodo sin polarización. Recuerde también que la región de
agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la
conducción a través de la región.

VGS = O V, VDS algún valor positivo

En la figura 5 A se ha aplicado un voltaje positivo VDS a través del canal, y la entrada se conectó
directamente a la fuente con objeto de establecer la condición V GS = O V. El resultado es que la
compuerta y la fuente tienen el mismo potencial y una región de agotamiento en el extremo
inferior de cada material-p similar a la distribución de la condición de sin polarización de la
figura 5.2. En el instante en que se aplica el voltaje VDD (= VDS)' los electrones serán atraídos a
ia tenninal del drenaje, estableciéndose la corriente convencional ID con la dirección detlnida
de la figura 5A. La trayectoria del flujo de carga revela con claridad que las corrientes de
drenaje y fuente son equivalentes (ID = I5), Bajo las condiciones que aparecen en la fIgura 5.4,
el flujo de carga se encuentra relativamente sin ninguna restricción y sólo lo limita la resisten~
cia del canal-n entre el drenaje y la fuente.
Es importante observar que la región de agotamiento es más amplia cerca de la parte
superior de ambos materiales de tipo p. La razón por el cambio de tamaño de la región se
describe mejor por medio de la ayuda de la figura 5.5. Suponiendo una resistencia uniforme en
el canal-n, la resistencia del canal se puede desglosar en las divisiones que aparecen en la
figura 5.5. La corriente ID establecerá los niveles de voltaje a través del canal que se indican en
la misma figura. El resultado es que la región superior del material de tipo p estará polarizada
de manera inversa con cerca de 1.5 V, con la región inferior polarizada en forma inversa únicamente
con 0.5 V. Recuerde a partir de la discusión de la operación del diodo. que mientras
mayor es la polarización inversa aplicada, más ancha es la región de agotamiento. de ahí que la
distribución de la región de agotamiento es como se muestra en la figura 5.5. El OOffio de que
la unión pon esté polarizada de forma inversa a través de toda la longitud del canal ocasiona
una corriente en la entrada de cero amperes como se muestra en la misma figura. El hecho de
que le = O A es una característica importante del JFET.
En cuanto el voltaje VDS se incrementa desde O a unos
En cuanto el voltaje VDS se incrementa desde O a unos cuantos volts, la corriente aumenta
como lo determina la ley de Ohm y la gráfica de ID en función de VDS aparece de acuerdo con
la figura 5.6. La relativa rectitud de la gráfica indica que para la región de valores pequeños de
VDS' la resistencia es en esencia constante. Cuando VDS se eleva y se acerca al nivel referido
como Vp en la figura 5.6, las regiones de agotamiento de la figura 5.4 se harán más amplias,
ocasionando una reducción notable en el ancho del canal. La trayectoria de conducción reducida
causa que se incremente la resistencia, lo que ocasiona la curva en la gráfica 5.6. Mientras
más horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia está alcanzando
un número "infinito" de ohms en la región horizontal. Si VDS se eleva a un nivel donde
parece que las dos regiones de agotamiento se "tocan", como se muestra en la figura 5.7,
resultará una condición referida como estrechamiento. Al nivel de VDS que establece esta condición
se le conoce como voltaje de estrechamiento y se denomina como Vp (por su sigla en
inglés. Pinch-off). como se muestra en la figura 5.6. En realidad. el término ·'estrechamiento··
es un nombre inapropiado que sugiere que la corriente ID se detiene y que cae a O A. Sin
embargo, como 10 muestra la figura 5.6, este difícilmente es el caso, porque ID mantiene un
nivel de saturación definido como lDSS en la figura 5.6. En realidad. aún existe un pequeño
canal con una corriente de densidad muy alta. El hecho de que ID no caiga con el estrechamiento
y mantenga el nivel de saturación indicado en la figura 5.6 se verifica con el siguiente hecho:
la ausencia de una corriente de drenaje eliminaría la posibilidad de niveles de potencial diferentes
a través del canal del material-n con objeto de establecer los niveles variantes de
polarización inversa a lo largo de la unión pon. El resultado sería una pérdida de la distribución
de la región de agotamiento que motivó el estrechamiento inicial.
Mientras VDS se incremente más allá de V p' la región del encuentro cercano entre las dos
regiones de agotamiento incrementa su longitud a 10 largo del canal, pero el nivel de ID pennanece
esencialmente constante. Por tanto. una vez que VDS> V P' el FET tiene las características
de una fuente de corriente. La corriente está fija en ID = 1 DSS'
pero el voltaje VDS (para aquellos niveles> Vpl está determinado por la carga aplicada.
La elección de la notación IDSS se deriva del hecho de que es la corriente del Drenaje a la
fuente (por la sigla en inglés de. Source) con una conexión de corto circuito (por la sigla en
inglés de, Short) de la entnida a la fuente. Mientras continúa la investigación de las caracterÍsticas
del dispositivo. tenemos que:
IDSS es la corriente máxima de drenaje para un JFET y está definida mediante las
condiciones VGS = O V y VDS> l Vp l.

Obsérvese en la figura 5.6 que Ves = O V para toda la curva. Los siguientes párrafos
describen la manera en que las características de la figura 5.6 resultan afectadas por los cambios
en el nivel de VGS .
VGS<OV
El voltaje de la compuerta a la fuente denotado por V GS es el voltaje que controla al JFET. Así
como se establecieron varias curvas para J C en función de V CE para diferentes niveles de lB Y
para el transistor BJT. se pueden desarrollar curvas de ID en función de VDS para varios niveles
de Ves para el JFET. Para el dispositivo de canal-n el voltaje de control Ves se hace más y más
negativo a partir de su nivel Ves::: O V. Es decir, la terminal de la compuerta se hace a niveles
de potencial más y más bajos en comparación con la fuente.
En la figura 5.9 se aplica un voltaje negativo de -1 V entre las tenninales de la compuerta
y la fuente para un nivel bajo de VDS. El efecto del Ves aplicado de polaridad negativa es el de
establecer regiones de agotamiento similares a las que se obtuvieron con V GS = O V, pero a '
niveles menores de VDS' Por tanto, el resultado de aplicar una polarización negativa en la
compuerta es alcanzar un nivel de saturación a un nivel menor de VOS como se muestra en la figura
5.10 para V GS = -1 V. El nivel resultante de saturación para ID se ha reducido y de hecho
continuará reduciéndose mientras Ves se hace todavía más negativo. Obsérvese también en la
figura 5.10 la manera en que el voltaje de estrechamiento continúa cayendo en una trayectoria
parabólica confomle VGS se hace más negativo. Eventualmente, cuando V GS= -Vp , Vas será lo
suficientemente negativo como para establecer un nivel de saturación que será en esencia O mA,
por otro lado. para todos los propósitos prácticos el dispositivo ha sido "apagado".
El nivel de V GS que da por resultado ID = O mA se encuentra definido por V GS = V p'
siendo V p un voltaje negativo para los dispositivos de canal-n y un voltaje positivo
para los ]FET de canal-p.

Dispositivos de canal-p
El JFET de canal-p está construido exactamente de la misma manera que el dispositivo de
canal-n de la figura 5.2 con una inversión de los materiales tipo p y tipo n, como se muestra en
la figura 5.11.
Las direcciones de corriente definidas están invertidas, como las polaridades reales para los
voltajes Ves y VDS' Para el dispositivo de canal-p, éste será estrechado mediante voltajes crecientes
positivos de la compuerta a la fuente, y la notación de doble subíndice para Vos' por
tanto, dará como resultado voltajes negativos para VDS sobre las características de la figura
5.12.la cual tiene una 1 DSS de 6 mA y un voltaje de estrechamiento de Ves = +6 V. No se debe
confundir por el signo de menos para VD;' Éste simplemente indica que la fuente se encuentra
a un potencial mayor que el drenaje.
Se observa en los niveles altos de VDS que las curvas suben repentinamente a niveles que
parecen ilimitados. El crecimiento vertical es una indicación de que ha sucedido una ruptura y
que la corriente a través del canal (en la misma dirección en que normalmente se encuentra)
ahora está limitada únicamente por el circuito externo. Aunque no aparece en la figura 5.10
para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta
región puede evitarse si el nivel de V DS
m

de las hojas de especificaciones, y el diseño es tal,

." •

que en nivel real de VDS es menor que el valor máximo para todos los valores de V cs'

Símbolos
Los símbolos gráficos para los JFET de canal-n y de canal-p se presentan en la figura 5.13.
Obsérvese que la flecha se encuentra apuntando hacia adentro para el dispo~vo de canal-n de
la figura 5.13a, con objeto de representar la dirección en la cual fluiría IG si la unión p-n tuviera
polarización directa. La única diferencia en el símbolo es la dirección de la flecha para el
dispositivo de canal-p (figura 5.l3b).
Resumen
Una cantidad importante de parámetros y relaciones se presentaron en esta sección. Otros,
cuya referencia será frecuente en el análisis de este capítulo, así como en el siguiente para los
JFET de canal-n, se describen a continuación:
La corriente máxima se encuentra dejinida como 1 DSS y ocurre c:lando Ves = O V Y
V DS ~ I V p I como se muestra en la jigura 5.14a ..
Para los voltajes de la compuerta a lafuente Ves menores que (más negativos que) el
nivel de estrechamiento, la corriente de drenaje es igual a OA (ID = OA), como
aparece en lajigura 5.14b.
Para todos los niveles de Ves entre O V Y el nivel de estrechamiento, la corriente ID se
encontrará en el rango entre IDSSY OA, respectivamente, como se encuentra en la
jigura 5.l4c.
Se puede desarrollar una lista similar para los jFET de canal-p.
Zonas de funcionamiento del transistor de efecto de campo (FET):
  ZONA ÓHMICA o LINEAL: En esta zona el transistor se comporta como una resistencia variable
dependiente del valor de VGS. Un parámetro que aporta el fabricante es la resistencia que
presenta el dispositivo para VDS=0 (rds on), y distintos valores de VGS.
 ZONA DE SATURACIÓN: En esta zona es donde el transistor amplifica y se comporta como una
fuente de corriente gobernada por VGS.
 ZONA DE CORTE: La intensidad de drenador es nula (ID=0).

La región activa de un JFET se encuentra entre VP y VDS(máx). La tensión mínima

VP se denomina tensión de estrangulamiento, y la tensión máxima es
VDS(máx) y se denomina tensión de disrupción. Entre el estrangulamiento y la disrupción,
el JFET se comporta como una fuente de corriente de valor aproximadamente igual a IDSS cuando VGS _ 0.
IDSS es la corriente entre el drenador y la fuente cuando la puerta está cortocircuitada. Es la corriente
máxima
de drenador que el JFET puede generar. La hoja de características de cualquier JFET especifica el valor
de IDSS,
que es uno de los parámetros más importantes de un JFET, y que deberá consultar siempre porque es el
límite superior
de la corriente del JFET.

La región óhmica
En la Figura 13.5, la tensión de estrangulamiento separa las dos regiones principales de funcionamiento
del JFET.
La región casi horizontal es la región activa. La parte casi vertical de la curva de drenador por debajo del
punto de
estrangulamiento es la región óhmica.
Polarización en la región óhmica
El JFET puede polarizarse en la región óhmica o en la región activa. Cuando está polarizado en la región
óhmica,
el JFET es equivalente a una resistencia. Cuando está polarizado en la región activa, el JFET se
comporta comouna fuente de corriente. La polarización de puerta es el método empleado para polarizar
un JFET en la región óhmica.

Polarización de puerta
La Figura 13.7a muestra un circuito de polarización de puerta. Se aplica una tensión de puerta negativa
de _VGG
a la puerta a través de la resistencia de polarización RG, lo que produce una corriente de drenador que es
menor que
IDSS. Cuando la corriente de drenador fluye a través de RD, se fija una tensión de drenador de:
VD _ VDD _ IDRD (13.4)
La polarización de puerta es el peor método para polarizar un JFET en la región activa, ya que el punto Q
es muy inestable.

Por ejemplo, un 2N5459 tiene los siguientes intervalos de variación entre el mínimo y el máximo: IDSS
varía
entre 4 y 16 mA y VGS(off ) varía entre _2 y _8 V. La Figura 13.7b muestra las curvas de transconductancia
mínima
y máxima. Si se utiliza una polarización de puerta de _1 V con este JFET, obtenemos los puntos Q
mínimo y máximo
mostrados. Q1 tiene una corriente de drenador de 12,3 mA y Q2 tiene una corriente de drenador de sólo 1
mA.
Saturación fuerte
Aunque no es adecuada para la polarización en la región activa, la polarización de puerta es perfecta
para configurar
la polarización en la región óhmica, ya que la estabilidad del punto Q no es importante. La Figura 13.7c
muestra cómo polarizar un JFET en la región óhmica. El extremo superior de la recta de carga en
continua tiene
una corriente de saturación de drenador de:

Para garantizar que un JFET está polarizado en la región óhmica, todo lo que tenemos que hacer es
VGS=0 y:

El símbolo << significa “mucho menor que”. Esta ecuación dice que la corriente de saturación de
drenador tiene que ser mucho menor que la corriente máxima de drenador. Por ejemplo, si un JFET tiene
IDSS = 10 mA, la saturación
fuerte se producirá si VGS = 0 e ID(sat) = 1 mA.
Polarización en la región activa
Los amplificadores JFET tienen que tener un punto Q en la región activa. A causa del amplio rango de
valores de
los parámetros del JFET, no podemos utilizar la polarización de puerta. En su lugar, tenemos que
emplear otro
método de polarización. Algunos de estos métodos son similares a los empleados con los transistores de
unión
bipolares.
La técnica de análisis que se utilice dependerá del nivel de precisión que se necesite. Por ejemplo, para
realizar
un análisis preliminar y localizar averías en los circuitos de polarización, con frecuencia basta con
emplear valores
ideales y aproximaciones del circuito. En los circuitos JFET, esto significa ignorar los valores de VGS.
Normalmente,
los resultados ideales presentarán un error de menos del 10 por ciento. Cuando necesitemos un análisis
más
aproximado, podemos utilizar soluciones gráficas para determinar el punto Q del circuito. En el caso de
estar diseñando
circuitos JFET o necesitar una mayor precisión, deberá emplearse un simulador de circuitos, como por
ejemplo MultiSim.
Autopolarización
La Figura 13.9a muestra un circuito de autopolarización. Dado que la corriente de drenador fluye a través
de la
resistencia de fuente RS, existe una tensión entre la fuente y tierra dada por:
VS = IDRS (13.6)
Como VG es cero,
VGS = -IDRS (13.7)
Esta expresión establece que la tensión puerta-fuente es igual a la tensión que cae en la resistencia de
fuente con
signo negativo. Básicamente, el circuito crea su propia polarización utilizando la tensión en RS para
polarizar la
puerta en inversa.
La Figura 13.9b muestra el efecto de las diferentes resistencias de fuente. Existe un valor medio de RS
para el
que la tensión puerta-fuente es igual a la mitad de la tensión de corte. Una aproximación para esta
resistencia media
es:
RS = RDS (13.8)
Esta ecuación establece que la resistencia de fuente tiene que ser igual a la resistencia óhmica del
JFET. Cuando
esta condición se satisface, VGS es aproximadamente la mitad de la tensión de corte y la corriente de
drenador
es aproximadamente igual a un cuarto de IDSS.
Si conocemos las curvas de transconductancia de un JFET, podemos analizar un circuito de
autopolarización
utilizando métodos gráficos. Supongamos un JFET autopolarizado cuya curva de transconductancia es la
mostrada
en la Figura 13.10. La corriente máxima de drenador es 4 mA y la tensión de puerta tiene que estar entre
0 y _2 V.
Representando la Ecuación (13.7) en una gráfica, podemos ver dónde intersecta la curva de
transconductancia y determinar
los valores de VGS e ID. Dado que la Ecuación (13.7) es una ecuación lineal, todo lo que tenemos que
hacer
es dibujar dos puntos y trazar la recta que pasa por ellos.
Suponga una resistencia de fuente de 500 _. Entonces la Ecuación (13.7) queda como sigue:
VGS = -ID (500Ω)
Puesto que podemos utilizar dos puntos cualesquiera, elegimos dos puntos cómodos: el primero el
correspondiente
a ID= -(0)(500 Ω) = 0, luego, las coordenadas del primer punto son (0, 0), que es el origen. Para obtener
el segundo
punto, hallamos VGS para ID = IDSS. En este caso, ID = 4 mA y VGS = -(4 mA)(500Ω) = -2 V, luego las
coordenadas del segundo punto son (4 mA, _2 V).
Ahora ya tenemos los dos puntos sobre la gráfica que permiten representar la Ecuación (13.7). Estos dos
puntos son: (0, 0) y (4 mA, -2 V). Dibujándolos como se muestra en la Figura 13.10, podemos trazar una
línea
que pase por ellos. Esta línea, claro está, cortará a la curva de transconductancia. El punto de
intersección es el
punto de trabajo del JFET autopolarizado. Como puede ver, la corriente de drenador es ligeramente
menor que
2 mA y la tensión puerta-fuente es ligeramente menor que _1 V.
En resumen, se trata de un proceso que permite hallar el punto Q de cualquier JFET autopolarizado
cuando se
dispone de la curva de transconductancia. Si no se dispone de esta curva, pueden emplearse los valores
de VGS(off)
e IDSS, junto con la Ecuación cuadrática (13.3), y:
1. Multiplicar IDSS por RS para obtener el valor de VGS correspondiente al segundo punto.
2. Dibujar el segundo punto (IDSS, VGS) en la gráfica.
3. Trazar una línea que pase por el origen y por el segundo punto.
4. Tomar nota de las coordenadas del punto de intersección.
El punto Q de un circuito autopolarizado no es muy estable, por lo que la autopolarización sólo se utiliza
en los
amplificadores de pequeña señal. Por tanto, encontrará circuitos JFET autopolarizados en las primeras
etapas de
los receptores de comunicaciones en las que la señal es pequeña.
Polarización mediante divisor de tensión
La Figura 13.13a muestra un circuito de polarización mediante divisor de tensión. El divisor de tensión
genera
una tensión de puerta que es una fracción de la tensión de alimentación. Restando la tensión puerta-
fuente, obtenemos
la tensión en la resistencia de fuente:

Dado que VGS es negativa, la tensión de fuente será ligeramente mayor que la tensión de puerta. Si
dividimos esta
tensión de fuente entre la resistencia de fuente, obtenemos la corriente de drenador:

Cuando la tensión de puerta es grande, las variaciones de VGS de un JFET al siguiente se pueden
despreciar.
Idealmente, la corriente de drenador es igual a la tensión de puerta dividida entre la resistencia de
fuente. En consecuencia,
la corriente de drenador es casi constante para cualquier JFET, como se muestra en la Figura 13.13b.
La Figura 13.13c muestra la recta de carga en continua. En un amplificador, el punto Q tiene que
encontrarse
en la región activa. Esto significa que VDS tiene que ser mayor que IDRDS (región óhmica) y menor que VDD
(corte).
Cuando se dispone de una tensión de alimentación elevada, la polarización mediante divisor de tensión
puede proporcionar
un punto Q estable.
Si se necesita determinar con más precisión el punto Q de un circuito de polarización mediante divisor de
tensión,
puede utilizar un método gráfico. Esto es especialmente aconsejable cuando los valores de VGS mínimo y
máximo
difieren en varios voltios. En la Figura 13.13a, la tensión aplicada a la puerta es:

Utilizando las curvas de transconductancia, como en la Figura 13.14, dibujamos el valor de VG en el eje
horizontal,
o eje x, de la gráfica. Éste es el primer punto de la recta de polarización, Para hallar el segundo punto,
utilizamos
la Ecuación (13.10) con VGS_0 V para determinar ID. Este segundo punto, donde ID_VG_RS, se dibuja
sobre el eje
vertical, o eje y, de la curva de transconductancia. A continuación, trazamos la línea que une los dos
puntos y la
alargamos hasta cortar las curvas de transconductancia. Por último, anotamos las coordenadas de los
puntos de
intersección.

Polarización de fuente con dos alimentaciones

La Figura 13.17 muestra un circuito de polarización de fuente con dos alimentaciones. La corriente de
drenador
está dada por:

De nuevo, la idea es despreciar las variaciones de VGS haciendo VSS mucho mayor que VGS. Idealmente, la
corriente
de drenador es igual a la tensión de alimentación de la fuente dividida entre la resistencia de fuente. En
este caso,
la corriente de drenador es casi constante aunque se reemplace el JFET o varíe la temperatura.

Polarización mediante fuente de corriente

Cuando la tensión de alimentación del drenador no es elevada, puede no haber la suficiente tensión de
puerta como
para poder despreciar las variaciones de VGS. En este caso, un diseñador puede preferir utilizar el circuito
de polarización
mediante fuente de corriente de la Figura 13.18a. En este circuito, el transistor de unión bipolar bombea
una corriente fija a través del JFET. La corriente de drenador viene dada por:

La Figura 13.18b ilustra lo efectiva que es la polarización mediante fuente de corriente. Ambos puntos Q
tienen
la misma corriente. Aunque VGS es diferente en cada punto Q, ya no tiene ningún efecto sobre el valor de
la corriente
de drenador.
El MOSFET (metal-oxide semiconductor FET, FET metal-óxido
semiconductor) tiene una fuente, una puerta y un drenador.
Sin embargo, el MOSFET se diferencia del JFET en que la puerta
está aislada del canal. Por esta razón, la corriente de puerta es aún
más pequeña que en un JFET. El MOSFET a veces se denomina IGFET
(insulated-gate FET, FET de puerta aislada).
Existen dos clases de MOSFET, el tipo que opera en modo de
vaciamiento y el tipo que opera en modo de enriquecimiento. El
MOSFET en modo de enriquecimiento se usa tanto en circuitos
discretos como en circuitos integrados. En circuitos discretos, se
aplica principalmente a circuitos de conmutación de potencia, lo
que significa suministrar y bloquear corrientes grandes.

Estructura del Transistor MOSFET. Entre los dispositivos más importantes derivados de la estructura
MOS se encuentra el transistor de efecto de campo conocido como MOSFET (Metal Oxide
Semiconductor Field-Effect Transistor). Un dispositivo cuyo funcionamiento se basa en el efecto de
campo eléctrico superficial [12]. El MOSFET (Figura 1.15) consiste en un substrato de silicio tipo P dentro
del cual hay dos regiones difundidas tipo N, llamadas surtidor (Source-S) y drenador (Drain-D). La región
entre el surtidor y el drenador está bajo la influencia de un contacto de metal, llamado compuerta
(Gate-G). Sí se aplica un voltaje positivo intenso a la compuerta, la región de la superficie del substrato
tipo P puede ser invertida, esto inducirá un canal tipo N conectando el surtidor y el drenador. La
conductividad de este canal puede ser modulada variando el voltaje de compuerta [11].

De acuerdo al tipo de conductividad del canal, hay transistores MOS canal N y canal P. Además, existen
transistores MOSFET de enriquecimiento o inversión en donde se aplica un voltaje a la compuerta para
generar el canal que une el surtidor y drenador. También hay transistores MOSFET de agotamiento o
empobrecimiento, en donde el canal se forma mediante una difusión adicional durante el proceso de
fabricación. En esta tesis se trabajará con transistores de inversión.
ESTRUCTURA METAL-OXIDO-SEMICONDUCTOR (MOS)
La estructura MOS se compone de dos terminales y tres capas: Un SUBSTRATO de
silicio, puro o poco dopado p o n, sobre el cual se genera una capa de OXIDO DE SILICIO
(SiO2) que posee características dieléctricas o aislantes. Por último, sobre esta se coloca una
capa de METAL (Aluminio o polisilicio), que posee características conductoras. En la parte
inferior se coloca un contacto óhmico, como se muestra en la Fig. 4.1.

La estructura MOS actua como un condensador de placas paralelas en el que G y B son

las placas y el óxido el aislante. De este modo, cuando vGB=0, la carga acumulada es cero y la
distribución de portadores es aleatoria y correspondiente al estado de equilibrio en el
semiconductor. Si vGB > 0, aparece un campo eléctrico entre los terminales de puerta y
substrato. La región semiconductora p se comporta creando una región de empobrecimiento de
cargas libres p+ (zona de deplexión), al igual que ocurriera en la región P de una unión PN
cuando estaba polarizada negativamente. Esta región de iones negativos se incrementa con vGB.
Al llegar a una cota de vGB, los iones presentes en la zona semiconductora de empobrecimiento
no pueden compensar el campo eléctrico y se provoca la acumulación de cargas negativas libres
(e-) atraídos por el terminal positivo. Se dice entonces que la estructura ha pasado de estar en
inversión débil a inversión fuerte. El proceso de inversión se identifica con el cambio de
polaridad del substrato debajo de la región de puerta. En inversión fuerte, se forma así un
CANAL de e- libres en las proximidades del terminal de gate (puerta) y de huecos p+ en el
extremo de la puerta.
La intensidad de puerta, iG, es cero, puesto que en continua se comporta como un
condensador (GB). Por lo tanto, podemos decir que la impedancia desde la puerta al substrato
es prácticamente infinita e iG=0 siempre en estática. Básicamente, la estructura MOS permite
crear un densidad de portadores libres suficiente para sustentar una corriente eléctrica.
MOSFET de enriquecimiento de CANAL N
Se trata de una estructura MOS de cuatro terminales en la que el substrato semiconductor
es de tipo p poco dopado. A ambos lados de la interfase Oxido-Semiconductor se han practicado
difusiones de material n, fuertemente dopado (n+).

Se considera la estructura MOS de la Fig. 4.5. En ella aparecen diversas fuentes de tensión
polarizando los diversos terminales: vGS, vDS. Los terminales de substrato (B) y fuente (S) se
han conectado a GND. De este modo, vSB=0, se dice que no existe efecto substrato.
Se consideran ahora tres casos, según los valores que tome la tensión vGS:
1) vGS = 0
Esta condición implica que vGB=0, puesto que vSB=0. En estas condiciones no existe
efecto campo y no se crea el canal de e- debajo de la puerta. Las dos estructuras PN se
encuentran cortadas (B al terminal más negativo) y aisladas. iDS = 0 aproximadamente,
pues se alimenta de las intensidades inversas de saturación.

2) La tensión vGS crea la zona de empobrecimiento o deplexión en el canal. Se genera

carga eléctrica negativa en el canal debida a los iones negativos de la red cristalina
(similar a la de una unión PN polarizada en la región inversa), dando lugar a la situación
de inversión débil anteriormente citada. La aplicación de un campo eléctrico lateral vDS >
0, no puede generar corriente eléctrica iDS.

3) La tensión vGS da lugar a la inversión del canal y genera una población de e- libres
debajo del oxido de puerta y p+ al fondo del substrato. Se forma el CANAL N o canal de
electrones, entre el drenador y la fuente (tipo n+) que modifica las característica eléctricas
originales del sustrato. Estos electrones son cargas libres, de modo que en presencia de un
campo eléctrico lateral podrían verse acelerados hacia D o S. Sin embargo, existe un valor
mínimo de vGS para que el número de electrones sea suficiente para alimentar esa
corriente es VTn, denominada TENSIÓN UMBRAL.

Por lo tanto, se pueden diferenciar dos zonas de operación para valores de vGS positivos:
si vGS < VTn la intensidad iDS = 0 (en realidad solo es aproximadamente cero) y decimos que el
transistor opera en inversión débil. En ella, las corrientes son muy pequeñas y su utilización se
enmarca en contextos de muy bajo consumo de potencia. Se considerará que la corriente es
siempre cero. De otro lado, si vGS >= VTn, entonces iDS distinto de cero, si vDS es no nulo. Se
dice que el transistor opera en inversión fuerte.
Mientras mayor sea el valor de vGS, mayor será la concentración de cargas libres en el
canal y por tanto, será superior la corriente iDS. Al ser la intensidad iDS proporcional a vGS y vDS,
se puede estudiar la relación paramétrica (iDS, vDS) con vGS como parámetro. Se obtiene la
curva de la Fig. 4.7. En ella se aprecia cómo a partir de un valor dado de la tensión vDS, la
intensidad iDS permanece constante. Este efecto se puede explicar desde el punto de vista de
concentración de e- disponible en el canal. La Fig. 4.8(a) ilustra la situación que acontece cuando
se aplica una tensión vDS pequeña a un transistor en inversión fuente. Al estar más
positivamente polarizada la región del drenador respecto del sustrato, la concentración de e- se
hace mayor en las cercanías de la fuente. Si se incrementa la tensión vDS por encima de un cierto
nivel, la tensión en el drenador se eleva tanto que sitúa a la tensión VGD por debajo del valor
umbral necesario para la existencia de canal de e-. A partir de ahí la corriente de drenador se
independiza prácticamente de vDS.

iDS se incrementa con vDS para pequeños valores de vDS. A partir de un cierto valor, este
comportamiento cambia, y se hace constante iDS. A la primera región se la denomina REGION
OHMICA, mientas que a la segunda, REGION DE SATURACION. Para diferentes valores de
vGS, se pueden obtener la familia de curvas mostrada en la Fig. 4.9.
Se puede resumir los expuesto de la siguiente manera:
- REGION DE CORTE:
(4.2)
- REGION DE CONDUCCIÓN:
(4.3)
Dentro de la región de conducción podemos identificar dos posibles situaciones para
el MOS:
- REGION ÓHMICA: iDS aumenta con vDS, es decir, el MOSFET se comporta como
un resistor (no lineal).
- REGION DE SATURACIÓN: iDS es aproximadamente constante con vDS. Se
comporta como una fuente de intensidad controlada por
tensión (vGS = cte).
El límite entre la región óhmica y de saturación se cumple para:
vGS – VT = vDS

de tal forma que,

- Para vDS < vGS - VT el transistor se encuentra en la región óhmica
- Para vDS > vGS - VT el transistor se encuentra en la región de saturación
MOSFET de enriquecimiento de CANAL P
Responde a una estructura dual de la del MOS de canal N: intercambian la regiones
dopadas n por regiones dopadas p y viceversa. En este caso el canal se forma gracias a la
existencia de cargas positivas libres (huecos, p+). El funcionamiento es similar. Es necesario
colocar el substrato a la tensión más positiva, formándose el canal para valores de vGB (vGS)
negativo, atrayendo a cargas p+. La corriente de drenador-fuente, ISD, se origina si vDS < 0.
EL MOSFET COMO DISPOSITIVO DE TRES ESTADOS
Es útil considerar al MOSFET como w disposítivo de tres estados que tiene una ecuación, un modelo
de circuito y una región concreta de las características de salida asociados a cada estado.
El FET se utiliza en estado activo en amplificadores y otras aplicaciones lineales, como una VCCS.
También hay estados de corte y resistivos que se utilizan en circuitos lineales y de conmutación, en los
que los FET actúan como intemrptores controlados por tensión. En su estado óhmico el FET funciona
a veces como una resistencia controlada por tensión, aplicación que no posee su oponente bipolar.
El diagrama de la Figura 5.6auttliza desigualdades para definir los tres estados, estando cada nombre
de estado indicado con caracteres azules. La primera posibilidad es que el MOSFET esté en corte.
Esto significa eüe u6s sea tan pequeña que no haya canal. En la Figura 5.6b el estado de corte corresponde
a la curva l¿ = 0, que recuerda al estado de corte del transistor bipolar.
Cuando el MOSFET no está en corte, existe un canal y decimos que el dispositivo está en conducción.
Una segunda desigualdad determina el estado de este transistor en conducción. Si el MOSFET
está en conducciófr y roa 2--V. el dispositivo está en su estado activo. El funcionamiento activo
corresponde a la región superior derecha de la curva attazos de la Figura 5.6b en la que el MOSFET
se aproxima a una fuente de corriente controlada por tensión. Si el MOSFET está en conducción
pero voc 3 -V,, el transistor está en su estado óhmico, ta región superior izquierda de la curva
a trazos. Aquí el MOSFET funciona como una resistencia no lineal controlada por v65.
En la región cercana al origen, coll v¡s suficientemente pequeña, esta resistencia no lineal se reduce
a una resistencia lineal y controlada. Como en los transistores bipolares, hay una suave transición
entre estados que se ve reflejada en las desigualdades utilizadas para definirlos. Esto quiere decir que
en el transistor se describen pedectamente fronteras entre los distintos estados, tanto mediante las
ecuaciones como mediante los modelos de ambos estados.
El lector debeía saber que hay algunas variaciones en los nombres que se le asignan a los estados
del transistor.
Algunos autores llaman a la región en estado activo de las características de salida, la región de
saturación; otros la llaman la región de estrangulamiento (pinch-off en terminología anglosajona).
La región óhmica se llama a veces región de triodo. Por comodidad se muestran en la contraportada
las definiciones de los estados de los bipolares y FET. Los siguientes ejemplos y ejercicios llevan
asociada larealización de deducciones sobre los estados del transistor.
La región óhmica
Aunque el E-MOSFET puede polarizarse en la región activa, rara vez se hace porque principalmente se
utiliza
como dispositivo de conmutación. La tensión de entrada típica es bien un nivel bajo o un nivel alto. La
tensión de
nivel bajo es 0 V y el nivel de tensión alto es VGS(on), un valor especificado en las hojas de características.
Resistencia drenador-fuente en conducción
Cuando un E-MOSFET está polarizado en la región óhmica, es equivalente a una resistencia RDS(on). Casi
todas las
hojas de características especifican el valor de esta resistencia para una corriente de drenador y una
tensión puertafuente
determinadas.
La Figura 14.11 ilustra este concepto. Se ha indicado el punto de prueba Qprueba en la región óhmica de la
curva
VGS _ VGS(on). El fabricante mide ID(on) y VDS(on) en este punto Qprueba. A partir de este dato, el fabricante
calcula el
valor de RDS(on) aplicando la siguiente definición: