Université de Blida 1 Licence Electronique 3 A

Département d’Electronique Année 2017 /2018

Corrigé Série de TD N° 1
Rappels sur la logique combinatoire

Exercice 1.1 :
Donner la forme NOR de la porte XOR

 Tables de vérité et portes logiques

a b a+b a b a b
a a b ab
0 0 0 0 0 0
0 1 0 0 0
0 1 1 0 1 1
1 0 0 1 0
1 0 1 1 0 1
1 0 0
1 1 1 1 1 0
1 1 1
inverseur OU (OR) ET (AND) OU exclusif
(XOR)

Les portes NON, OU et ET peuvent être obtenues à partir de portes NON-ET

̅̅̅̅̅̅̅̅̅̅̅̅̅̅
a b = 𝑎. 𝑏̅ + 𝑎̅ . 𝑏 = ̅̅̅̅̅
𝑎. 𝑏̅ . ̅̅̅̅̅̅
̅𝑎 . 𝑏

Exercice 1.2
La fonction majorité est une fonction booléenne dont la sortie est à 1 si la majorité des entrées sont à 1 ,
dans le cas contraire la sortie est à 0 .
1. Dresser la table de vérité de la fonction, et établir la table de Karnaugh de celle-ci en déduire
son expression logique, et démontrer que son circuit peut se réaliser avec 04 portes NAND.
2. Montrer que le circuit de l’additionneur complet peut se faire à travers une fonction XOR à 3
entrées et une fonction majorité à 03 entrées aussi

 Rappels

Expression booléenne = terme construit à partir de variables booléennes et d'opérateur booléens.

Fonction booléenne = fonction binaire à variables binaires (de {0,1}n dans {0,1}).

Une fonction booléenne peut être décrite par :

 sa table de vérité (recensant toutes les combinaisons de valeur des variables)

 une expression booléenne (décrivant la sortie 1 de la fonction, par convention, désigne la valeur 0
pour a)
  La fonction booléenne majorité : elle s'exprime par

𝑭(𝑨, 𝑩, 𝑪) = 𝑨𝑩 + 𝑨𝑪 + 𝑪𝑩

Réalisation avec des portes NAND :

𝑨𝑩 + 𝑨𝑪 + 𝑪𝑩 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑭(𝑨, 𝑩, 𝑪) = 𝑨𝑩 + 𝑨𝑪 + 𝑪𝑩 = ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ 𝑨𝑩. ̅̅̅̅
̅̅̅̅ 𝑨𝑪. ̅̅̅̅
𝑪𝑩

Additionneur 1 bit complet :

S=A B Re

RS= F (fonction
majorité)

Un additionneur complet 1 bit.

Additionneur 1 bit

Exercice 1.3

Faire l’étude et la réalisation d’un soustracteur complet sur 02 opérandes à 1 bit .Pour cela établir :
1) La table de vérité donnant les sorties Di et Ei+ (Différence et Emprunt) en fonction des entrées
Ai ,Bi et Ei
2) Les tables de Karnaugh de Di et Ei+ en déduire leurs expressions logiques
3) Donner le schéma logique

 Il existe 2 grandes familles de soustracteurs:

 La version classique
 La version en complément à 2

2
  Dans la version classique, on procède comme avec l’additionneur:
 On fait la table de vérité: A-B
 Pour le rendre plus complet, on doit ajouter une 3ème entrée: L’emprunt de l’étage
précédent.

Exercice 1.4

La différence entre l’additionneur complet et le soustracteur complet de l’exercice 1.3 est dans la
fonction booléenne de la retenue ou de l’emprunt .Vérifier qu’en utilisant une variable de contrôle w,
on peut réaliser un circuit logique qui fonctionne en additionneur pour w=0 et en soustracteur pour
w=1.

Donner le schéma logique d’un bloc additionneur / soustracteur avec 02 opérandes a 1bit .En déduire
le circuit pour 02 opérandes a 04 bits.

 L’autre option c’est le complément à 2

Imaginons qu’on veuille faire A-B:

 On pourrait prendre –B et l’additionner à A

 -B devrait être en complément à 2

Comment mettre –B en complément à 2?

 On inverse les bits

 Et on additionne 1

Ça s’implante bien avec un additionneur.

De façon plus générale, on peut se donner un circuit avec deux entrées de n bits X et Y et une entrée w
de un bit tel que le circuit additionne si w = 0 et soustrait si w = 1. Donc, on calcule : A + B + c0

On peut écrire de façon plus concise les entrées Ai et Bi de l’additionneur comme suit:

Ai = Xi

Bi = Yi Ri

C0 = w

3
Le circuit qui fait l’addition et la soustraction est donc donné par la figure suivante,

L’indicateur C= cn w donne la retenue.

Il est aussi utile d’avoir un bit qui nous permette de tester rapidement si le résultat de
l’opération (addition ou soustraction) est 0. C’est le rôle du bit de condition Z qui vaut 1si et
seulement si S = 0, et qui est donc défini par:

4
Série de TD N° 2

Logique Séquentielle et Registres