Architecture des Systèmes

Informatiques

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
Sommaire

Introduction

1. Architecture de base d’un système à µ processeur

2. Microprocesseur

3. Mémoires

4. Amélioration des performances des µprocesseurs

5. Communication du µp avec les périphériques

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction
Définitions

Un système informatique est une machine qui traite une

information

L’information est une grandeur qui doit être numérisée et

codée pour pouvoir être traitée par la machine informatique

Information : signe, message ou ensemble de connaissances.

Caractère immatériel. Il distinguer l’information de sa
représentation, de son support et de son codage.

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction
Définitions

Le traitement consiste à exécuter un programme.

Un programme est constitué d’une suite organisée

d’instructions.

Ce programme peut être écrit dans des langages

divers, symboliques ou non, et de différents
niveaux.

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction
Définitions

Le traitement de l’information est réalisé par une

machine automatique : Ordinateur

L’ordinateur obéit à un programme formé par des

suites d’opérations logiques et arithmétiques

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction
Historique

1ère génération 2ème génération 3ème génération

1642 1938 1904 1943 1944 1945 1947 1958 1960 1971 1976 1981

Machine de Von
Neumann Transistor
Shannon
BInary digiT
Z3 Tube à vide Circuit Intel 4004 IBM PC
Intégré
Pascaline
Apple I
ENIAC

IBM 7000
Mark I

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction
Historique

4ème génération

1981

Technologies VL/WSI (very large , wafer)

108 éléments Logiques
Ordinateurs de plus en plus puissants, basés
sur des microprocesseurs performants : Pentium,
Power PC, ...
Nouvelles architectures de microprocesseurs :
RISC.
Applications multimédia, réseaux, ...
Systèmes embarqués : microcontrôleurs,
processeurs de traitement de signal (DSP), ...

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction
Historique

Évolution de la famille Intel

Date Microprocesseur Transistors Largeur Bus Fréquence

traits (bits)
1971 4004 2 300 10 µm 4 108 KHz
1974 8080 6 000 6 µm 8 2 MHz
1978 8086 29 000 3 µm 16 8 MHz
1982 80286 134 000 1,5 µm 16 10 MHz
1985 80386 275 000 1,0 µm 32 25 MHz
1989 80486 1 200 000 0,8 µm 32 33 MHz
1993 Pentium 3 100 000 0,8 µm 32 100 MHz
1996 Pentium Pro 5 500 000 0,32 µm 64 200 MHz
1999 Pentium III 9 500 000 0,25 µm 64 1,13 GHz
2000 Itanium 15 000 000 0,18 µm 128 ?
2001Pentium IV ? 0,18 µm 64 > 1 GHz
M. OUASSAID ENSA Safi 2008/2009
Architecture des Systèmes
 Introduction

1. Architecture de base d’un système à µ processeur

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur

L'architecture d'un système à microprocesseur

représente l’organisation de ses différentes unités et de
leurs interconnexions. Le choix d'une architecture est
toujours le résultat d'un compromis :
entre performances et coûts
entre efficacité et facilité de construction
entre performances d'ensemble et facilité de
programmation
etc …

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur

Décodeur
d’adresses

Bus d’adresses Périphériques

Horloge
RAM ROM

Microprocesseur

INTERFACE

E/S

Bus de commande

Bus de données

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur

Horloge
Mémoire à Mémoire à
lecture seule lecture-écriture
ROM RAM
Microprocesseur
BA
BD
BC
Interface Interface Interface
d’E/S de sortie d'entrée

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Microprocesseur

Circuit intégré numérique complexe.

Intégration sur une puce de l’unité de
commande et de l’UAL
Capable d'interpréter et d'exécuter les
instructions d'un programme
Caractéristiques du up :
™ Fréquence d’horloge
™ Nbr instructions/s
™ Taille des données…

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Mémoire Principale

On distingue :
Mémoire vive (RAM)
™ A lecture/écriture
™ Contient les données

Mémoire morte (ROM)

™ A lecture seul
™ Contient le programme

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Interfaces entrés sorties

Permettent au µprocesseur de dialoguer avec l'extérieur

Périphérique Périphérique
de sortie de sortie
Interface Interface
// série

Périphérique Périphérique
d'entrée d'entrée

¾ Rapide ¾ Lent
¾ Convenable sur ¾ Convenable sur
quelques mètres environ 25 m

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Les Bus

Ces différents éléments communiquent entre eux par l ’intermédiaire de 3 BUS

Bus

Bus

Ensemble de fils qui assure la transmission du même

type d’information
Interconnecte les différents sous-système
Lien de communication partagé

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Les Bus

Bus de données

Mémoire
Mémoire
µµ processeur
processeur RAM/ROM
RAM/ROM
Interface E/S
Interface E/S

• Bus de données
Assure le transfert des informations (données ou
instructions) entre le microprocesseur et son environnement
Bidirectionnel
Nombre de fils définit la capacité de traitement du up

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Les Bus

Mémoire
Mémoire
µµ processeur
processeur RAM/ROM
RAM/ROM
Interface E/S
Interface E/S

Bus d’adresses

• Bus d’adresses
Ensemble de fils sur lesquels le microprocesseur fournit
l ’adresse du périphérique sélectionné
Unidirectionnel
Nombre de fils définit l’espace adressable par le µp
espace adressable = 2n , avec n: nbr de fils

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Les Bus

Bus de données
Bus de commande

Mémoire
Mémoire
µµ processeur
processeur RAM/ROM
RAM/ROM
Interface E/S
Interface E/S

Bus d’adresses

• Bus de commande
Ce bus véhicule des signaux relatifs aux interruptions,
commande de lecture/écriture, etc...
Assure la synchronisation des flux d'informations sur les
bus de données et d’adresses.
M. OUASSAID ENSA Safi 2008/2009
Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Le décodage d’adresse

Dans quels boîtiers faut-il aller chercher et

les instructions et les données ?
Bus de données
Bus de commande

Mémoire
Mémoire
µµ processeur
processeur RAM/ROM
RAM/ROM
Interface E/S
Interface E/S

? ?

Bus d’adresses

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Le décodage d’adresse

Le grand nombre de périphériques et la nécessité

de soit sélectionné un seul à la fois

Création d’un plan mémoire

Utilisation d’un décodeur d’adresses
Création d’entrée de sélection (CE ou CS)
Existence de l’état haute impédance

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Le décodage d’adresse

Bus de données
Bus de commande

Mémoire
Mémoire
µµ processeur
processeur RAM/ROM
RAM/ROM
Interface E/S
Interface E/S

Bus d’adresses

Décodeur
Décodeur
d’adresses
d’adresses

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Différentes architectures des systèmes à microprocesseur
Architecture Von Neumann (1946)

Unitéde
Unité de UAL Mémoire Unitéd’E/S
d’E/S
UAL Mémoire Unité
commande
commande

Un seul processeur (unité centrale) travaille de manière

séquentielle sur des informations en mémoire qui constituent à la
fois les données et les programmes
une seule unité de commande traitant une seule séquence
d’instruction (Single Instruction Stream).
une seule unité d’exécution (UAL) traitant une unique
séquence de données (Single Data Stream).
Cette architecture est donc appelée SISD (Single Instruction
Single Data).
M. OUASSAID ENSA Safi 2008/2009
Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Différentes architectures des systèmes à microprocesseur

Architecture de Harvard

Mémoirede
Mémoire de Mémoirede
Mémoire de
programme
programme données
données

Unitéde
Unité decommande
commande
UAL
UAL Unitéd’E/S
Unité d’E/S

Elle est caractérisée par:

L’accès aux données et aux programmes en mémoire s’effectue par un bus
séparé, différent et indépendant.
Un accès simultané aux instructions et aux données est possible, ce qui
implique une exécution plus rapide.
Sa complexité matérielle et son coût de production élèvé
Avantageuse pour les systèmes de traitement numérique des signaux. Utilisée
par la plupart des processeurs DSP.

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Différentes architectures des systèmes à microprocesseur

Architectures parallèles avec cadencement des données

C’est une architecture à flot de

données : SIMD (Single Instruction
Multiple Data) et ce type de Unité de commande
processeur « processeur vectoriel ». UC

UAL UAL UAL

L’unité de commande envoie une
instruction à toutes les UAL qui
Mémoire Centrale
exécutent l’instruction pas à pas sur
des données locales.

Les processeurs DSP utilisent cette

architecture.

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
1. Architecture de base d’un système à microprocesseur
Différentes architectures des systèmes à microprocesseur

Architecture parallèles multiprocesseurs (MIMD)

Processeur 1 Processeur 2 Processeur n

Mémoire Centrale

Plusieurs processeurs partagent la même mémoire. Chaque

unité centrale dispose de son propre programme indépendant.

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Des questions?

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes
 Introduction

1. Architecture de base d’un système à µ processeur

2. Microprocesseur

M. OUASSAID ENSA Safi 2008/2009

Architecture des Systèmes