1.0.

TỔNG QUAN THIẾT BỊ

Tài liệu này chứa thông tin cụ thể cho các thiết bị sau đây:

+PIC18F66J60 +PIC18F87J60
+ PIC18F66J65 +PIC18F96J60
+ PIC18F67J60 + PIC18F96J65
+ PIC18F86J60 +PIC18F97J60
+ PIC18F86J65

Họ này giới thiệu một dòng mới của các thiết bị điện áp thấp với lợi thế
truyền thống hàng đầu của tất cả các vi điều khiển PIC18 cụ thể là, hiệu
suất tính toán cao và tính năng phong phú ở một mức giá rất cạnh tranh.
Những tính năng này làm cho họ PIC18F97J60 là một sự lựa chọn hợp lý
cho nhiều ứng dụng hiệu suất cao mà chi phí là một xem xét chính.

1,1 Các tính năng chính

1.1.1 Lựa chọn dao động và các tính năng
Tất cả các thiết bị trong gia đình PIC18F97J60 năm lựa chọn cung cấp
dao động khác nhau, cho phép người sử dụng một loạt các lựa chọn trong
việc phát triển ứng dụng phần cứng. Các tùy chọn này bao gồm:
- Hai Crystal chế độ, sử dụng tinh thể hoặc cộng hưởng gốm.
- Hai đồng hồ bên ngoài các chế độ, cung cấp các tùy chọn của một đầu
ra 4 by đồng hồ phân chia.
- Một giai đoạn vòng khóa (PLL) tần số nhân, có sẵn cho các chế độ dao
động bên ngoài, cho phép tốc độ xung nhịp lên tới 41,667 MHz.
+ một RC nội bộ dao động với một lượng cố định 31 kHz mà cung cấp
một lựa chọn năng lượng rất thấp cho các ứng dụng thời gian phân biệt
dạng chữ. Các khối bộ dao động nội bộ cung cấp một nguồn tham khảo
tính năng ổn định cung cấp cho gia đình bổ sung cho hoạt động mạnh mẽ:
+ Fail-Safe Clock Monitor: Tùy chọn này liên tục giám sát các
nguồn đồng hồ chính chống lại một tín hiệu tham khảo được cung cấp bởi
các bộ dao động nội bộ. Nếu là một thất bại đồng hồ xảy ra, điều khiển
được chuyển sang các bộ dao động nội bộ, cho phép tốc độ vẫn tiếp tục
thấp
ứng dụng hoạt động hoặc tắt máy an toàn.
+ Hai tốc độ khởi động: Tùy chọn này cho phép các bộ dao động
nội bộ để phục vụ như nguồn đồng hồ từ Power-on Reset, hay đánh thức
từ chế độ ngủ, cho đến khi đồng hồ chính có sẵn nguồn.
1.1.2 Bộ nhớ mở rộng
Các họ PIC18F97J60 cung cấp phong phú cho các mã ứng dụng, từ
64 Kb đến 128 Kb của không gian mã. Các tế bào bộ nhớ Flash cho
chương trình được đánh giá vào cuối 100 xóa / ghi chu kỳ. Lưu giữ dữ
liệu mà không làm mới là ước tính dè dặt hơn 20 năm.
Các gia đình PIC18F97J60 cũng cung cấp rất nhiều phòng cho dữ
liệu ứng dụng năng động với 3.808 byte dữ liệu bộ nhớ RAM.
1.1.3 bộ nhớ ngoài Bus
Trong trường hợp không chắc rằng 128 Kb bộ nhớ không đủ cho
một ứng dụng, các thành viên 100-pin của họ PIC18F97J60 cũng thực
hiện một Bus bộ nhớ ngoài (EMB). Điều này cho phép chương trình điều
khiển nội bộ truy cập vào địa chỉ một không gian bộ nhớ trong lên đến 2
MB, cho phép một mức độ truy cập dữ liệu số 8-bit thiết bị có thể yêu
cầu. Điều này cho phép tùy chọn bộ nhớ bổ sung, bao gồm:
:
- Sử dụng sự kết hợp của chip và bộ nhớ ngoài lên đến giới hạn 2-Mbyt
- Sử dụng bộ nhớ Flash bên ngoài để mã tái lập trình ứng dụng hay dữ
liệu lớn các bảng
- Sử dụng các thiết bị bộ nhớ RAM bên ngoài để lưu trữ lượng dữ liệu lớn
biến

1.1.4 Tập lệnh mở rộng

Họ PIC18F97J60 thực hiện phần mở rộng tùy chọn đối với các tập
lệnh PIC18, thêm tám hướng dẫn mới và một chế độ biểu được lập chỉ
mục. Nổi bật như là một tùy chọn cấu hình thiết bị, mở rộng đã được thiết
kế để tối ưu hóa lại mã các ứng dụng ban đầu được phát triển bằng các
ngôn ngữ cấp cao, như C.

1.1.5 Dễ dàng di chuyển

Bất kể kích thước bộ nhớ, tất cả các thiết bị chia sẻ cùng một tập
hợp phong phú của các thiết bị ngoại vi, cho phép cho một con đường
chuyển đổi trơn tru như các ứng dụng phát triển và tiến hóa.

1,2 Tính năng đặc biệt khác

+ Giao tiếp: Họ PIC18F97J60 kết hợp một loạt các thiết bị ngoại vi
giao tiếp nối tiếp, trong đó có tới hai USART độc lập nâng cao và lên tới
hai Master module SSP, có khả năng cả hai chế độ SPI và I2 Ctm(Master
và Slave) hoạt động. Ngoài ra, một trong những mục đích chung cổng I /
O có thể được cấu hình lại như một Parallel Slave Port 8-bit để trực tiếp
xử lý thông tin liên lạc đến xử lý.
+CCP Modules: Tất cả các thiết bị trong họ kết hợp hai Capture /
Compare / PWM (ĐCSTQ) mô-đun và ba Enhanced ĐCSTQ (ECCP)
module để tối đa hóa tính linh hoạt trong ứng dụng điều khiển. Lên đến
bốn thời gian cơ sở khác nhau có thể được sử dụng để thực hiện các hoạt
động khác nhau cùng một lúc. Mỗi phòng trong số ba mô-đun ECCP
cung cấp tối đa bốn kết quả đầu ra PWM, cho phép với tổng số mười hai
PWM. Các mô-đun ECCP cũng cung cấp nhiều tính năng mang lại lợi
ích, bao gồm lựa chọn cực, thời gian chết có thể lập trình, tự động tắt máy
và khởi động lại và chế độ ra nửa cầu và toàn cầu.
+10- bit A / D chuyển đổi: module này kết hợp với việc mua lại
thời gian lập trình, cho phép một kênh được lựa chọn và chuyển đổi để
được bắt đầu mà không cần chờ đợi trong một thời gian lấy mẫu và do
đó, giảm chi phí mã.
+ Mở rộng Watchdog Timer (WDT): Đây là phiên bản nâng cao
kết hợp một prescaler 16-bit, cho phép một phạm vi thời gian-out mở
rộng.

1,3 Chi tiết về các thành viên gia đình cá nhân

Các thiết bị trong họ PIC18F97J60 có sẵn trong pin-64, 80 và các
gói pin-100-pin. Sơ đồ khối trong ba nhóm được thể hiện trong hình 1-1,
hình 1-2 và hình 1-3.
Các thiết bị được phân biệt với nhau trong bốn cách:
1. Chương trình bộ nhớ Flash (ba kích cỡ, từ 64 Kb cho các thiết bị
PIC18FX6J60 đến 128 Kb cho các thiết bị PIC18FX7J60).
2. kênh A / D (mười một cho các thiết bị 64-pin, mười lăm cho các
thiết bị pin 80-pin và mười sáu cho các thiết bị 100-pin).
3. Giao tiếp Serial module (một EUSART module và một module
MSSP trên các thiết bị 64-pin, hai EUSART module và một module
MSSP trên 80-pin thiết bị và hai EUSART mô-đun và hai MSSP mô-đun
trên các thiết bị 100-pin).

4. I / O pins (39 ngày 64-pin thiết bị, 55 trên các thiết bị 80-pin và
70 trên các thiết bị 100-pin).
Tất cả các tính năng khác cho các thiết bị trong gia đình này là
giống nhau. Đây là những tóm tắt trong Bảng 1-1, 1-2 và Bảng Bảng 1-3.
Các sơ đồ chân cho tất cả các thiết bị được liệt kê trong Bảng 1-4,
1-5 và Bảng Bảng 1-6.

2,0 Cấu hình Bộ dao động

2,1 Tổng quan
Các thiết bị trong gia đình PIC18F97J60 và kết hợp một bộ dao
động đồng hồ hệ thống vi điều khiển khác với tiêu chuẩn thiết bị
PIC18FXXJXX. Việc bổ sung các module Ethernet, với yêu cầu của
mình cho một nguồn ổn định đồng hồ 25 MHz, làm cho nó cần thiết để
cung cấp một bộ dao động chính có thể cung cấp tần số này là cũng như
một loạt các tốc độ đồng hồ khác nhau vi điều khiển. Tổng quan về cơ
cấu bộ dao động được thể hiện trong hình 2-1.
Tính năng dao động khác sử dụng trong PIC18FXXJXX vi điều
khiển nâng cao, chẳng hạn như các bộ dao động RC bên trong và chuyển
đổi đồng hồ, vẫn như cũ. Họ sẽ được thảo luận sau này trong chương này.
Các loại dao động 2,2
Các gia đình PIC18F97J60 của các thiết bị có thể hoạt động trong
năm chế độ dao động khác nhau:
́ kêu vang
1. HS tốc độ cao Crystal / tiêng
́ kêu vang với phần mềm điều
2. HSPLL tốc độ cao Crystal / tiêng
khiển PLL
3. EC External Clock với FOSC / 4 đầu ra
4. ECPLL ngoài đồng hồ với phần mềm điều khiển PLL
5. INTRC nội bộ dao động 31 kHz

2.2.1 Điều khiển dao động

Các chế độ dao động được chọn bằng cách lập trình các FOSC2:
FOSC0 cấu hình bit. FOSC1: FOSC0 bit chọn các chế độ mặc định của
bộ dao động chính, trong khi FOSC2 chọn khi INTRC có thể được viện
dẫn. Việc đăng ký OSCCON (Đăng ký 2-2) chọn chế độ hoạt động đồng
hồ. Nó chủ yếu được sử dụng trong kiểm soátđồng hồ chuyển đổi trong
các chế độ quyền quản lý. Sử dụng của nó được thảo luận tại mục 2.7.1
"Oscillator Control Đăng ký". Việc đăng ký OSCTUNE (Đăng ký 2-1)
được sử dụng để chọn tần số đồng hồ hệ thống từ nguồn dao động chính
bằng cách chọn kết hợp cài đặt prescaler postscaler / và cho phép các
PLL. Sử dụng của nó được mô tả trong Phần 2.6.1 "PLL Block".

2,3 Crystal Oscillator / Gạch cộng hưởng (Các chế độ HS)

Trong chế độ HS hoặc HSPLL Oscillator, tinh thể được kết nối với các
chân OSC1 và OSC2 để thiết lập dao động. Hình 2-2 cho thấy các kết nối
pin.
Việc thiết kế bộ dao động yêu cầu sử dụng của một tinh thể nào được xếp
cho các hoạt động cộng hưởng song song.

2.4 Đầu vào đồng hồ bên ngòai (EC Modes)

EC và ECPLL chế độ dao động yêu cầu một nguồn đồng hồ bên
ngoài được kết nối với các pin OSC1. Không có dao động thời gian khởi
động yêu cầu sau khi một Power on Reset hoặc sau khi thoát khỏi chế độ
Sleep. Trong chế độ EC Oscillator, tần số dao động chia cho 4 là có sẵn
trên các pin OSC2. Tín hiệu này có thể được sử dụng cho mục đích thử
nghiệm hoặc để đồng bộ hóa logic khác. Hình 2-3 cho thấy các kết nối
pin cho chế độ EC Oscillator.
Một nguồn đồng hồ bên ngoài cũng có thể được kết nối với pin
OSC1 ở chế độ HS, như trong Hình 2-4. Trong cấu hình này, các pin
OSC2 được mở. Dòng tiêu thụ trong cấu hình này sẽ có phần cao hơn so
với EC chế độ, như là oscillatorís nội mạch phản hồi sẽ được kích hoạt
(trong chế độ EC, các mạch phản hồi bị vô hiệu hóa).

2,5.Dao động nội khối

Các gia đình PIC18F97J60 của các thiết bị bao gồm một nguồn dao
động nội bộ (INTRC) mà cung cấp một đầu ra 31 kHz trên danh nghĩa.
Các INTRC được kích hoạt trên thiết bị điện và đồng hồ các thiết bị trong
chu kỳ cấu hình của nó cho đến khi nó đi vào hoạt động chế độ. INTRC
cũng được kích hoạt nếu nó được chọn là nguồn đồng hồ thiết bị hoặc
nếu
có những điều sau đây đã được kích hoạt:

+Fail-Safe Clock Monitor

+Watchdog Timer
+ Hai tốc độ khởi động

Những tính năng này được thảo luận chi tiết hơn trong phần 24,0 "đặc
điểm chính của CPU. "
Các INTRC cũng có thể tùy chọn cấu hình như nguồn đồng hồ mặc định
trên thiết bị khởi động bằng cách thiết lập cấu hình FOSC2 bit. Điều này
được thảo luận trong Mục 2.7.1 "Oscillator Control Đăng ký".

2.6 Hoạt động Ethernet và đồng hồ các vi điều khiển

Mặc dù các thiết bị của họ PIC18F97J60 có thể chấp nhận một loạt
các tinh thể và các đầu vào bộ dao động bên ngoài, họ luôn luôn phải có
một nguồn 25 MHz đồng hồ khi được sử dụng cho các ứng dụng
Ethernet. Không cung cấp được thực hiện cho nội bộ tạo đồng hồ
Ethernet yêu cầu từ một nguồn chính của một bộ dao động tần số khác
nhau. Một sai tần số được xác định, có thể không bao gồm việc sử dụng
các bộ cộng hưởng gốm.
Xem Phần 27,0 "ElectricalCharacteristics", Bảng 27-6, thông số 5,
cho biết thêm chi tiết.
2.6.1 PLL BLOCK

Để đáp ứng một loạt các ứng dụng và tốc độ đồng hồ vi điều khiển,
một khối PLL riêng biệt được kết hợp vào hệ thống đồng hồ. Nó bao gồm
ba thành phần:

+ Một prescaler cấu hình (1:02 hoặc 1:3)

+ Một số nhân tần số 5x PLL
+ Một postscaler cấu hình (1:1, 1:02, hoặc 1:3)

Các hoạt động của các thành phần blockís PLL được kiểm soát bởi
OSCTUNE đăng ký (đăng ký 2-1). Việc sử dụng các prescaler blockis
PLL và postscaler, có hoặc không có các PLL chính nó, cung cấp một
loạt các tần số đồng hồ hệ thống để lựa chọn, bao gồm cả không thay đổi
25 MHz của bộ dao động chính. Đầy đủ các cấu hình bộ dao động có thể
tương thích với các hoạt động Ethernet được thể hiện trong Bảng 2-2.

2.7 Nguồn đồng hồ và dao động chuyển mạch

Các các thiết bị của họ PIC18F97J60 bao gồm một tính năng cho phép
các thiết bị nguồn đồng hồ để được chuyển từ các bộ dao động chính là
một nguồn thay thế đồng hồ. Các thiết bị này cũng cung cấp hai nguồn
đồng hồ thay thế. Khi một nguồn đồng hồ thay thế được kích hoạt, sức
mạnh khác nhau quản lý chế độ hoạt động có sẵn. Về cơ bản, có ba nguồn
đồng hồ cho các thiết bị này:

+ Tiểu dao động

+ Trung dao động
+ Bộ dao động nội khối

Các dao động chính bao gồm chế độ External Crystaland Resonator
and External Clock modes. Các chế độ cụ thể được xác định bởi các
FOSC2: bit cấu hình FOSC0. Các chi tiết của các chế độ này được bảo
hiểm trước đó trong chương này.
Các dao động trung là những nguồn bên ngoài không kết nối với
các chân OSC1 hoặc OSC2. Những nguồn này có thể tiếp tục hoạt động
ngay cả sau khi điều khiển được đặt trong một chế độ quyền lực quản lý.
Các gia đình PIC18F97J60 của các thiết bị cung cấp các bộ dao động như
một bộ dao động timer1 thứ cấp. Trong tất cả các chế độ quản lý điện
năng, bộ dao động này thường là cơ sở thời gian cho các chức năng như
một đồng hồ thời gian thực (RTC).
 Thông thường, một 32,768 kHz tinh thể xem được kết nối giữa các
chân RC0/T1OSO/T13CKI và RC1/T1OSI. Loading tụ cũng được kết nối
từ mỗi chân xuống đất. Các bộ dao động timer1 được thảo luận chi tiết
hơn trong mục 12.3 “timer1 dao động”.
Ngoài việc là một nguồn đồng hồ chính, các bộ dao động nội bộ có
sẵn như là một nguồn năng lượng đồng hồ chế độ quản lý. Các nguồn
INTRC cũng được sử dụng như nguồn đồng hồ cho một số tính năng đặc
biệt, như các WDT và Fail-Safe Clock Monitor.
Các nguồn đồng hồ cho các thiết bị gia đình PIC18F97J60 được thể hiện
trong hình 2-1. Xem Phần 24,0 "đặc điểm chính của CPU" để biết chi tiết
cấu hình đăng ký.

2.7.1. Kiểm soát dao động đăng ký

Việc hiểm soát dao động đăng ký Đăng ký 2-2) điều khiển một số khía
cạnh hoạt động của thiết bị đồng hồ, cả trong hoạt động sức mạnh và
quyền lực trong các chế độ quản lý.

Hệ thống đồng hồ Chọn bit, SCS1: SCS0, chọn nguồn đồng hồ. Các
nguồn đồng hồ có sẵn là các đồng hồ chính (được xác định bởi FOSC2
sự: FOSC0 bit cấu hình), đồng hồ thứ cấp (timer1 bộ dao động) và bộ dao
động nội bộ. Những thay đổi đồng hồ sau khi một nguồn hoặc nhiều hơn
các bit được thay đổi, sau một khoảng thời gian chuyển đổi ngắn đồng hồ.
Các OSTS (OSCCON <3>) và T1RUN (T1CON <6>) bit chỉ ra đồng hồ
hiện đang cung cấp nguồn đồng hồ điện. Các bit T1RUN cho thấy khi các
dao động timer1 đang cung cấp các đồng hồ điện thoại ở chế độ đồng hồ
thứ cấp. Trong chế độ quản lý điện năng, chỉ có một trong các bit này sẽ
được thiết lập bất cứ lúc nào. Nếu bit không được thiết lập, các nguồn
INTRC đang cung cấp đồng hồ, hoặc các bộ dao động nội bộ đã chỉ mới
bắt đầu và vẫn chưa ổn định
Các bit IDLEN xác định nếu thiết bị đi vào chế độ Sleep hoặc một
trong các chế độ Idle khi lệnh SLEEP được thực thi. Việc sử dụng các bit
cờ và kiểm soát bit dao động đăng ký được thảo luận chi tiết hơn trong
phần 3.0 "Power-manager mode".

2.7.2 Dao động chuyển tiếp

Các thiết bị trong họ PIC18F97J60 có các mạch điện để ngăn chặn

đồng hồ ìglitchesî khi chuyển đổi giữa các nguồn đồng hồ. Một tạm dừng
ngắn trong thiết bị đồng hồ xảy ra trong quá trình chuyển đổi đồng hồ.
Chiều dài tạm dừng này là tổng hợp của hai chu kỳ của nguồn đồng hồ cũ
và 3-4 chu kỳ của nguồn đồng hồ mới. Công thức này giả định rằng các
nguồn đồng hồ mới được ổn định. Chuyển đồng hồ được thảo luận chi
tiết hơn trong mục 3.1.2 " Entering Power-Managed Modes ".

2.8 Ảnh hưởng của chế độ quản lý nguồn lên nguồn đồng hồ khác
nhau

Khi chế độ PRI_IDLE được chọn, các bộ dao động chính được chỉ
định tiếp tục chạy mà không bị gián đoạn. Đối với tất cả quyền lực quản
lý chế độ khác, các bộ dao động bằng cách sử dụng pin OSC1 bị vô hiệu
hóa. Các pin OSC1 (và pin OSC2 nếu được sử dụng bởi bộ dao động) sẽ
ngừng dao động.

Trong chế độ thứ cấp đồng hồ (SEC_RUN và SEC_IDLE), các bộ

dao động timer1 đang hoạt động và cung cấp các thiết bị đồng hồ. Các bộ
dao động timer1 cũng có thể chạy trong tất cả các chế độ quản lý điện
năng khi cần phải đồng hồ timer1 hoặc Timer3.

Trong chế độ RC_RUN và RC_IDLE, các bộ dao động nội bộ cung

cấp nguồn đồng hồ điện. 31 kHz ra INTRC có thể được sử dụng trực tiếp
để cung cấp đồng hồ và có thể được kích hoạt để hỗ trợ các tính năng
khác nhau đặc biệt, bất kể chế độ quản lý năng lượng (xem phần 24,2
"Watchdog Timer (WDT)" thông qua các mục 24,5 "Fail-Safe Clock
Monitor "để biết thêm thông tin về WDT, Fail-Safe Clock Monitor và Hai
Speed-Start-up).

Nếu chế độ Sleep được chọn, tất cả các nguồn đồng hồ là ngừng lại.
Vì tất cả các bóng bán dẫn chuyển đổi dòng điện đã được dừng lại, chế độ
ngủ đạt được mức tiêu thụ thấp nhất hiện tại của thiết bị (dòng điện rò rỉ
chỉ).

Việc kích hoạt bất kỳ tính năng trên chip này sẽ hoạt động trong giấc
ngủ sẽ làm tăng tiêu thụ trong hiện tại Sleep.The INTRC là cần thiết để
hỗ trợ hoạt động WDT. Các bộ dao động timer1 có thể được điều hành để
hỗ trợ một đồng hồ thời gian thực. Các tính năng khác có thể được điều
hành mà không cần một đồng hồ thiết bị nguồn (nghĩa là nô lệ MSSP,
PSP, INTx chân và những người khác). Thiết bị ngoại vi có thể thêm
đáng kể mức tiêu thụ hiện hành được liệt kê tại Mục 27,2 " DC
Characteristics: Power-Down and Supply Current ".
2.9 Power-up Delays
Power-up Delays được điều khiển bởi hai timers, để không có mạch
Reset bên ngoài là cần thiết cho hầu hết các ứng dụng. Việc trì hoãn đảm
bảo rằng thiết bị này được giữ trong Thiết lập lại cho đến khi việc cung
cấp điện của thiết bị được ổn định trong những hoàn cảnh bình thường và
đồng hồ chính là điều hành và ổn định. Đối với thông tin bổ sung về
Power-up Delays, xem Phần 4.6 "Power-up Timer (PWRT)".
Những giờ đầu tiên là Timer Power-up (PWRT), cung cấp một sự chậm
trễ cố định trên (thông số 33, Bảng 27-12) mở điện, nó luôn được kích
hoạt.
Các bộ đếm thời gian thứ hai là dao động Start-up Timer (OST), dự
định để giữ cho các chip trong Thiết lập lại cho đến khi các bộ dao động
tinh thể là ổn định (HS chế độ). OST làm điều này bằng cách tính chu kỳ
dao động 1024 trước khi cho phép dao động đến đồng hồ điện thoại.
Có một sự chậm trễ của TCSD khoảng (số 38, Bảng 27-12), sau POR,
trong khi điều khiển trở nên sẵn sàng để thực hiện hướng dẫn.

3.0 .POWER-PHƯƠNG THỨC QUẢN LÝ

Các thiết bị gia đình PIC18F97J60 cung cấp khả năng quản lý điện
năng tiêu thụ bằng cách quản lý xung nhịp cho CPU và các thiết bị ngoại
vi. Nói chung, một tần số đồng hồ thấp hơn và giảm số lượng các mạch
được tốc độ tiêu thụ điện năng thấp tạo nên. Vì lợi ích của quyền lực
quản lý trong một ứng dụng, có ba phương thức chính của hoạt động:

+ Chế độ khởi động

+ Chế độ Idle
+ Chế độ nghỉ

Các chế độ này xác định mà các phần của thiết bị có tốc độ và tốc độ
gì. Các chế độ Idle Run và có thể sử dụng bất kỳ của ba nguồn có sẵn
đồng hồ (tiểu học, trung học hoặc nội bộ dao động khối); các chế độ
Sleep không sử dụng một nguồn đồng hồ.

Các chế độ quản lý điện năng bao gồm một số tính năng tiết kiệm
điện được cung cấp trên các thiết bị MCU trước PICÆ. Một là chuyển
đổi đồng hồ tính năng, được cung cấp trong các thiết bị PIC18 khác, cho
phép bộ điều khiển sử dụng bộ dao động timer1 thay cho bộ dao động
chính. Cũng bao gồm là chế độ Sleep, được cung cấp bởi tất cả các MCU
PIC thiết bị, nơi tất cả các đồng hồ điện được ngừng lại
3,1 Chọn chế độ quản lý Power

Chọn một chế độ quản lý điện năng yêu cầu hai quyết định: nếu CPU
là để được tốc độ hay không và có nguồn đồng hồ là để được sử dụng.
Các bit IDLEN (OSCCON <7>) Chấm Công điều khiển CPU, trong khi
SCS1: bit SCS0 (OSCCON <1:00>) chọn nguồn đồng hồ. Các chế độ cá
nhân, thiết lập bit, các nguồn đồng hồ và mô-đun bị ảnh hưởng được tóm
Tắt trong bảng 3-1.

3.1.1 NGUỒN ĐỒNG HỒ

Các bit SCS1: SCS0 cho phép lựa chọn một trong ba nguồn đồng hồ cho
các chế độ quyền quản lý. Đó là:
+ Các hồ sơ, theo quy định của FOSC2: bit FOSC0 cấu hình
+ Các đồng hồ thứ cấp (timer1 oscillator)
+ Các bộ dao động nội bộ

3.1.2 ENTERING POWER-MANAGED MODES

Chuyển đổi từ chế độ quản lý điện năng với nhau bắt đầu bằng cách
tải các OSCCON đăng ký. Các SCS1: bit SCS0 chọn nguồn đồng hồ và
xác định chế độ Run hoặc Idle là được sử dụng. Thay đổi những thứ này
gây ra một chuyển đổi trực tiếp với nguồn đồng hồ mới, giả sử rằng nó
đang chạy. Việc chuyển đổi cũng có thể bị trì hoãn quá trình chuyển đổi
đồng hồ. Đây là những thảo luận trong Phần 3.1.3 "Clock Transitions and
Status Indicators" và phần tiếp theo.

3.1.3 CLOCK TRANSITIONS AND STATUS INDICATORS

Chiều dài của việc chuyển đổi giữa các nguồn đồng hồ là tổng của
hai chu kỳ của nguồn đồng hồ cũ và 3-4 chu kỳ của nguồn đồng hồ mới.
Công thức này giả định rằng các nguồn đồng hồ mới được ổn định. Hai
bit chỉ ra nguồn đồng hồ hiện tại và của tình trạng : OSTS(OSCCON
<3>) và T1RUN(T1CON <6>).
Nhìn chung, chỉ có một trong các bit này sẽ được thiết lập trong khi ở
một chế độ quản lý điện năng nhất định. Khi bit OSTS được thiết lập, các
đồng hồ chính là cung cấp các thiết bị đồng hồ. Khi bit T1RUN được
thiết lập, các bộ dao động timer1 đang cung cấp đồng hồ. Nếu không có
các bit này được thiết lập, INTRC là clocking thiết bị.

3.1.4 NHIỀU LỆNH SLEEP

Các chế độ quản lý điện năng được gọi với các chỉ dẫn SLEEP được
xác định bởi các thiết lập của các bit IDLEN tại thời điểm hướng dẫn
được thực hiện. Nếu một hướng dẫn SLEEP được thực thi, thiết bị sẽ vào
chế độ quản lý điện năng theo quy định của IDLEN tại thời điểm đó. Nếu
IDLEN đã thay đổi, thiết bị sẽ vào chế độ quản lý năng lượng mới được
chỉ định bởi các thiết lập mới.

3,2 Chế độ Run

Trong chế độ Run, đồng hồ cho cả hai lõi và các thiết bị ngoại vi
đang hoạt động. Sự khác biệt giữa các chế độ này là nguồn đồng hồ.

3.2.1 PRI_RUN MODE

Các chế độ PRI_RUN là bình thường, đầy đủ sức mạnh thực hiện
chế độ của bộ vi điều khiển. Đây cũng là chế độ mặc định khi một thiết bị
Reset, trừ khi hai tốc độ khởi động được kích hoạt (xem Phần 24,4 "Hai-
Speed Start-up" để biết chi tiết). Trong chế độ này, các bit OSTS được
thiết lập. (xem Phần 2.7.1 "Oscillator Control Đăng ký").

3.2.2 SEC_RUN MODE

Các chế độ SEC_RUN là chế độ tương thích với tính năng "đồng hồ
chuyển đổi" được cung cấp trong các thiết bị PIC18 khác. Trong chế độ
này, CPU và thiết bị ngoại vi được tốc độ từ bộ dao động timer1. Điều
này cho phép người dùng tùy chọn tiêu thụ điện năng thấp hơn trong khi
vẫn sử dụng một nguồn đồng hồ chính xác cao.
Chế độ SEC_RUN được nhập bằng cách thiết lập SCS1: bit SCS0 để
ë01í. Các nguồn thiết bị đồng hồ là chuyển sang các bộ dao động timer1
(xem Hình 3-1), các bộ dao động chính là đóng cửa, các bit T1RUN
(T1CON <6>) được thiết lập và các bit OSTS là xóa.
Khi chuyển tiếp từ chế độ SEC_RUN PRI_RUN, các thiết bị ngoại vi và
CPU tiếp tục được tốc độ từ bộ dao động timer1 trong khi đồng hồ chính
là bắt đầu. Khi đồng hồ chính trở nên sẵn sàng, một chiếc đồng hồ
chuyển về đồng hồ chủ yếu xảy ra (xem Hình 3-2). Khi công tắc đồng hồ
hoàn tất, các bit T1RUN được xóa bỏ, OSTS bit được thiết lập và các
đồng hồ chính là cung cấp đồng hồ. Các bit IDLEN và SCS không bị ảnh
hưởng bởi thức tỉnh; các bộ dao động timer1 tiếp tục chạy.

3.2.3 RC_RUN MODE

Trong chế độ RC_RUN, CPU và thiết bị ngoại vi được tốc độ từ bộ

dao động nội bộ; các đồng hồ chính là đóng cửa. Chế độ này cung cấp
việc bảo tồn năng lượng tốt nhất của tất cả các chế độ Run trong khi vẫn
thực thi mã. Nó hoạt động tốt cho các ứng dụng người dùng không phải là
thời điểm rất nhạy cảm hoặc không yêu cầu tốc độ cao đồng hồ tại tất cả
các lần. Chế độ này được nhập vào bằng cách thiết lập SCS <1:00> tới
"11 ". Khi các nguồn đồng hồ là chuyển sang các INTRC (xem Hình 3-3),
các bộ dao động chính là đóng cửa và các bit OSTS là xóa.
Ngày chuyển tiếp từ chế độ RC_RUN PRI_RUN chế độ, thiết bị này tiếp
tục được tốc độ từ INTRC trong khi các đồng hồ chính là bắt đầu. Khi
đồng hồ chính trở nên sẵn sàng, một công tắc đồng hồ để các đồng hồ
chính xảy ra (xem Hình 3-4). Khi công tắc đồng hồ hoàn tất, các bit
OSTS được thiết lập và các đồng hồ chính là cung cấp các thiết bị đồng
hồ. Các bit IDLEN và SCS không bị ảnh hưởng bởi switch. Các nguồn
INTRC sẽ tiếp tục chạy nếu một trong hai WDT hoặc Fail-Safe Clock
Monitor được kích hoạt.

3,3 Sleep Mode

Chế độ Sleep quản lý điện năng giống hệt với cơ chế của chế độ
Sleep cung cấp tại tất cả các thiết bị PIC MCU khác. Nó được nhập bằng
cách xóa bit IDLEN (các trạng thái mặc định trên thiết bị Reset) và thực
hiện các chỉ dẫn SLEEP. Điều này sẽ tắt các dao động được lựa chọn
(Hình 3-5). Tất cả các bit trạng thái nguồn đồng hồ sẽ bị xóa.
Bước vào chế độ Sleep từ bất kỳ chế độ khác không yêu cầu chuyển đổi
đồng hồ. Điều này là bởi vì không có đồng hồ là cần thiết khi điều khiển
đã bước vào giấc ngủ. Nếu WDT được chọn, các nguồn INTRC sẽ tiếp
tục hoạt động. Nếu các dao động timer1 được kích hoạt, nó cũng sẽ tiếp
tục chạy.

Khi một sự kiện đánh thức xảy ra trong chế độ ngủ (do gián đoạn,
Thiết lập lại hoặc thời gian WDT ngoài), thiết bị sẽ không được tốc độ
cho đến khi các nguồn đồng hồ lựa chọn bởi các SCS1: SCS0 bit trở nên
sẵn sàng (xem Hình 3-6), hoặc nó sẽ được tốc độ từ bộ dao động nội bộ
nếu cả hai tốc độ Start-up hoặc Fail-Safe Clock Monitor được kích hoạt
(xem Phần 24,0 "Tính năng đặc biệt của các CPU"). Trong cả hai trường
hợp, các bit OSTS được thiết lập khi các đồng hồ chính là cung cấp các
thiết bị đồng hồ. Các IDLEN và SCS bit là không bị ảnh hưởng bởi các
đánh thức.

3,4 Idle Modes

Các chế độ Idle cho phép điều khiển của CPU được lựa chọn đóng
cửa trong khi các thiết bị ngoại vi tiếp tục hoạt động. Chọn một chế độ
Idle đặc biệt cho phép người dùng tiếp tục quản lý tiêu thụ điện năng.
 Nếu bit IDLEN được thiết lập để ë1í khi một chỉ dẫn SLEEP được
thực thi, các thiết bị ngoại vi sẽ được tốc độ từ nguồn đồng hồ lựa chọn
bằng cách sử dụng SCS1: SCS0 bit, tuy nhiên, CPU sẽ không được tốc
độ. Các bit mã nguồn đồng hồ tình trạng không bị ảnh hưởng. Thiết
IDLEN và thực hiện một chỉ dẫn SLEEP cung cấp một phương pháp
nhanh chóng chuyển từ một chế độ chạy cho chế độ Idle của nó tương
ứng. Nếu WDT được chọn, các nguồn INTRC sẽ tiếp tục hoạt động. Nếu
các dao động timer1 được kích hoạt, nó sẽ cũng
tiếp tục chạy.

Kể từ khi CPU không thực hiện hướng dẫn, chỉ lối thoát hiểm từ bất
kỳ chế độ Idle là do gián đoạn, trong thời gian WDT hoặc một Reset. Khi
một sự kiện đánh thức xảy ra, thực hiện CPU bị trì hoãn bởi một khoảng
TCSD (số 38, Bảng 27-12) trong khi nó trở nên sẵn sàng để thực thi mã.
Khi CPU bắt đầu thực thi mã, nó sơ yếu lý lịch bằng nguồn cùng một
đồng hồ cho các chế độ Idle hiện hành. Ví dụ, khi thức dậy từ chế độ
RC_IDLE, khối dao động nội sẽ đồng hồ CPU và thiết bị ngoại vi (nói
cách khác, RC_RUN chế độ). Các IDLEN và SCS bit là không bị ảnh
hưởng bởi các đánh thức. Trong khi ở bất kỳ chế độ Idle hoặc chế độ
Sleep, một thời gian WDT-ra sẽ dẫn đến một WDT thức tỉnh về chế độ
Run hiện theo quy định của SCS1: bit SCS0.

3,5 Thoát khỏi chế độ Idle và Sleep

Một lối ra từ chế độ ngủ, hoặc bất kỳ các chế độ Idle, được kích hoạt
bởi một ngắt, một Thiết lập lại hoặc một thời gian ra WDT-. Phần này
bàn về những kích tố có lối thoát hiểm gây ra từ các chế độ quyền quản
lý.
Những hành động có hệ thống con clocking được thảo luận trong mỗi
chế độ quản lý điện phần ( xem Phần 3.2 " Run Modes ", mục 3.3 "Sleep
Mode “ và phần 3.4 “Idle Modes”).

3.5.1 "EXIT DO INTERRUT"

Bất kỳ nguồn ngắt có sẵn có thể gây ra thiết bị để thoát khỏi chế độ
Idle, hoặc chế độ Sleep, với một chế độ Run. Để kích hoạt chức năng này,
một nguồn gián đoạn phải được kích hoạt bằng cách thiết lập cho phép
của nó bit tại một trong những ghi INTCON hoặc PIE. Các trình tự thoát
ra được bắt đầu khi các bit cờ ngắt tương ứng được thiết lập.
Trên tất cả các lối thoát hiểm từ Idle hoặc các chế độ bằng cách làm gián
đoạn giấc ngủ, ngành thực thi mã để các vector ngắt nếu Giẻ / GIEH bit
(INTCON <7>) được thiết lập. Nếu không, mã thực thi tiếp tục hoặc hồ
sơ xin việc mà không phân nhánh (xem Phần 9,0 "ngắt").
Một sự chậm trễ cố định của TCSD khoảng sau sự kiện đánh thức được
yêu cầu khi rời khỏi chế độ Sleep và Idle. Sự chậm trễ này là cần thiết
cho CPU để chuẩn bị cho thực hiện. Hướng dẫn thực hiện hồ sơ về các
chu kỳ đồng hồ đầu tiên sau sự chậm trễ này.

3.5.2 "EXIT DO WDT OUT-TIME"

Một thời gian WDT-ra sẽ gây ra hành động khác nhau tùy thuộc vào
chế độ quản lý điện năng thiết bị này trong khi trong thời gian xảy ra.
Nếu thiết bị không thực thi mã (tất cả các chế độ Idle và chế độ Sleep),
trong ra thời gian sẽ cho kết quả xuất cảnh một từ chế độ quản lý năng
lượng (xem Phần 3.2 "Khởi động chế độ" và Phần 3.3 "Sleep Mode").
Nếu thiết bị được thực thi mã (tất cả các chế độ Run), trong ra thời gian
sẽ cho kết quả trong một Reset WDT (xem Phần 24,2 "Watchdog Timer
(WDT)"). Các bộ đếm thời gian WDT và postscaler được thông theo một
trong các sự kiện sau đây:

+ Thực hiện một giấc ngủ hoặc hướng dẫn CLRWDT

+ Sự mất mát của một nguồn đồng hồ hiện đang được chọn (nếu thất
bại Safe Clock Monitor được kích hoạt).

3.5.3 "EXIT DO RESET"

Thoát khỏi một Idle hoặc chế độ Sleep bởi Reset tự động lực lượng
các thiết bị để chạy từ các INTRC.

3.5.4 " EXIT WITHOUT AN OSCILLATOR START-UP TIMER

DELAY "

Một số lối ra từ các chế độ quyền quản lý không gọi các OST ở tất cả.
Có hai trường hợp:

+ PRI_IDLE chế độ, nơi mà các nguồn đồng hồ chính là không ngừng
+ Các nguồn đồng hồ chính là một trong hai chế độ EC hoặc ECPLL

Trong trường hợp này, các nguồn đồng hồ chính hoặc là không yêu
cầu một bộ dao động khởi sự chậm trễ kể từ khi nó vẫn đang chạy
(PRI_IDLE), hoặc bình thường không đòi hỏi một bộ dao động khởi động
chậm (EC). Tuy nhiên, sự chậm trễ cố định của TCSD khoảng sau sự
kiện đánh thức vẫn còn cần thiết khi rời khỏi chế độ Sleep và Idle để cho
phép các CPU để chuẩn bị cho thực hiện. Hướng dẫn thực hiện hồ sơ về
các chu kỳ đồng hồ đầu tiên sau sự chậm trễ này.
4.0. Reset
Các thiết bị trong họ PIC18F97J60 có sự khác biệt giữa các loại Thiết
lập lại:

a) Thiết lập lại MCLR trong khi hoạt động bình thường
b) Thiết lập lại MCLR trong chế độ quản lý năng lượng
c)Power-on POR (Reset)
d)Brown-out Reset (BOR)
e)Configuration Mismatch (CM)
f)Hướng dẫn RESET
g)Thiết lập lại toàn Stack
h)Thiết lập lại tràn dưới Stack
i) Thiết lập lại Watchdog Timer (WDT) trong khi thực hiện

Phần này bàn về Reset được tạo ra bởi sự kiện cứng (MCLR), sự kiện
điện (POR và BOR) và cấu hình bất xứng (CM). Nó cũng bao gồm các
hoạt động của các thời gian bắt đầu khác nhau. Thiết lập lại ngăn xếp các
sự kiện được đề cập trong mục 5.1.6.4 "Stack Full andUnderflow Resets".
Đặt lại WDT được đề cập trong mục 24,2 "Watchdog (WDT) Timer".

4,1 Thanh ghi RCON

Thiết lập lại các sự kiện thiết bị được theo dõi qua thanh ghi RCON
(Thanh ghi 4-1). Các Thanh ghi thấp hơn sáu bit chỉ ra rằng một Thiết lập
lại cụ thể sự kiện đã xảy ra. Trong hầu hết trường hợp, các bit này chỉ có
thể được thiết lập bởi sự kiện này và phải được xóa bởi các ứng dụng sau
khi sự kiện này. Tình trạng của các bit cờ, cùng nhau, có thể được đọc để
chỉ các loại Thiết lập lại rằng chỉ cần xảy ra. Điều này được mô tả chi tiết
hơn trong phần 4.7 "Thiết lập lại Nhà nước Đăng ký".
Việc Thanh ghi RCON cũng có một chút điều khiển để thiết lập ưu tiên
ngắt (IPEN). Ưu tiên ngắt được thảo luận tại mục 9,0 "ngắt".

4,2 Master Clear (MCLR)

Các chân MCLR cung cấp một phương pháp để kích hoạt một Reset
cứng bên ngoài của thiết bị. Một Thiết lập lại được tạo ra bằng cách giữ
chân thấp. PIC18 mở rộng các thiết bị vi điều khiển có một bộ lọc tiếng
ồn(nhiễu) trong đường dẫn MCLR Thiết lập lại mà phát hiện và bỏ qua
các xung nhỏ. Các chân MCLR không lái xuống mức thấp bởi bất kỳ
Reset nội bộ, bao gồm cả WDT.
4,3 Power-on (POR) Reset
Một điều kiện Power-on Reset được tạo ra trên chip bất cứ khi nào
VDD tăng trên một ngưỡng nhất định. Điều này cho phép các thiết bị để
bắt đầu trong trạng thái khởi tạo khi VDD là đủ cho hoạt động. Để tận
dụng lợi thế của các mạch POR, buộc các chân MCLR thông qua điện trở
(1 kΩ đến 10 kΩ) đến VDD. Điều này sẽ loại bỏ các thành phần bên
ngoài RC thường là cần thiết để tạo ra một Power-on Reset chậm trễ. Một
tỷ lệ tăng tối thiểu cho VDD được quy định (tham số D004). Trong một
thời gian tăng chậm, xem hình 4-2. Khi thiết bị bắt đầu hoạt động bình
thường (tức là ra khỏi tình trạng Thiết lập lại), các thông số vận hành
thiết bị (điện áp, tần số, nhiệt độ, vv) phải được đáp ứng để đảm bảo hoạt
động. Nếu những điều kiện này không được đáp ứng, thiết bị cần phải
được tổ chức vào Thiết lập lại cho đến khi các điều kiện hoạt động được
đáp ứng. Sự kiện POR bị bắt do bit POR (RCON <1>). Các trạng thái của
bit được thiết lập là "0" bất cứ khi nào một Power-on (POR) Reset xảy ra,
nó không thay đổi cho bất kỳ sự kiện Thiết lập lại khác. POR là không
đặt lại để '1 'bởi bất kỳ sự kiện phần cứng. Để nắm bắt nhiều sự kiện,
người sử dụng tự thiết lập lại các bit '1 'trong phần mềm sau đây bất kỳ
Power-on Reset.

4,4 Brown-out Reset (BOR)

Các thiết bị trong họ PIC18F97J60 kết hợp chức năng BOR đơn giản
khi các điều chỉnh nội bộ được kích hoạt (pin ENVREG gắn liền với
VDD). Bất cứ thay đổi của VDD dưới VBOR (D005 tham số), cho lớn
hơn TBOR thời gian (số 35), sẽ thiết lập lại các thiết bị. Một Reset có thể
hoặc không thể xảy ra nếu VDD giảm xuống dưới VBOR ít hơn TBOR.
Các chip sẽ vẫn ở trong Brown-out Reset cho đến khi VDD lên trên
VBOR.
Một khi một BOR đã xảy ra, các Timer Power-up sẽ giữ cho chip
trong Thiết lập lại cho TPWRT (số 33). Nếu VDD giảm xuống dưới
VBOR trong khi Timer Power-up đang chạy, các chip sẽ quay trở lại
thành một Brown-out Reset và Power-up Timer sẽ được khởi tạo. Một
khi VDD lên trên VBOR, các Timer Power-up sẽ thực hiện chậm trễ
thêm thời gian
4,5 Configuration Mismatch (CM)

Các Configuration Mismatch (CM) Reset được thiết kế để phát hiện

và cố gắng phục hồi từ bộ nhớ, làm hư hỏng các sự kiện ngẫu nhiên.
Chúng bao gồm Electrostatic Discharge (ESD) các sự kiện có thể gây ra
phổ biến duy nhất-bit thay đổi trong suốt các thiết bị và kết quả thất bại
thảm khốc. Trong PIC18FXXJ thiết bị Flash, các thiết bị ghi cấu hình
(nằm trong không gian bộ nhớ cấu hình) đang tiếp tục theo dõi trong quá
trình hoạt động bằng cách so sánh giá trị của mình để đăng ký miễn phí .
Nếu không phù hợp được phát hiện giữa hai bộ đăng ký, một Thiết lập lại
CM tự động xảy ra. Những sự kiện này được chụp bởi các bit CM
(RCON <5>). Các trạng thái của bit được thiết lập là "0" bất cứ khi nào
một sự kiện CM xảy ra, nó không thay đổi cho bất kỳ sự kiện Thiết lập lại
khác.

4,6 Power-up Timer (PWRT)

Hệ thống PIC18F97J60 của các thiết bị kết hợp một on-chip Power-
up Timer (PWRT) để giúp điều chỉnh quá trình Power-on Reset. PWRT
luôn luôn được kích hoạt. Chức năng chính là để đảm bảo rằng các thiết
bị điện áp ổn định trước khi mã được thực thi.

Các Timer Power-up (PWRT) của các thiết bị hệ thống

PIC18F97J60 là một truy cập 11-bit sử dụng nguồn INTRC như là đầu
vào đồng hồ. Điều này mang lại một khoảng thời gian gần đúng bằng
2048 x 32 μs = 66 ms. Trong khi PWRT đang tính toán, thiết bị được tổ
chức vào Reset.

4.6.1 TRÌNH TỰ THỜI GIAN CHỜ

Thời gian chờ PWRT được thiết lập sau khi các xung POR đã xóa.
Tổng thời gian chờ sẽ thay đổi dựa trên tình trạng của PWRT này. Hình
4-3, hình 4-4, hình 4-5 và hình 4-6 tất cả các mô tả trình tự thời gian chờ
về power-up.

Kể từ thời gian chờ xảy ra từ xung POR, nếu MCLR được giữ ở
mức thấp đủ dài, các PWRT sẽ hết hạn. Đưa MCLR cao sẽ bắt đầu thực
hiện ngay lập tức (Hình 4-5). Điều này rất hữu dụng cho mục đích thử
nghiệm hoặc để đồng bộ hóa nhiều hơn một thiết bị hoạt động song song
PIC18FXXJ6X
5,0 TỔ CHỨC BỘ NHỚ

Có hai loại bộ nhớ trong các thiết bị vi điều khiển PIC18 Flash:

-Bộ nhớ chương trình

- RAM dữ liệu

Giống như các thiết bị kiến trúc Harvard, những bộ nhớ chương trình
và dữ liệu sử dụng các bus riêng biệt. Điều này cho phép truy cập đồng
thời vào 2 không gian bộ nhớ .

Thông tin chi tiết về hoạt động của bộ nhớ chương trình Flash được
cung cấp tại mục 6.0 Flash Program Memory

5,1 TỔ CHỨC CHƯƠNG TRÌNH BỘ NHỚ

Các vi điều khiển PIC18 thực hiện truy cập chương trình 21-bit có
khả năng đánh địa chỉ 2-Mbyte một chương trình không gian bộ nhớ.
Việc truy cập vào một vị trí giữa các ranh giới trên của bộ nhớ vật lý thực
hiện và địa chỉ 2-Mbyte sẽ trả lại tất cả giá trị là "0" (một lệnh NOP).
Các hệ thống PIC18F97J60 cung cấp ba kích cỡ của bộ nhớ chương trình
on-chip Flash, từ 64 Kb (32.764 đơn từ hướng dẫn) đến 128 Kb (65.532
đơn từ hướng dẫn). Các bản đồ chương trình bộ nhớ dành cho các đơn vị
thành phần trong hệ thống được thể hiện trong hình 5-1. (BẢN ĐỒ BỘ
NHỚ CỦA CÁC THIẾT BỊ HỆ THỐNG PIC18F97J60)

5.1.1 CÁC VÉC-TƠ BỘ NHỚ CỨNG

Tất cả các thiết bị PIC18 có tổng cộng ba hard-coded trả về các

vectơ trong không gian chương trình bộ nhớ của chúng. Địa chỉ vector
Reset là giá trị mặc định để chương trình truy cập trở lại trên tất cả các
thiết bị Reset, nó có vị trí 0000h.

Thiết bị PIC18 cũng có hai địa chỉ vector ngắt dành cho việc xử lý
các ngắt ưu tiên cao và ngắt ưu tiên thấp. Các vector ngắt ưu tiên cao
được đặt tại địa chỉ 0008h và các vector ngắt ưu tiên thấp ở 0018h. Vị trí
của chúng liên quan đến bản đồ chương trình bộ nhớ được hiển thị trong
hình 5-2.

Hình 5-2: VECTOR CỨNG VÀ VỊ TRÍ CẤU HÌNH CHO CÁC

THIẾT BỊ HỆ THỐNG PIC18F97J60
5.1.2 CÁC ĐƠN VỊ CẤU HÌNH FLASH
 Vì các thiết bị hệ thống PIC18F97J60 không lưu trữ bộ nhớ cấu
hình, bốn đơn vị đầu của bộ nhớ chương trình on-chip được dành riêng
cho thông tin cấu hình. Trong Reset, các thông tin cấu hình được sao
chép vào sổ đăng ký Cấu hình.

Đơn vị Cấu hình được lưu trong vị trí chương trình bộ nhớ của
chúng theo số thứ tự, bắt đầu với byte thấp của CONFIG1 tại địa chỉ thấp
nhất và kết thúc với byte trên của CONFIG4. Đối với những thiết bị này,
chỉ có đơn vị cấu hình, CONFIG1 đến CONFIG3, được sử dụng;
CONFIG4 được dành riêng. Các địa chỉ thực tế của các đơn vị cấu hình
Flash dành cho các thiết bị trong hệ thống PIC18F97J60 được thể hiện
trong bảng 5-1. Vị trí của chúng trong bản đồ bộ nhớ được hiển thị với
các vectơ bộ nhớ khác trong hình 5-2.
Chi tiết về thiết bị đơn vị cấu hình được cung cấp trong mục 24,1
'Configuration Bits. Bảng 5-1: ĐƠN VỊ CẤU HÌNH FLASH CHO HỆ
THỐNG PIC18F97J60

5.1.3 CÁC CHẾ ĐỘ CHƯƠNG TRÌNH BỘ NHỚ PIC18F9XJ60/9XJ65

Các thiết bị 100-pin trong hệ thống này có thể có dải địa chỉ lên đến
tổng số là 2 MB chương trình bộ nhớ. Điều này đạt được thông qua bus
bộ nhớ bên ngoài. Có hai chế độ hoạt động khác biệt có sẵn cho các bộ
điều khiển:

- Vi điều khiển (MC)

- Mở rộng Vi điều khiển (EMC)

Các chế độ chương trình bộ nhớ được xác định bằng cách thiết lập
các bit cấu hình EMB (CONFIG3L <5:04>), như trong mục Đăng ký 5-1.
(Xem thêm Phần 24,1 'Configuration Bits’ để biết chi tiết thêm về các
bước cấu hình thiết bị.)

Các chế độ chương trình bộ nhớ hoạt động như sau:

- Các chế độ vi điều khiển chỉ truy cập vào bộ nhớ on-chip Flash. Nỗ
lực để đọc phần đầu của bộ nhớ on-chip dẫn đến đọc tất cả các giá trị ‘0’
(một lệnh NOP).
Các chế độ vi điều khiển cũng chỉ hoạt động ở các thiết bị 64-pin và
80-pin.
- Chế độ vi điều khiển mở rộng cho phép truy cập vào cả hai chương
trình bộ nhớ nội bộ và bên ngoài như một khối. Các thiết bị có thể
truy cập vào bộ nhớ chương trình on-chip của nó. Trong phần này,
các thiết bị truy cập vào chương trình bộ nhớ bên ngoài lên đến tối
 đa 2-Mbyte không gian chương trình.Tự động thực hiện chuyển giữa
hai bộ nhớ theo yêu cầu.

5.1.4 CHẾ ĐỘ VI ĐIỀU KHIỂN MỞ RỘNG VÀ THAY ĐỔI ĐỊA CHỈ

Theo mặc định, các thiết bị trong chế độ vi điều khiển mở rộng
trực tiếp trình bày các giá trị chương trình truy cập vào địa chỉ bus
ngoài cho các địa chỉ trong khoảng không gian bộ nhớ bên ngoài. Trên
thực tế, có nghĩa là địa chỉ này trong thiết bị bộ nhớ ngoài nằm dưới
hàng đầu của bộ nhớ on-chip là không có.

Để tránh điều này, các chế độ vi điều khiển mở rộng thực hiện
một thay đổi địa chỉ tùy chọn để cho phép địa chỉ dịch thuật tự động.
Trong chế độ này, địa chỉ trình bày trên bus bên ngoài được chuyển
xuống bởi kích thước của chương trình bộ nhớ on-chip và được ánh xạ
lại để bắt đầu từ 0000h. Điều này cho phép sử dụng đầy đủ không gian
bộ nhớ của các thiết bị bộ nhớ ngoài