PLC

Allen-Bradley
Controladores programables PLC-5
Referencia del conjunto de instrucciones
Informacin importante para el usuario
El equipo de estado slido tiene caractersticas de operacin diferentes a las del equipo electromecnico. La publicacin Safety Guidelines for the Application, Installation and Maintenance of Solid State Controls (publicacin SGI-1.1) describe algunas diferencias importantes entre equipos de estado slido y dispositivos electromecnicos cableados. Debido a estas diferencias y debido tambin a la amplia variedad de usos para los equipos de estado slido, todas las personas responsables de la aplicacin de este equipo deben asegurarse de que cada aplicacin sea la correcta. En ningn caso ser Allen-Bradley Company responsable de daos indirectos o como consecuencia del uso o aplicacin de este equipo. Los ejemplos y diagramas mostrados en este manual tienen la nica intencin de ilustrar el texto. Debido a las muchas variables y requisitos asociados con cualquier instalacin particular, Allen-Bradley Company no puede asumir responsabilidad u obligacin por el uso real basado en los ejemplos y diagramas mostrados. Allen-Bradley Company no asume responsabilidad por violacin de patente alguna, con respecto al uso de informacin, circuitos, equipos o programas de software descritos en este manual. Est prohibida la reproduccin total o parcial del contenido de este manual sin el permiso escrito de Allen-Bradley Company. En este manual hacemos anotaciones para advertirle sobre consideraciones de seguridad: ATENCION: Identifica informacin o prcticas o circunstancias que pueden conducir a lesiones personales o la muerte, daos materiales o prdidas econmicas.
Las notas de "Atencin" le ayudan a : identificar un peligro evitar un peligro reconocer las consecuencias
Importante: Identifica informacin crtica para una correcta aplicacin y entendimiento del producto. Srvase tomar nota de que en esta publicacin se usa el punto decimal para separar la parte entera de la decimal de todos los nmeros
Ethernet es un marca registrada de Intel Corporation, Xerox Corporation y Digital Equipment Corporation. Data Highway Plus, DH+, PLC, PLC-5, PLC-5/11, -5/20, -5/26, -5/30, -5/40, -5/46, -5/40L, -5/60, -5/60L, -5/80, -5/86, -5/20E, -5/40E y -5/80E son marcas comerciales de Rockwell Automation. Allen-Bradley es una marca comercial de Rockwell Automation, una entidad principal de Rockwell International Corporation.
Lista alfabtica del conjunto de instrucciones PLC-5

Para esta instruccin ABL ACB ACI ACN ACS ADD AEX AFI AHL AIC AND ARD ARL ASC ASN ASR ATN AVE AWA AWT BRK BSL BSR BTD BTR BTW CIO CLR Vea la pgina 17-51 17-71 17-91 17-10 4-131 4-14 17-111 13-19 17-121 17-141 5-2 17-15
1 1
Para esta instruccin CMP COP COS CPT CTD CTU DDT DEG DFA DIV DTR EOT EQU FAL FBC FFL FFU FLL FOR FRD FSC GEQ GRT IDI IDO IIN IOT JMP
Vea la pgina 3-3 9-20 4-211 4-5 2-20 2-18 10-2 6-51 18-3 4-22 10-8 13-24 3-6 9-2 10-2 11-5 11-5 9-21 13-8 6-4 9-15 3-7 3-8 1-102 1-112 1-8 1-9 13-5
Para esta instruccin JSR LBL LEQ LES LFL LFU LIM LN LOG MCR MEQ MOV MSG MUL MVM NEG NEQ NOT NXT ONS OR OSF OSR OTE OTL OTU PID RAD
Vea la pgina 13-12 13-5 3-9 3-10 11-51 11-51 3-11 4-231 4-241 13-3 3-13 7-4 16-2 4-25 7-5 4-26 3-15 5-4 13-8 13-20 5-6 13-221 13-211 1-5 1-6 1-7 NO TAG
2 1
Para esta instruccin RES RET RTO SBR SDS SFR SIN SQI SQL SQO SQR SRT STD SUB TAN TND TOD TOF TON UID UIE XIC XIO XOR XPY
Vea la pgina 2-25 13-12 2-13 13-12 18-2 13-231 4-271 12-2 12-2 12-2 4-28 4-291 4-311 4-34 4-351 13-19 6-3 2-9 2-5 13-251 13-261 1-3 1-4 5-8 4-361
17-181 17-211 4-151 17-221 4-161 4-171 17-231 17-26 13-8 11-2 11-2 7-2 15-4 15-4 15-252 4-20
1
6-61
Procesadores PLC-5 con caractersticas mejoradas solamente Software de programacin 6200 con procesadores PLC-5 solamente
1785-6.1ES Noviembre de 1998
Vea la Tabla A para obtener pautas acerca de cmo seleccionar la instruccin apropiada para la operacin que desea realizar. La Tabla B indica algunos ejemplos.
Tabla A Seleccin de una categora de instruccin
Si desea realizar esta operacin: examen, verificacin o control Use esta categora de instruccin:
dispositivo o condicin de 2 estados mltiples dispositivos o condiciones de 2 estados
nivel de bit varios bits
mover, copiar, cambiar, calcular, valores analgicos, cdigos comparar varios conjuntos de valores convertir tiempo o retardo conteo desplazamiento o seguimiento secuencia PID envo/recepcin de mensajes transferencia de datos hacia/desde mdulos manejo de diagnsticos y fallos control de flujo del programa instrucciones de conversin temporizador contador desplazamiento de bit secuenciador PID mensaje
nivel de elemento instrucciones de archivo
transferencia en bloques o transferencia ControlNet diagnsticos control de programa
Tabla B Ejemplos de operaciones

Si la aplicacin requiere las operaciones siguientes: Use: deteccin cundo se cierra un interruptor de final de carrera cambio del valor preseleccionado de la temperatura transferencia de datos analgicos arranque de un motor 10 segundos despus de activarse una bomba movimiento de 1 de 3 recetas en una zona de trabajo seguimiento de piezas cuando se mueven de una estacin a otra seguimiento del total de piezas en un recipiente nivel de bit nivel de elemento transferencia en bloques temporizacin varios elementos desplazamiento conteo
Resumen de los cambios

Nueva informacin que aparece en este manual
La lista siguiente resume los cambios efectuados en este manual desde la impresin ms reciente:
Para obtener la siguiente informacin actualizada: Cmo convertir los nmeros no decimales con la instruccin FRD Cmo las direcciones indirectas no existentes afectan las instrucciones COP y FLL Cmo el valor .POS funciona en las instrucciones de secuenciador Cmo usar una instruccin RET Cmo usar el trmino de polarizacin PID Cmo usar las caractersticas paso por cero (.NOZC) y calcular sin datos originales (.NOBC) en el bloque de control PD Explicacin del cdigo de error 89 para la instruccin MSG Los procesadores son actualmente compatibles con las instrucciones MSG SLC Typed Read y SLC Typed Write Cmo configurar una instruccin MSG de saltos mltiples mediante Ethernet o ControlNet Cmo monitorear el estado del bit .EN en una instruccin MSG continua Vea el captulo 6 9 12 13 14 14
16 16 16 16
Notas:
Prefacio
Prefacio
Convenciones
Este manual usa las convenciones siguientes: Si no se indica lo contrario:
Incluyen estos procesadores de Allen-Bradley: Procesadores PLC-5/10, -5/12, -5/15, -5/25 y -5/VME. Procesadores PLC-5/11, -5/20, -5/30, -5/40, -5/40L, -5/60, -5/60L y -5/80. Nota: si no se indica lo contrario, los procesadores PLC-5 con caractersticas mejoradas incluyen los procesadores PLC-5 Ethernet, PLC-5 ControlNet, PLC-5 protegidos y PLC-5 VME. Procesadores PLC-5/20E, -5/40E y -5/80E. Procesadores PLC-5/20C, -5/40C, -5/46C y -5/80C. Procesadores LC-5/26, -5/46 y -5/86. Procesadores PLC-5/V30, -5/V40, -5/V40L y-5/V80. Vea el Manual del usuario de los controladores programables PLC-5/VME VMEbus para obtener ms informacin.
Referencias acerca de: Procesadores PLC-5 clsicos Procesadores PLC-5 con caractersticas mejoradas
Procesadores PLC-5 Ethernet Procesadores PLC-5 ControlNet Procesadores PLC-5 protegidos Procesadores PLC-5 VME
1
Los procesadores PLC-5 protegidos por s solos no aseguran la seguridad del sistema PLC-5. La seguridad del sistema es una combinacin del procesador PLC-5 protegido, el software y su experiencia en la aplicacin.
Las palabras que aparecen entre corchetes representan las teclas que se presionan. Por ejemplo: [Enter]; [F1] Online Programming/Documentation Las palabras que describen informacin que usted tiene que proporcionar se muestran en caracteres itlicos. Por ejemplo, si usted tiene que escribir el nombre de un archivo, aparece as:
filename
Los mensajes e instrucciones que se muestran en la pantalla aparecen as: Press a function key
Prefacio
Notas:
Tabla de contenido
Instrucciones tipo rel XIC, XIO, OTE, OTL, OTU, IIN, IOT, IDI, IDO
Captulo 1
Cmo usar las instrucciones tipo rel . . . . . . . . . . . . . . . . . . 1-1 Archivos de imagen de E/S en el almacenamiento de datos1-2 Lgica de rengln . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Examine On (XIC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3 Examine Off (XIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3 Energize (OTE). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4 Latch (OTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4 Unlatch (OTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-5 Immediate Input (IIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6 Immediate Output (IOT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7 Immediate Data Input (IDI) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8 Immediate Data Output (IDO) . . . . . . . . . . . . . . . . . . . . . . . . . 1-8 Cmo usar las instrucciones IDI e IDO . . . . . . . . . . . . . . . . . . 1-9
Instrucciones de temporizador TON, TOF, RTO Instrucciones de contador CTU, CTD Restablecimiento RES
Captulo 2
Cmo usar los temporizadores y contadores . . . . . . . . . . . . . 2-1 Cmo usar los temporizadores. . . . . . . . . . . . . . . . . . . . . . 2-1 introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . . . . 2-2 Precisin del temporizador . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 Timer On Delay (TON) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . . 2-4 Timer Off Delay (TOF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . . 2-7 Retentive Timer On (RTO) . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 2-10 Using Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . 2-13 Count Up (CTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 2-15 Count Down (CTD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-17 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 2-17 Timer and Counter Reset (RES). . . . . . . . . . . . . . . . . . . . . . 2-20
toc2
Tabla de contenido
Instrucciones de comparacin CMP, EQU, GEQ, GRT, LEQ, LES, LIM, MEQ, NEQ
Captulo 3
Cmo usar las instrucciones de comparacin . . . . . . . . . . . . 3-1 Cmo usar los indicadores de estado aritmticos . . . . . . . . . 3-2 Compare (CMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 Cmo introducir una expresin CMP . . . . . . . . . . . . . . . . . 3-2 Cmo determinar la longitud de una expresin . . . . . . . . . 3-3 Equal to (EQU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5 Greater than or Equal to (GEQ). . . . . . . . . . . . . . . . . . . . . . . . 3-5 Greater than (GRT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6 Less than or Equal to (LEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6 Less than (LES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 Limit Test (LIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 Introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . . 3-7 Mask Compare Equal to (MEQ) . . . . . . . . . . . . . . . . . . . . . . . 3-9 Introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . . 3-9 Not Equal to (NEQ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Instrucciones de clculo CPT, ACS, ADD, ASN, ATN, AVE, CLR, COS, DIV, LN, LOG, MUL, NEG, SIN, SRT, SQR, STD, SUB, TAN, XPY
Captulo 4
Cmo usar las instrucciones de clculo. . . . . . . . . . . . . . . . . 4-1 Cmo usar los indicadores de estado aritmticos . . . . . . . . . 4-2 tipos de datos y la instruccin de clculo . . . . . . . . . . . . . . . 4-3 Cmo usar los tipos de datos de punto flotante (coma flotante) . . . . . . . . . . . . . . . . . . . . . . 4-4 Compute (CPT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 Cmo introducir la expresin CPT . . . . . . . . . . . . . . . . . . . 4-5 Cmo determinar la longitud de una expresin . . . . . . . . . 4-7 Cmo determinar el orden de operacin . . . . . . . . . . . . . . 4-8 Ejemplos de expresiones . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8 Cmo introducir el destino. . . . . . . . . . . . . . . . . . . . . . . . . 4-9 Cmo usar las funciones CPT . . . . . . . . . . . . . . . . . . . . . . 4-9 Arc Cosine (ACS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-11 Addition (ADD). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-12 Arc Sine (ASN). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-13 Arc Tangent (ATN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-14 Average File (AVE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-15 Introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . 4-15 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 4-16 Clear (CLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-17 Cosine (COS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-18 Divide (DIV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-19 Natural Log (LN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-20 Log to the Base 10 (LOG). . . . . . . . . . . . . . . . . . . . . . . . . . . 4-21 Multiply (MUL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-22 Negate (NEG). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-23 Sine (SIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-24 Square Root (SQR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-25
Tabla de contenido
toc3
Sort File (SRT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-26 Introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . 4-26 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 4-27 Standard Deviation (STD) . . . . . . . . . . . . . . . . . . . . . . . . . . 4-28 Introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . 4-29 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 4-29 Subtract (SUB). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-31 Tangent (TAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-32 X to the Power of Y (XPY). . . . . . . . . . . . . . . . . . . . . . . . . . . 4-33
Instrucciones lgicas AND, NOT, OR, XOR
Captulo 5
Cmo usar las instrucciones lgicas . . . . . . . . . . . . . . . . . . . 5-1 Cmo usar los indicadores de estado aritmticos . . . . . . . 5-1 AND Operation (AND). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 NOT Operation (NOT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3 OR Operation (OR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 Exclusive OR Operation (XOR) . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Instrucciones de conversin FRD y TOD, DEG y RAD
Captulo 6
Cmo usar las instrucciones de conversin . . . . . . . . . . . . . . 6-1 Cmo usar los indicadores de estado aritmticos . . . . . . . 6-1 Convert to BCD (TOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2 Convert from BCD (FRD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2 Degree (DEG) (procesadores PLC-5 con caractersticas mejoradas solamente) . . . . . . . . . . . . . . . . 6-3 Radian (RAD) (procesadores PLC-5 con caractersticas mejoradas solamente) . . . . . . . . . . . . . . . . . . 6-4
Instrucciones para modificar y mover bits BTD, MOV, MVM
Captulo 7
Cmo usar las instrucciones para modificar y mover bits . . . 7-1 Bit Distribute (BTD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-2 Introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . . 7-2 Move (MOV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3 Masked Move (MVM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4 Introduccin de parmetros. . . . . . . . . . . . . . . . . . . . . . . . 7-4
Conceptos de instrucciones de archivo
Captulo 8
Conceptos de operacin de archivo . . . . . . . . . . . . . . . . . . . . 8-1 Cmo introducir los parmetros . . . . . . . . . . . . . . . . . . . . . . 8-1 Cmo usar la estructura de control . . . . . . . . . . . . . . . . . . . . 8-2 Cmo manipular los datos de archivo . . . . . . . . . . . . . . . . . . 8-3 Cmo usar los modos de operacin de bloque. . . . . . . . . . . . 8-5 Modo Todo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-5 Modo Numrico. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-6 Modo Incremento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7 Caso especial - modo numrico con palabras por escn = 1 8-8
toc4
Tabla de contenido
Instrucciones de archivo FAL, FSC, COP, FLL
Captulo 9
Cmo usar las instrucciones de archivo. . . . . . . . . . . . . . . . . 9-1 File Arithmetic and Logic (FAL) . . . . . . . . . . . . . . . . . . . . . . . 9-2 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . . 9-4 FAL Copy Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5 FAL Arithmetic Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7 Lmites superior e inferior . . . . . . . . . . . . . . . . . . . . . . . . . 9-7 FAL Logic Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12 FAL Convert Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14 File Search and Compare (FSC) . . . . . . . . . . . . . . . . . . . . . . 9-14 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 9-15 FSC Search and Compare Operations . . . . . . . . . . . . . . . . . 9-17 Operaciones de bsqueda y comparacin FSC. . . . . . . . . 9-17 Operacin de bsqueda de archivo . . . . . . . . . . . . . . . . . 9-17 File Copy (COP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-19 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 9-19 File Fill (FLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 9-20
instrucciones de diagnstico FBC, DDT, DTR
Captulo 10
Cmo usar las instrucciones de diagnstico . . . . . . . . . . . . 10-1 File Bit Comparison (FBC) y Diagnostic Detect (DDT) . . . . . . 10-2 Cmo seleccionar el modo bsqueda . . . . . . . . . . . . . . . 10-2 Una desigualdad a la vez . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 Todas las desigualdades durante un escn . . . . . . . . . . . 10-3 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 10-4 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 10-5 Data Transitional (DTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 10-8
Instrucciones de registro de desplazamiento BSL, BSR, FFL, FFU, LFL, LFU
Captulo 11
Cmo aplicar los registros de desplazamiento . . . . . . . . . . . 11-1 Cmo usar las instrucciones de desplazamiento de bit . . . . 11-2 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 11-2 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 11-3 Cmo usar las instrucciones FIFO y LIFO . . . . . . . . . . . . . . . 11-5 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 11-5 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 11-6
Instrucciones de secuenciador SQO, SQI, SQL
Captulo 12
Cmo aplicar los secuenciadores . . . . . . . . . . . . . . . . . . . . 12-1 Cmo usar las instrucciones de secuenciador . . . . . . . . . . . 12-2 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 12-2 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 12-4 Cmo restablecer la posicin de SQO . . . . . . . . . . . . . . . 12-6 Cmo usar SQI sin SQO . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
Tabla de contenido
toc5
Instrucciones de control de programas MCR, JMP, LBL, FOR, NXT, BRK, JSR, SBR, RET, TND, AFI, ONS, OSR, OSF, SFR, EOT, UIE, UID
Captulo 13
Cmo seleccionar las instrucciones de flujo de programas . 13-1 Master Control Reset (MCR) . . . . . . . . . . . . . . . . . . . . . . . . 13-2 Jump (JMP) and Label (LBL) . . . . . . . . . . . . . . . . . . . . . . . . 13-3 Cmo usar JMP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4 Cmo usar LBL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4 For Next Loop (FOR, NXT), Break (BRK) . . . . . . . . . . . . . . . . 13-5 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 13-6 Cmo usar FOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6 Cmo usar BRK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7 Cmo usar NXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7 Jump to Subroutine (JSR), Subroutine (SBR) y Return (RET) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-8 Cmo pasar parmetros . . . . . . . . . . . . . . . . . . . . . . . . . 13-8 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 13-10 Cmo anidar los archivos de subrutina . . . . . . . . . . . . . 13-10 Cmo usar JSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-11 Cmo usar SBR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-11 Cmo usar RET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-12 Temporary End (TND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-13 Always False (AFI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-13 One Shot (ONS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-14 One Shot Rising (OSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-15 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 13-15 One Shot Falling (OSF). . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-16 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 13-16 Sequential Function Chart Reset (SFR). . . . . . . . . . . . . . . . 13-17 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 13-17 End of Transition (EOT) . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-18 User Interrupt Disable (UID) . . . . . . . . . . . . . . . . . . . . . . . . 13-19 User Interrupt Enable (UIE). . . . . . . . . . . . . . . . . . . . . . . . . 13-20
Instruccin de control de proceso PID
Captulo 14
Cmo usar PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 Caractersticas PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-2 Cmo usar las ecuaciones PID . . . . . . . . . . . . . . . . . . . . . . 14-2 Conversin de constante de ganancia . . . . . . . . . . . . . . . 14-3 Implementacin de trmino integral . . . . . . . . . . . . . . . . 14-3 Trmino de derivada . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4 Cmo establecer los rangos de entrada/salida. . . . . . . . . . . 14-5 Cmo implementar el escalado a unidades de ingeniera tipo de archivo de nmero entero . . . . . . . . . . . . . . . . . . 14-5 Cmo establecer la banda muerta . . . . . . . . . . . . . . . . . . . . 14-6 Cmo usar el paso por cero. . . . . . . . . . . . . . . . . . . . . . . 14-6 Cmo usar la caracterstica sin paso por cero . . . . . . . . . 14-7
toc6
Tabla de contenido
Cmo seleccionar el trmino de derivada (acciones en PV o error) . . . . . . . . . . . . . . . . . . . . . . . . . 14-7 Cmo establecer las alarmas de salida . . . . . . . . . . . . . . . . 14-7 Cmo usar el lmite de salida . . . . . . . . . . . . . . . . . . . . . . . 14-7 Bloqueo de accin integral . . . . . . . . . . . . . . . . . . . . . . . 14-8 Cmo usar una operacin de modo manual (con transferencia sin perturbaciones . . . . . . . . . . . . . 14-8 Cmo establecer la salida . . . . . . . . . . . . . . . . . . . . . . . . 14-8 Prealimentacin o polarizacin de salida . . . . . . . . . . . . . . . 14-9 Cmo reanudar el ltimo estado . . . . . . . . . . . . . . . . . . . . . 14-9 Instruccin PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-10 Cmo usar la caracterstica de no calcular en base a datos originales. . . . . . . . . . . . . . . . . . . . . . . 14-11 Bits de estado de operacin . . . . . . . . . . . . . . . . . . . . . 14-11 Bloque de nmeros enteros. . . . . . . . . . . . . . . . . . . . . . 14-11 Bloque PD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 14-12 Cmo usar un tipo de archivo de datos de nmeros enteros para el bloque de control . . . . . . . . . . . . . . . . . 14-14 Cmo usar los valores del bloque de control . . . . . . . . . 14-16 Cmo usar un tipo de archivo PD para el bloque de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-18 Cmo usar los valores del bloque de control . . . . . . . . . 14-23 Consideraciones de programacin. . . . . . . . . . . . . . . . . . . 14-25 Errores de tiempo de ejecucin . . . . . . . . . . . . . . . . . . . 14-25 Cmo transferir datos a la instruccin PID . . . . . . . . . . . 14-25 Consideraciones del lazo. . . . . . . . . . . . . . . . . . . . . . . . . . 14-26 Nmero de lazos PID . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-26 Tiempo de actualizacin del lazo . . . . . . . . . . . . . . . . . . 14-26 Cmo desactivar el escalado de las entradas . . . . . . . . . . 14-27 Ejemplos de PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-29 Ejemplos de bloques de nmeros entero (N) . . . . . . . . . . . 14-29 Archivo de programa principal . . . . . . . . . . . . . . . . . . . . 14-29 Archivo de programa STI . . . . . . . . . . . . . . . . . . . . . . . . 14-30 Archivo de programa RTS . . . . . . . . . . . . . . . . . . . . . . . 14-32 Ejemplos del bloque PD. . . . . . . . . . . . . . . . . . . . . . . . . . . 14-33 Archivo de programa principal . . . . . . . . . . . . . . . . . . . . 14-33 Archivo de programa STI . . . . . . . . . . . . . . . . . . . . . . . . 14-34 Archivo de programa RTS . . . . . . . . . . . . . . . . . . . . . . . 14-36 Simulacin de lgica de escalera de una estacin de control manual. . . . . . . . . . . . . . . . . . . . 14-37 Lazos en cascada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-38 Control de relacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-38 Seguimiento de la variable de proceso . . . . . . . . . . . . . 14-39 Teora de PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-40
Tabla de contenido
toc7
Instrucciones de transferencia en bloques BTR y BTW e instruccin de transferencia de E/S ControlNet CIO
Captulo 15
Cmo usar las instrucciones de transferencia en bloques y transferencia de E/S ControlNet. . . . . . . . . . . . 15-1 Cmo usar las instrucciones de transferencia en bloques . . 15-1 Block-Transfer Read (BTR) y Block-Transfer Write (BTW). . . 15-3 Cola de solicitud de transferencia en bloques . . . . . . . . . 15-3 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 15-4 Cmo usar los bits de estado . . . . . . . . . . . . . . . . . . . . . . . 15-6 Cmo usar el bloque de control . . . . . . . . . . . . . . . . . . . . . . 15-8 Conteo de palabras solicitado (.RLEN) . . . . . . . . . . . . . . . 15-8 Nmero de palabras transmitido (.DLEN) . . . . . . . . . . . . . 15-8 Nmero de archivo (.FILE) . . . . . . . . . . . . . . . . . . . . . . . . 15-9 Nmero de elemento (.ELEM) . . . . . . . . . . . . . . . . . . . . . 15-9 Cmo seleccionar la operacin continua . . . . . . . . . . . . . . 15-10 Cmo seleccionar la operacin no continua. . . . . . . . . . . . 15-12 Temporizacin de transferencias en bloques Procesadores PLC-5 clsicos . . . . . . . . . . . . . . . . . . . . 15-13 Tiempo de ejecucin de la instruccin . . . . . . . . . . . . . . 15-13 Tiempo de espera en la cola . . . . . . . . . . . . . . . . . . . . . 15-13 Tiempo de transferencia . . . . . . . . . . . . . . . . . . . . . . . . 15-13 Temporizacin de transferencias en bloques Procesadores PLC-5 con caractersticas mejoradas . . . 15-14 Tiempo de ejecucin de la instruccin . . . . . . . . . . . . . . 15-14 Tiempo de espera en la zona de espera. . . . . . . . . . . . . 15-14 Tiempo de transferencia . . . . . . . . . . . . . . . . . . . . . . . . 15-14 Ejemplos de programacin . . . . . . . . . . . . . . . . . . . . . . . . 15-15 Ejemplo de transferencia en bloques alternante bidireccional . . . . . . . . . . . . . . . . . . . . . . 15-16 ejemplo de transferencia en bloques de repeticin alternante bidireccional . . . . . . . . . . . . 15-17 Ejemplo de transferencia en bloques continua bidireccional . . . . . . . . . . . . . . . . . . . . . . . 15-18 Ejemplo de transferencia en bloques no continua bidireccional . . . . . . . . . . . . . . . . . . . . . 15-19 Ejemplo de transferencia en bloques de repeticin direccoinal . . . . . . . . . . . . . . . . . . . . . 15-19 Ejemplo de transferencia en bloques continua bidireccional . . . . . . . . . . . . . . . . . . . . . . . 15-20 Ejemplo de bfer de datos de transferencia en bloques . 15-21 Instruccin de transferencia de E/S ControlNet (CIO) . . . . . 15-22 Direccin del bloque de control . . . . . . . . . . . . . . . . . . . 15-22 Cmo usar la instruccin CIO . . . . . . . . . . . . . . . . . . . . . . 15-23 Cmo usar los bits de estado . . . . . . . . . . . . . . . . . . . . . . 15-24 Cmo usar el bloque de control CT . . . . . . . . . . . . . . . . 15-25
toc8
Tabla de contenido
Instruccin de mensaje MSG
Captulo 16
Cmo usar la instruccin de mensaje . . . . . . . . . . . . . . . . . 16-1 Message (MSG). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1 Cmo introducir los parmetros . . . . . . . . . . . . . . . . . . . . . 16-2 Direccin del bloque de control . . . . . . . . . . . . . . . . . . . . 16-2 Pantalla para la introduccin de datos MSG . . . . . . . . . . . 16-3 Cmo usar la instruccin de mensaje para las comunicaciones Ethernet . . . . . . . . . . . . . . . . . . . . . . . . 16-5 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 16-5 Cmo usar la instruccin de mensaje para las comunicaciones del mdulo de interface PLC-5 Ethernet 16-7 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 16-7 Cmo configurar una instruccin MSG de multisaltos Ethernet . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9 Cmo usar la instruccin de mensaje para las comunicaciones ControlNet. . . . . . . . . . . . . . . . . . . . . . 16-10 Direccin del bloque de control . . . . . . . . . . . . . . . . . . . 16-10 Cmo configurar una instruccin MSG de multisaltos ControlNet. . . . . . . . . . . . . . . . . . . . . . . . . . 16-11 Cmo usar los bits de estado . . . . . . . . . . . . . . . . . . . . . . 16-12 Cmo usar el bloque de control . . . . . . . . . . . . . . . . . . . . . 16-13 Cdigo de error (.ERR) . . . . . . . . . . . . . . . . . . . . . . . . . . 16-13 Longitud solicitada (.RLEN) . . . . . . . . . . . . . . . . . . . . . . 16-13 Longitud transmitida(.DLEN) . . . . . . . . . . . . . . . . . . . . . 16-13 Cmo introducir los parmetros . . . . . . . . . . . . . . . . . . . . 16-14 Comando de comunicacin . . . . . . . . . . . . . . . . . . . . . . 16-14 Direcciones externas de la tabla de datos . . . . . . . . . . . 16-15 Archivos de compatibilidad de PLC-2 a PLC-5 . . . . . . . . 16-15 Cmo enviar los comandos SLC Typed Logical Read y SLC Typed Logical Write . . . . . . . . . . . . . . . . . . . . 16-16 Cmo monitorear una instruccin de mensaje . . . . . . . . . . 16-17 Cmo seleccionar la operacin continua . . . . . . . . . . . . . . 16-18 Cmo seleccionar la operacin no continua. . . . . . . . . . . . 16-19 Temporizacin MSG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-20 Cdigos de error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-22
Tabla de contenido
toc9
Instrucciones ASCII ABL, ACB, ACI, ACN, AEX, AIC, AHL, ARD, ARL, ASC, ASR, AWA, AWT
Captulo 17
Cmo usar las instrucciones ASCII para los procesadores PLC-5 con caractersticas mejoradas solamente . . . . . . . 17-1 Cmo usar los bits de estado. . . . . . . . . . . . . . . . . . . . . . 17-2 Cmo usar el bloque de control . . . . . . . . . . . . . . . . . . . . 17-3 Longitud (.LEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3 Posicin (.POS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3 Cmo usar las cadenas . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3 Test Buffer for Line (ABL) . . . . . . . . . . . . . . . . . . . . . . . . . . 17-4 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 17-4 Number of Characters in Buffer (ACB) . . . . . . . . . . . . . . . . . 17-5 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 17-5 ASCII String to Integer (ACI) . . . . . . . . . . . . . . . . . . . . . . . . . 17-6 ASCII String Concatenate (ACN) . . . . . . . . . . . . . . . . . . . . . . 17-7 ASCII String Extract (AEX) . . . . . . . . . . . . . . . . . . . . . . . . . . 17-7 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 17-7 ASCII Set or Reset Handshake Lines (AHL). . . . . . . . . . . . . . 17-8 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . . 17-8 ASCII Integer to String (AIC) . . . . . . . . . . . . . . . . . . . . . . . . . 17-9 ASCII Read Characters (ARD). . . . . . . . . . . . . . . . . . . . . . . 17-10 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 17-10 ASCII Read Line (ARL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-12 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 17-12 ASCII String Search (ASC) . . . . . . . . . . . . . . . . . . . . . . . . . 17-14 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 17-14 ASCII String Compare (ASR). . . . . . . . . . . . . . . . . . . . . . . . 17-15 ASCII Write with Append (AWA) . . . . . . . . . . . . . . . . . . . . . 17-15 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 17-15 ASCII Write (AWT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-17 Cmo introducir los parmetros. . . . . . . . . . . . . . . . . . . 17-17
instrucciones de rutina de aplicacin personalizada SDS, DFA
Captulo 18
Objetivos del captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-1 Smart Directed Sequencer (SDS) - Descripcin general. . . . 18-2 Cmo programar la instruccin SDS . . . . . . . . . . . . . . . . 18-2 Diagnostic Fault Annunciator (DFA) - Descripcin general . . 18-3 Cmo programar la instruccin DFA. . . . . . . . . . . . . . . . . 18-3
toc10
Tabla de contenido
Requisitos de temporizacin y memoria de la instruccin
Apndice A-1
Requisitos de temporizacin y memoria de la instruccin . . . A-1 Temporizacin para los procesadores PLC-5 con caractersticas mejoradas . . . . . . . . . . . . . . . . . . . . . . . . . A-2 Instrucciones de bit y palabra . . . . . . . . . . . . . . . . . . . . . . A-2 instrucciones de archivo . . . . . . . . . . . . . . . . . . . . . . . . . . A-5 Temporizacin para los procesadores PLC-5 clsicos . . . . . A-10 Instrucciones de bit y palabra . . . . . . . . . . . . . . . . . . . . . A-10 instrucciones de archivo . . . . . . . . . . . . . . . . . . . . . . . . . A-13 Constantes de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . A-17 Elementos directos o indirectos - Procesadores PLC-5 con caractersticas mejoradas. . . . . . . . . . . . . . . . . . . . . A-17 Elementos directos o indirectos Procesadores PLC-5 clsicos . . . . . . . . . . . . . . . . . . . . . A-18 Direcciones indirectas de bits o elementos Procesadores PLC-5 clsicos . . . . . . . . . . . . . . . . . . . . . A-19 Otras consideraciones asociadas con la temporizacin Procesadores PLC-5 clsicos . . . . . . . . . . . . . . . . . . . . . A-20
Referencia SFC
Apndice B-1
Objetivos del apndice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-1 Informacin de estado SFC en el archivo de estado del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-1 Asignacin de memoria. . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-3 Restricciones dinmicas - Procesadores PLC-5 clsicos solamente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-5 Secuencias de escn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-7 Escn de pasos y transiciones . . . . . . . . . . . . . . . . . . . . . . B-7 Escn de bifurcaciones seleccionadas. . . . . . . . . . . . . . . . B-8 Escn de bifurcaciones simultneas . . . . . . . . . . . . . . . . . B-9 Ejemplo de SFC y secuencia de escn . . . . . . . . . . . . . . . B-11 Tiempo de ejecucin - Procesadores PLC-5 clsicos . . . . . . B-12 Cmo usar los diagramas de secuencia para determinar el tiempo de ejecucin . . . . . . . . . . . . . . . . . . . . . . . . B-13 Cmo usar las ecuaciones para determinar el tiempo de ejecucin . . . . . . . . . . . . . . . . . . . . . . . . . . B-14
Tipos de datos vlidos para los operandos de instrucciones
Apndice C-1
Objetivos del apndice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C-1 Operandos de instrucciones y tipos de datos vlidos . . . . . . . C-1
Captulo
Cmo usar las instrucciones tipo rel
Use las instrucciones tipo rel para monitorear y controlar el estado de bits en la tabla de datos, tales como los bits de entrada o los bits de la palabra de control del temporizador. Las instrucciones de rel le permiten:
Si desea: Examinar un bit para ver si una condicin est ACTIVADA Examinar un bit ara ver si una condicin est DESACTIVADA Retener un bit ACTIVADO o DESACTIVADO (no retentivo) Enclavar un bit a ACTIVADO (retentivo) Desenclavar un bit a DESACTIVADO (retentivo) Actualizar inmediatamente los bits de imagen de entrada Actualizar inmediatamente las salidas Realizar inmediatamente una actualizacin del archivo de entrada de datos ControlNet desde los bferes de memoria ControlNet. Realizar inmediatamente una actualizacin de los bferes de memoria ControlNet desde el archivo de origen antes de la prxima actualizacin de imagen de salida. Use esta instruccin: XIC XIO OTE OTL OTU IIN IOT IDI Que se encuentra en la pgina: 1-3 1-3 1-4 1-4 1-5 1-6 1-7 1-8
IDO
1-8
Estas instrucciones le permiten direccionar bits en todas las secciones del almacenamiento de datos, pero los ejemplos que aparecen en este captulo indican solamente cmo direccionar los bits en los archivos de imagen de salida. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones tratadas en este captulo. Si se usa una instruccin tipo rel (OTE, OTL u OTU) con direcciones indirectas para establecer o restablecer un bit en el archivo de control de una instruccin de transferencia en bloques o mensaje, es posible que se consigan resultados incompatibles. Aunque la instruccin de bit se ejecute para establecer o restablecer un bit, es posible que la operacin de transferencia en bloques o mensaje que establece o restablece dicho bit pueda sobrescribir el resultado de la instruccin. Estas son operaciones asncronas. La ltima operacin que establece o restablece el bit es el valor que se guarda en la tabla de datos.
1-2
Archivos de imagen de E/S en el almacenamiento de datos

El archivo de imagen de entrada en el procesador almacena el estado de los detectores de entrada conectados a los terminales del mdulo de entrada.
Si el detector de entrada est: cerrado (activado) abierto (desactivado) El bit de imagen de entrada correspondiente est: activado (1) desactivado (0)
Las instrucciones se programan en la lgica de escalera para monitorear los bits. Use una direccin lgica para el bit. El archivo de imagen de salida controla el estado de los accionadores cableados a los terminales del mdulo de salida.
Si el bit de imagen de salida est: activado (1) desactivado (0) La salida correspondiente est: activada desactivada
Las instrucciones se programan en la lgica de escalera para controlar los bits.
Lgica de rengln
Durante la ejecucin de cada instruccin de acondicionamiento, el bit direccionado se examina para verificar su coincidencia con una condicin determinada (activada o desactivada). Si se encuentra una ruta completa de condiciones verdaderas examinadas, el rengln se establece en verdadero. El rengln debe contener una ruta continua de instrucciones verdaderas desde el inicio del rengln hasta la salida para que la salida se habilite.
1-3
Examine On (XIC)
Descripcin:
Cuando un dispositivo cierra su circuito, el mdulo cuyo terminal est cableado al dispositivo detecta el circuito cerrado. El procesador refleja este estado ACTIVADO en la tabla de datos. Cuando el procesador encuentra una instruccin XIC que direcciona el bit correspondiente al terminal de entrada, el procesador determina si el disposivito est ACTIVADO (cerrado). Si el procesador encuentra un estado ACTIVADO, establece la lgica de escalera como verdadera para esta instruccin. Si el procesador encuentra un estado DESACTIVADO, establece la lgica de escalera como no verdadera para dicha instruccin. Si la instruccin XIC es la nica instruccin de acondicionamiento en el rengln, el procesador habilita la instruccin de salida cuando la instruccin XIC es verdadera (entrada cerrada). El procesador inhabilita una instruccin de salida cuando la instruccin XIC es falsa (entrada abierta). La instruccin Examen On es verdadera o falsa dependiendo de que el procesador encuentre una condicin DESACTIVADA o ACTIVADA en el bit direccionado.
Si el bit est: activado desactivado La instruccin es: verdadera falsa 1 0 Estado lgico del bit:
Ejemplo: Example:
I:012 07
Si se encuentra una condicin ACTIVADA en el bit I:012/07 en la tabla de datos, establezca la instruccin como verdadera Este bit corresponde al terminal de entrada 7 de un mdulo en el grupo de E/S 2 del rack de E/S 1. Si el circuito de entrada es verdadero, la instruccin es veradera.
Examine Off (XIO)

Descripcin:
Ejemplo: Example:
I:012 07
Si se encuentra una condicin DESACTIVADA en el bit I:012/07 en la tabla de datos, establezca la instruccin como verdadera Este bit corresponde al terminal de entrada 7 de un mdulo en el grupo de E/S 2 del rack de E/S 1. Si el circuito de entrada es falso, la instruccin es veradera.
Cuando un dispositivo abre su circuito, el mdulo cuyo terminal de entrada est cableado al dispositivo detecta un circuito abierto. El procesador refleja este estado DESACTIVADO en la tabla de datos. Cuando el procesador encuentra una instruccin XIO que direcciona el bit correspondiente al terminal de entrada, el procesador determina si el dispositivo est DESACTIVADO (abierto). Si el procesador encuentra un estado DESACTIVADO, establece la lgica de escalera como verdadera para esta instruccin. Si el procesador encuentra un estado ACTIVADO, establece la instruccin XIO como falsa. Si la instruccin XIO es la nica instruccin de acondicionamiento en el rengln, el procesador habilita la instruccin de salida cuando la instruccin XIO es verdadera (entrada abierta). La instruccin Examine Off es verdadera o falsa dependiendo de que el procesador encuentre una condicin DESACTIVADA o ACTIVADA en el bit direccionado.
Si el bit est: desactivado activado La instruccin es: verdadera falsa 0 1 Estado lgico del bit:
1-4
Energize (OTE)
Descripcin:
Ejemplo: Example:
O:013 01
ACTIVE el bit O:013/01 de la tabla de imagen de salida si el rengln es verdadero. DESACTIVE el bit si el rengln es falso. Este bit corresponde al terminal de salida 01 de un mdulo en el grupo de E/S 3 del rack de E/S 1.
Use la instruccin OTE para controlar un bit en la memoria. Si el bit corresponde a un terminal del mdulo de salida, el dispositivo cableado a este terminal se activa cuando la instruccin se habilita y se desactiva cuando la instruccin se inhabilita. Si las condiciones de entrada que preceden la instruccin OTE son verdaderas, el procesador habilita la instruccin OTE. Si las condiciones de entrada que preceden la instruccin OTE son falsas, el procesador inhabilita la instruccin OTE. Cuando las condiciones de rengln se hacen falsas, el dispositivo correspondiente se desactiva. Una instruccin OTE es similar a una bobina de rel. La instruccin OTE est controlada por las instrucciones de entrada precedentes. La bobina de rel est controlada por los contactos en el rengln cableado. La instruccin OTE le indica al procesador que controle el bit direccionado segn la condicin del rengln:
Si el rengln es: verdadero falso El procesador: activa el bit desactiva el bit 1 0 Estado lgico del bit:
Latch (OTL)
Descripcin:
L
Ejemplo: Example:
O:013 L 01
La instruccin OTL es una instruccin de salida retentiva que solamente activa un bit (no puede desactivar un bit). Esta instruccin normalmente se usa en parejas con una instruccin OTU (desenclavamiento) donde ambas instrucciones direccionan el mismo bit. Cuando se asigna una direccin a una instruccin OTL que corresponde a un terminal de un mdulo de salida, el dispositivo de salida conectado a dicho terminal se activa cuando el procesador establece (habilita) el bit en la memoria del procesador. Si las condiciones de entrada que preceden la instruccin son verdaderas, el procesador habilita la instruccin OTL. Cuando las condiciones del rengln se hacen falsas (despus de ser verdaderas), el bit permanece establecido y el dispositivo de salida correspondiente permanece activado. Use la instruccin OTU para DESACTIVAR el bit que se enclav con la instruccin OTL.
ACTIVE el bit O:013/01 de la tabla de imagen de salida si el rengln es verdadero. Este bit corresponde al terminal de salida 1 de un mdulo en el grupo de E/S 3 del rack de E/S 1.
1-5
Una vez habilitada, la instruccin de enclavamiento le indica al procesador que active el bit direccionado. De ah en adelante, el bit permance activado independientemente de la condicin del rengln hasta que se desactiva el bit, tpicamente mediante una instruccin de desenclavamiento (OTU) en otro rengln.
Si el rengln es: verdadero falso El procesador: activa el bit no cambia el bit
Cuando el procesador cambia del modo Marcha a Programacin o cuando el procesador pierde energa (y hay una batera de respaldo), la ltima instruccin OTL verdadera contina controlando el bit en memoria. El dispositivo de salida enclavado se activa aunque las condiciones de rengln que controlan la instruccin puedan haberse hecho falsas. Importante: La instruccin OTL es retentiva. Cuando el procesador pierde energa, cambia al modo de Programacin o Prueba o detecta un fallo mayor, las salidas se desactivan. Pero los estados de las salidas retentivas se retienen en memoria. Cuando el procesador reanuda la operacin en el modo Marcha, las salidas retentivas inmediatamente retornan a sus estados anteriores. Las salidas no retentivas, tales como las salidas OTE, se restablecen.
Unlatch (OTU)
Descripcin:
U
Ejemplo: Example:
O:013 U 01
La instruccin OTU es una instruccin de salida retentiva que solamente desactiva un bit (no puede activar un bit). Esta instruccin normalmente se usa en parejas con una instruccin OTL (enclavamiento de salida) donde ambas instrucciones direccionan el mismo bit. La instruccin DESACTIVA el bit que la instruccin OTL ACTIVO (enclav). Cuando el procesador cambia del modo Marcha a Programacin o cuando el procesador pierde energa (y hay una batera de respaldo), el bit se retiene en el estado establecido por el ltimo rengln de la pareja de enclavamiento/desenclavamiento que fue verdadero. La instruccin de desenclavamiento le indica al procesador que desactive el bit direccionado segn la condicin del rengln. De ah en adelante, el bit permanece desactivado independientemente de la condicin del rengln hasta que se activa, tpicamente mediante otra instruccin OTL en otro rengln.
Si el rengln es: verdadero falso El procesador: activa el bit no cambia el bit
DESACTIVE el bit O:013/01 de la tabla de imagen de salida si el rengln es verdadero. Este bit corresponde al terminal de salida 1 de un mdulo en el grupo de E/S 3 del rack de E/S 1.
1-6
Immediate Input (IIN)

Descripcin:
IIN
La instruccin IIN es una instruccin de salida que, cuando se habilita, actualiza una palabra de los bits de imagen de entrada antes de la prxima actualizacin normal de la imagen de entrada. Para las entradas en el chasis local, el escn del programa se interrumpe mientras que las entradas del grupo de E/S direccionadas se examinan. Esto establece los bits de imagen de entrada en los estados actuales de las entradas antes de que contine el escn de programa. Si el programa llega a una instruccin IIN habilitada a la vez que se est realizando una transferencia en bloques con el chasis local, el procesador completa la transferencia en bloques antes de ejecutar la instruccin IIN. Para las entradas en un chasis remoto, el escn del programa se interrumpe solamente para actualizar la imagen de entrada con los estados ms recientes de las entradas que se encuentran en el bfer de E/S remotas (desde el escn de E/S remotas ms reciente). Las entradas no se escanean antes de que el escn del programa contine. Posicione el rengln con la instruccin IIN inmediatamente antes de los renglones que examinan los bits de entrada crtica actualizados por la instruccin IIN. Para la instruccin IIN, es necesario introducir solamente el nmero del rack de E/S y el nmero de grupo de E/S. No es necesario introducir un nmero de archivo. ATENCION: No introduzca una direccin que incluya un nmero de archivo tal como I:027. El procesador interpreta el arreglo de bits encontrado en dicha direccin como el rack de E/S y el nmero de grupo de E/S de las entradas que se deben actualizar. Esto resultar en la operacin inesperada, daos al equipo y lesiones corporales eventuales.
Ejemplo: Example:
RRG IIN
Donde: Where: RR = I/Onmero del rack de E/S el rack number RR =

00-03 PLC-5/10, -5/11, -5/12, -5/15, -5/20 00-07 PLC-5/25, -5/30 000-177 PLC-5/40, -5/40L 000-277 PLC-5/60, -5/60L, -5/80 G = I/Onmero de grupo de E/S (0 - 7) G = el group number (0 - 7) 001 IIN
Cuando las condiciones de entrada sean verdaderas, actualice la palabra de imagen de entrada correspondiente al rack de E/S 0, grupo 1.
Vea el captulo 15 para obtener ms informacin acerca del escn de E/S y transferencias en bloques.
1-7
Immediate Output (IOT)

Descripcin:
IOT
La instruccin IOT es una instruccin de salida que, cuando se habilita, actualiza un grupo de E/S de salidas antes de la prxima actualizacin normal de la imagen de salida. Para las salidas en el chasis local, el escn del programa se interrumpe mientras que las salidas del grupo de E/S direccionadas se examinan. Esto establece los circuitos de salida en los estados actuales de los bits de salida en la tabla de imagen de salida antes de que contine el escn de programa. Si el programa llega a una instruccin IOT habilitada a la vez que se est realizando una transferencia en bloques con el chasis local, el procesador completa la transferencia en bloques antes de ejecutar la instruccin IOT. Para las salidas en un chasis remoto, el escn del programa se interrumpe solamente para actualizar el bfer de E/S remotas con los estados actuales de los bits de imagen de salida. Esto inmediatamente hace disponibles estos estados para el prximo escn normal de E/S remotas a la vez que contina el escn de programa. Las salidas no se escanean antes de que el escn del programa contine. Posicione el rengln con la instruccin IOT inmediatamente despus de los renglones que examinan los bits de imagen de salida crtica que van a ser actualizados por la instruccin IOT. Para la instruccin IOT, es necesario introducir solamente el nmero del rack de E/S y el nmero de grupo de E/S. No es necesario introducir un nmero de archivo. ATENCION: No introduzca una direccin que incluya un nmero de archivo tal como O:027. El procesador interpreta el arreglo de bits encontrado en dicha direccin como el rack de E/S y el nmero de grupo de E/S de las salidas que se deben actualizar. Esto resultar en la operacin inesperada, daos al equipo y lesiones corporales eventuales.
Ejemplo: Example:
RRG IOT
Donde: Where: RR = I/O nmero del rack de E/S RR = el rack number

00-03 PLC-5/10, -5/11, -5/12, -5/15, -5/20 00-07 PLC-5/25, -5/30 000-177 PLC-5/40, -5/40L 000-277 PLC-5/60, -5/60L, -5/80 G = I/O nmero de grupo de E/S (0 - 7) = el group number (0 - 7) 001 IOT
Cuando las condiciones de entrada sean verdaderas, actualice la palabra de imagen de entrada correspondiente al rack de E/S 0, grupo 1.
Vea el captulo 15 para obtener ms informacin acerca del escn de E/S y transferencias en bloques.
1-8
Immediate Data Input (IDI)

Descripcin:
IDI IMMEDIATE DATA INPUT Data file offset Length Destination 232 10 N10:232
Cuando el rengln se hace verdadero, la instruccin IDI realiza una actualizacin inmediata del archivo de entrada de datos ControlNet desde los bferes de memoria ControlNet antes de la prxima actualizacin normal de la imagen de entrada (la cual ocurre al final del escn del programa). Para programar una instruccin IDI, es necesario proporcionar al procesador la informacin siguiente que ste almacena en su bloque de control: Data file offset especifica el offset en el archivo de entrada de datos (DIF) donde se leen las palabras. Puede ser un valor inmediato (0-999) o una direccin lgica que especifica el offset del archivo de imagen de datos. Length especifica el nmero de palabras que se deben transferir. Un valor inmediato (0-64) o una direccin lgica que especifica el nmero de palabras que se deben transferir. Destination especifica una direccin de la tabla de datos que se debe usar como destino de las palabras a transferir. Importante: El destino debe ser la direccin concidente de la tabla de datos en el archivo de entrada de datos (DIF) excepto cuando se usa la instruccin para asegurar la integridad del bloque de datos en el caso de interrupciones temporizadas seleccionables (STI). Vea la pgina 1-9 para obtener ms informacin.
Immediate Data Output (IDO)

Descripcin:
IDO IMMEDIATE DATA OUTPUT Data file offset Length Source 232 10 N7:232
Cuando el rengln se hace verdadero, la instruccin IDO realiza una actualizacin inmediata de los bferes de memoria ControlNet desde el archivo de origen antes de la prxima actualizacin de imagen de salida. Esto transmite la informacin actualizada del archivo de salida de datos mediante la red ControlNet al dispositivo ControlNet apropiado. Para programar una instruccin IDO, es necesario proporcionar al procesador la informacin siguiente que ste almacena en su bloque de control: Data file offset especifica el offset en el archivo de salida de datos (DOF) donde se escriben las palabras. Puede ser un valor inmediato (0-999) o una direccin lgica que especifica el offset del archivo de imagen de datos. Length especifica el nmero de palabras que se deben transferir. Un valor inmediato (0-64) o una direccin lgica que especifica el nmero de palabras que se deben transferir. Destination especifica una direccin de la tabla de datos que se debe usar como el origen de las palabras a transferir. Importante: El destino debe ser la direccin concidente de la tabla de datos en el archivo de salida de datos (DOF) excepto cuando se usa la instruccin para asegurar la integridad del bloque de datos en el caso de interrupciones temporizadas seleccionables (STI). Vea la pgina 1-9 para obtener ms informacin..
1-9
Cmo usar las instrucciones IDI e IDO
Puede usar las instrucciones IDI e IDO para la entrada y salida de datos inmediatas en ControlNet. Vea el manual de programacin para obtener informacin ms detallada acerca de cmo escribir los programas de lgica de escalera. Importante: Tenga cuidado al usar las interrupciones temporizadas seleccionables (STI) con un programa en una red ControlNet. Una interrupcin temporizada seleccionable (STI) interrumpe peridicamente la ejecucin primaria de programas para completar la ejecucin de un subprograma. Si una STI ocurre durante la realizacin de una transferencia normal de E/S no discretas ControlNet o una instruccin de E/S de datos inmediatos ControlNet (IDI o IDO), las cuales operan en el mismo conjunto de datos, la integridad del bloque de datos se pone en peligro. Para proteger la integridad del bloque de datos, escriba la rutina STI para que opere en su propia copia del bloque de datos que necesite. Use las instrucciones de E/S de datos inmediatos (IDI e IDO) dentro de la STI para copiar el boque de datos necesario hacia y desde una ubicacin temporal que sea diferente que la usada por la tabla de datos normal. Vea el manual del usuario del software para obtener informacin ms detallada acerca de las STI.
1-10
Notas:
Captulo
Cmo usar los temporizadores y contadores
Los temporizadores y contadores le permiten controlar operaciones segn el tiempo o el nmero de eventos. La tabla 2.A indica las instrucciones de temporizador y contador disponibles.
Tabla 2.A Instrucciones de temporizador y contador disponibles
Use esta instruccin: TON TOF RTO CTU CTD RE Que se encuentra en la pgina: 2-4 2-7 2-10 2-15 2-17 2-20
Si desea: Retardar la activacin de una salida Retardar la desactivacin de una salida Temporizar un evento retentivamente Contar progresivamente Contar regresivamente Restablecer un contador, temporizador o instruccin de contador
Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores vlidos de cada operando) usados por las instrucciones descritas en este captulo.
Cmo usar los temporizadores

Antes de programar las instrucciones de temporizador, usted debe entender los parmetros que introduce para las instrucciones de temporizador y as como la precisin del temporizador.
2-2
Introduccin de parmetros
TON TIMER ON DELAY Timer Time base Preset Accum DN EN
Para programar una instruccin de temporizador, proporcione al procesador la siguiente informacin: Timer es la direccin de control del temporizador en la zona del temporizador (T) del almacenamiento de datos. Use el siguiente formato de direccin:
T
s
nmero de estructura del temporizador (0-999) timer structure number (0-999)
nmerofile archivo del(3-999) timer de number temporizador (3-999) temporizador (tipo de archivo) timer (file type)
Importante: Puede usar cualquier nmero de archivo del temporizador de 3 a 999. No obstante, el nmero predeterminado del archivo del temporizador es 4. Si desea especificar un nmero de archivo del temporizador como cualquier archivo entre 3 y 8 (con la excepcin del nmero 4 predeterminado), primero debe eliminar todo el archivo predeterminado para dicho nmero y crear el archivo del temporizador. Por ejemplo, si desea un nmero de archivo del temporizador como archivo 3, primero debe eliminar todo el archivo binario predeterminado y crear el archivo del temporizador como archivo 3. Use el siguiente formato de direccin para obtener acceso a un bit de estado del temporizador, valor preseleccionado o acumulado almacenado en la direccin de control del temporizador:
Bit de estado Tf:s.sb Valor preseleccionado Tf:s.PRE Valor acumulado Tf:s.ACC
Las letras sb especifican un mnemnico del bit de estado, tal como .DN. Importante: El procesador almacena los bits de estado del temporizador y los valores preseleccionados y acumulados en una estructura de almacenamiento de 48 bits (tres palabras de 16 bits) en un archivo del temporizador (T).
15 14 13 12 T4:0 EN TT DN 11 10 09 08 07 06 05 04 03 02 01 00 usointernal use only interno solamente
valor preseleccionado (16 bits) preset value (16 bits) valor acumulado (16 bits) accumulated value (16 bits) Palabra de Control word control para for T4:0 T4:0 Palabra de Control word control para for T4:1 T4:1
T4:1
EN TT DN
uso internouse only internal solamente valor preseleccionado (16 bits) preset value (16 bits) valor acumulado (16 bits) accumulated value (16 bits)
T4:2
. . .
2-3
Time base determina cmo funciona el temporizador. La tabla 2.B indica las bases de tiempo posibles.
Tabla 2.B Valores disponibles de la base de tiempo

Introduzca esta base de tiempo: 1 segundo 0.01 segundo (10 ms) El rango del valor acumulado es: hasta 32,767 intervalos de base de tiempo (hasta 9.1 horas) hasta 32,767 intervalos de base de tiempo (hasta 5.5 minutos)
Preset especifica el valor que el temporizador debe alcanzar antes de que el procesador establezca el bit de efectuado (.DN). Es necesario introducir un valor preseleccionado de 0-32,767. El procesador almacena el valor preseleccionado como un valor entero de 16 bits.
Importante: El valor preseleccionado funciona de otra forma si se usa una instruccin TOF. Vea la pgina 2-7 para obtener ms informacin. El valor acumulado es el nmero de incrementos de tiempo que la instruccin ha contado. Cuando se habilita, el temporizador actualiza este valor continuamente. Es usual introducir cero cuando se programa la instruccin. Si se introduce un valor, la instruccin comienza a contar los intervalos de la base de tiempo a partir de dicho valor. El rango para el valor acumulado es 0-32,767. El procesador almacena el valor acumulado como un nmero entero de 16 bits. Importante: El valor acumulado funciona de otra forma si se usa una instruccin TOF. Vea la pgina 2-7 para obtener ms informacin.
Precisin del temporizador
La precisin del temporizador significa el plazo de tiempo entre el momento en que el procesador habilita una instruccin del temporizador y el momento en que el procesador completa el intervalo temporizado. La precisin del temporizador depende de la tolerancia de reloj del temporizador y la base de tiempo. La tolerancia de reloj es 0.02%. Esto quiere decir que un temporizador puede sobrepasar el tiempo de espera en un valor temprano o tarde de 0.01 segundo (10 ms) para una base de tiempo de 0.01 de 1 segundo para una base de tiempo de 1 segundo. El temporizador de 0.01 segundo mantiene la precisin con un escn de programa de hasta 2.5 segundos. El temporizador de 1 segundo mantiene la precisin con un escn de programa de hasta 1.5 segundos. Si los programas exceden 1.5 2.5 segundos, repita el rengln de la instruccin de temporizador para que el rengln se escanee dentro de estos lmites. El valor acumulado mostrado en pantalla de un temporizador indica el tiempo real pero depende del tiempo de actualizacin CRT. El valor acumulado puede parecer menor que el valor preseleccionado cuando el valor del bit efectuado se establece.
2-4
Timer On Delay (TON)

Descripcin:
TON TIMER ON DELAY Timer Time base Preset Accum DN EN
Use la instruccin TON para activar y desactivar una salida despus que el temporizador ha funcionado durante un intervalo de tiempo preseleccionado. La instruccin TON comienza a acumular el tiempo cuando el rengln se hace verdadero y contina hasta que ocurre cualquiera de los siguientes eventos: el valor acumulado es igual al valor preseleccionado el rengln se hace falso una instruccin de restablecimiento restablece el temporizador el paso SFC se desactiva el procesador restablece el valor acumulado cuando las condiciones del rengln se hacen falsas independientemente de que el temporizador haya sobrepasado o no el tiempo de espera.
Cmo usar los bits de estado

Examine los bits de estado en el programa de lgica de escalera para activar un evento. El procesador cambia los estados de los bits de estado cuando el procesador ejecuta esta instruccin. Los bits de estado se direccionan mediante mnemnicos.
Este bit: Se establece cuando: Indica: Y permanece establecido hasta que ocurre cualquiera de los eventos siguientes: el rengln se hace falso una instruccin de restablecimiento restablece el temporizador el paso SFC se desactiva el rengln se hace falso el bit .DN se establece (.ACC = .PRE) una instruccin de restablecimiento restablece el temporizador el paso SFC asociado se desactiva el rengln se hace falso una instruccin de restablecimiento restablece el temporizador el paso SFC asociado se desactiva
Habilitacin del temporizador.EN (bit 15)
el rengln se hace verdadero
que el temporizador est habilitado
Bit de temporizacin del temporizador.TT (bit 14)
que se est realizando una operacin de temporizacin
Bit de efectuado del temporizador.DN (bit 13)
el valor acumulado es igual al valor preseleccionado
que se complet una operacin de temporizacin
2-5
Si usted establece el bit de efectuado .DN mediante una instruccin OTE, por ejemplo, puede poner en pausa el temporizador. Los bits .EN y .TT permanecen establecidos, pero el valor acumulado no incrementa. La temporizacin se reanuda cuando restablece el bit .DN. Si el rengln se hace falso durante la pausa del temporizador, el temporizador se restablece normalmente. 1. Si cambia al modo de Programacin o si el procesador pierde energa antes de que la instruccin alcance el valor preseleccionado, ocurre lo siguiente: el bit de habilitacin del temporizador (.EN) permanece establecido el bit de temporizacin del temporizador (.TT) permanece establecido el valor acumulado (.ACC) permanece igual 2. Cuando cambia nuevamente al modo Marcha o Prueba o cuando la alimentacin elctrica se vuelve a conectar, ocurre lo siguiente:
Condicin: Si el rengln es verdadero: Resultado: El bit .EN permanece establecido El bit .TT permanece establecido El bit .DN permanece restablecido El valor .ACC se restablece y comienza a contar progresivamente El bit .EN se restablece El bit .TT se restablece El bit .DN se restablece El valor .ACC se restablece
Si el rengln es falso:
Figura 2.1 Ejemplo de un diagrama de lgica de escalera TON

I:012 10
Cuando la condicin de entrada es veradera, el When the input condition is true, the procesador incrementa el valor acumuladovalue en processor increments the accumulated de T4:0 incrementos1-second increments. of T4:0 in de 1 segundo.
TON TIMER ON DELAY Timer Time base Preset Accum

Establece Sets the output while the timer is del temporizador la salida durante la temporizacin timing
EN T4:0 1.0 180 0 DN
T4:0 TT T4:0 DN
O:013 01
Establece la the output when temporizadordone timingtemporizacin Sets salida cuando el the timer is termin la
O:013 02
Cuando el bit I:012/10 se establece, el procesador inicia T4:0. El valor acumulado incrementa en intervalos de 1 segundo. T4:0.TT When bit el bit de salida the processor starts (el dispositivo de salida value increments durante la intervals. se establece yI:012/10 is set, :013/01 se establece T4:0. The accumulated asociado se activa)in 1-secondtemporizacin del T4:0.TT is set and output bit O:013/01 is la (the associated output device is energized) while (para que O:013/01 temporizador. Cuando el temporizador termina settemporizacin (.ACC = .PRE), T4:0.TT se restablece the timer is timing. y el dispositivo the salida is finished (.ACC = .PRE) T4:0.TT is reset (so O:013/01 and the associated output device is When de timer asociado se desactiven) y T4:0.DN se establece (para que O:013/02 se establezca y el dispositivo de salida asociado se active).and T4:0.DN is set (so O:013/02 a 180,and the associated outputel rengln se hace falso, el temporizador se de-energized) Cuando el valor acumulado llega is set el bit .DN se establece. Si device is energized). When the restablece. accumulated value reaches 180, the .DN bit is set. Or if the rung goes false, the timer is reset.
2-6
Figura 2.2 Ejemplo de un diagrama de temporizacin TON

ON
Condicin del rengln Rung Condition
OFF ON OFF ON
Bit de habilitacin del Timer Enable Bit temporizador
Bit de temporizacin del Timer Timing Bit temporizador
OFF ON
Bit de efectuado del Timer Done Bit temporizador Dispositivo de salida Output Device (controlado por el bit de (Controlled by Done Bit) efectuado)
OFF ON OFF 3 3 minutos minutes ON Retardo a activacin Delay
Valor acumulador del Value Timer Accumulated temporizador (acumulador) (Accumulator)
22minutos minutes
180 120
ON = activado OFF = desactivado
0
Valor preseleccionadoPreset = 180 Timer del temporizador = 180
16649
2-7
Timer Off Delay (TOF)

Descripcin:
TOF TIMER OFF DELAY Timer Time base Preset Accum DN EN
Use la instruccin TOF para activar y desactivar una salida despus que el rengln ha estado desactivado durante un intervalo de tiempo preseleccionado. La instruccin TOF comienza a acumular el tiempo cuando el rengln se hace falso y contina temporizando hasta que ocurre cualquiera de las siguientes condiciones: el valor acumulado es igual al valor preseleccionado el rengln se hace verdadero una instruccin de restablecimiento restablece el temporizador el paso SFC se desactiva
El procesador restablece el valor acumulado cuando las condiciones del rengln se hacen verdaderas independientemente de que el temporizador haya sobrepasado o no el tiempo de espera.

Este bit: Se establece cuando: Y permanece establecido hasta que ocurre cualquiera de los eventos siguientes: el rengln se hace falso una instruccin de restablecimiento restablece el temporizador el paso SFC se desactiva el rengln se hace falso el bit .DN se establece (.ACC = .PRE) una instruccin de restablecimiento restablece el temporizador el paso SFC asociado se desactiva el valor acumulado es igual al valor preseleccionado
Habilitacin del temporizador.EN (bit 15)
el rengln se hace falso y el valor acumulado es menor que el valor preseleccionado
2-8
Si usted establece el bit de efectuado .DN mediante una instruccin OTE, por ejemplo, puede poner en pausa el temporizador. Los bits .EN y .TT permanecen establecidos, pero el valor acumulado no incrementa. La temporizacin se reanuda cuando restablece el bit .DN. Si el rengln se hace falso durante la pausa del temporizador, el temporizador se restablece normalmente. 1. Si cambia al modo de Programacin o si el procesador pierde energa o si el fallo del procesador interrumpe la instruccin TOF antes de que alcance el valor preseleccionado, ocurre lo siguiente: el bit de habilitacin del temporizador (.EN) permanece establecido el bit de temporizacin del temporizador (.TT) permanece establecido el bit de efectuado del temporizador (.DN) permanece establecido el valor acumulado (.ACC) permanece igual 2. Cuando cambia nuevamente al modo Marcha o Prueba, ocurre lo siguiente:
Condicin: Si el rengln es verdadero: Resultado: El bit .EN se establece El bit .TT se restablece El bit .DN permanece restablecido El valor .ACC se borra El bit .EN se restablece El bit .TT se restablece El bit .DN se restablece El valor .ACC es igual al valor PRE (el temporizador no comienza a temporizar)
Si el rengln es falso:
ATENCION: Puesto que la instruccin REST restablece el valor acumulado, el bit de efectuado y los bits de temporizacin de una instruccin de temporizacin, no use la instruccin RES para restablecer un temporizador TOF.
Lo siguiente ocurre durante un preescn: se restablece el bit de temporizacin del temporizador (.TT) el valor acumulado (.ACC) es igual al valor preseleccionado
2-9
Figura 2.3 Ejemplo de un diagrama de lgica de escalera TOF

I:012
Cuando la condicin de entrada es falsa, el procesador When the input goes false, the processor starts incrementa el valor acumulado de T4:0 en incrementos incrementing the accumulated value in T4:0 in de 1 segundo hasta queuntil the inputhace verdadera. 1-second increments la entrada se goes true.
TOF TIMER OFF DELAY EN T4:0 1.0 180 0 DN
10
Timer Time base Preset Accum
T4:0 TT T4:0 DN
Establece la salida durante la temporizacin del temporizador Sets the output while the timer is timing
O:013 01
Establece lathe output when the timer is done timingtemporizacin Resets salida cuando el temporizador termina la
O:013 02
Cuandobit bit I:012/10 reset, the processor starts timer T4:0. Thevalor acumulado incrementa en intervalos de 1intervals as long as the When el I:012/10 is se restablece, el procesador inicia T4:0. El accumulated value increments by 1-second segundo siempre que el rengln permanezca falso. T4:0.TT se establece y el bit de salida O:013/01 se establece (el dispositivo de salida asociado se activa) durante rung remains false. T4:0.TT is set and output bit O:013/01 is set (the associated output device is energized) while the timer is timing. la temporizacin del temporizador. Cuando el temporizador termina la temporizacin (.ACC = .PRE), T4:0.TT se restablece (para que When the el dispositivo de (.ACC asociado se desactiven) y T4:0.DN se establece (para que O:013/02 se establezca is de-energized) O:013/01 y timer is finished salida = .PRE), T4:0.TT is reset (so O:013/01 is reset and the associated output device y el dispositivo de and asociado reset (so O:013/02 is reset and the associated output cuando las condiciones When the se hacen verdaderas, el salidaT4:0.DN isse desactive). Cuando el valor acumulado alcanza 180 device is de-energized).del rengln accumulated value reaches 180 or when the rung conditions go true, the timer stops. temporizador se detiene.
Figura 2.4 Ejemplo de un diagrama de temporizacin TOF

ON
Condicin del rengln Rung Condition Bit de habilitacin del Timer Enable Bit temporizador Bit de temporizacin del Timer Timing temporizador Bit
OFF ON OFF ON OFF ON OFF ON OFF

22 minutes minutos Retardo a OFF Delay desactivacin 3 minutos 3 minutes
Bit de efectuado del Timer Done Bit temporizador Dispositivo de salida Output Device (controlado por el bit de (Controlled efectuado) by Done Bit)
Tiempo Time
180 120
Valor acumulador del Timer Accumulated Value temporizador (acumulador) (Accumulator)
Valor preseleccionado del= 180 Timer Preset temporizador = 180
16650
2-10
Retentive Timer On (RTO)

Descripcin:
RTO RETENTIVE TIMER ON Timer Time base Preset Accum DN EN
Use la instruccin RTO para activar o desctivar una salida despus que el temporizador de la misma ha estado activado durante un intervalo de tiempo preseleccionado. La instruccin RTO permite que el temporizador se detenga y arranque sin la necesidad de restablecer el valor acumulado. La instruccin RTO comienza a temporizar cuando el rengln se hace verdadero. Siempre que el rengln permanezca verdadero, el temporizador actualiza el valor acumulado durante cada escn de programa hasta que alcanza el valor preseleccionado. La instruccin RTO retiene su valor acumulado aun cuando ocurra cualquiera de las condiciones siguientes: el rengln se hace falso se cambia al modo de Programacin el procesador entra en fallo o pierde energa el paso SFC se desactiva Cuando el procesador reanuda la operacin o cuando el rengln se hace verdadero, la temporizacin contina a partir del valor acumulado retenido. Puesto que los temporizadores retentivos retienen su valor acumulado, miden a su vez el perodo acumulativo durante el cual el rengln es verdadero. Importante: Para restablecer el valor acumulado del temporizador y los bits de estado despus de que el rengln RTO se hace falso, es necesario programar una instruccin de restablecimiento RES con la misma direccin en otro rengln.

Examine los bits de estado en el programa de lgica de escalera para activar un evento. El procesador cambia el estado de los bits de estado cuando el procesador ejecuta esta instruccin. Los bits de estado se direccionan mediante mnemnicos.
Este bit: Se establece cuando: Indica: Y permanece establecido hasta que ocurre cualquiera de los eventos siguientes: el rengln se hace falso una instruccin de restablecimiento restablece el temporizador el rengln se hace falso el bit .DN se establece el valor acumulado es igual al valor preseleccionado (.ACC=.PRE) una instruccin de restablecimiento restablece el temporizador el bit .DN se restablece mediante la instruccin RES
Bit de habilitacin del temporizador.EN (bit 15)
que se realiza una operacin de temporizacin que se realiza una operacin de temporizacin
el valor acumulado es igual al valor preseleccionado
que se ha completado una operacin de temporizacin
2-11
Si establece el bit de efectuado .DN con el uso de una instruccin OTE, por ejemplo, puede poner en pausa el temporizador. Los bits .EN y .TT permanecen establecidos, pero el valor acumulado no incrementa. La temporizacin se reanuda cuando se restablece el bit .DN. Si el rengln se hace falso durante la pausa del temporizador, el temporizador se restablece normalmente. 1. Si cambia al modo de Programacin o si el procesador pierde energa o si el fallo del procesador interrumpe la instruccin RTO antes de que alcance el valor preseleccionado, ocurre lo siguiente: el bit de habilitacin del temporizador (.EN) permanece establecido el bit de temporizacin del temporizador (.TT) permanece establecido el valor acumulado (.ACC) permanece igual 2. Cuando cambia nuevamente al modo Marcha o Prueba, ocurre lo siguiente:
Condicin: Si el rengln es verdadero: Si el rengln es falso: Resultado: El bit .EN permanece establecido El bit .TT permanece establecido El valor .ACC contina temporizando El bit .EN se restablece El bit .TT se restablece El bit .DN permanece igual El valor .ACC permanece igual
Figura 2.5 Ejemplo de un diagrama de lgica de escalera RTO

I:012 10 Cuando la condicin de entrada es verdadera, el procesador When the input is true, the processor starts incrementing comienza a incrementar of valor acumulado deincrements. the accumulated value el T4:10 in 1-second T4:0 en The timer values remain . Los valores del temporizador se incrementos de 1 segundowhen the input goes false. retienen cuando la entrada se hace falsa. I:017 12
Restablece el temporizador Resets the timer
RTO RETENTIVE TIMER ON Timer Time base Preset Accum T4:10 1.0 180 0 T4:10 RES EN DN
2-12
Figura 2.6 Diagrama de temporizacin del temporizador retentivo

ON
Condicin del rengln Rung Condition Bit de habilitacin del Timer Enable Bit temporizador Impulso de Reset Pulse restablecimiento Bit de temporizacin del Timer Timing temporizador Bit Bit de efectuado del Timer Done Bit temporizador
OFF ON OFF ON OFF ON OFF ON OFF ON
Dispositivo de salida Output Device (controlado por el bit de (Controlled by Done Bit) efectuado)
OFF 180 120 100 0 40

Valor preseleccionado del temporizador = 180 Timer Preset = 180
16651
Valor acumulador del Value Timer Accumulated temporizador (acumulador) (Accumulator)
2-13
Cmo usar los contadores

CTU COUNT UP Counter Preset Accum DN CU
Antes de usar las instrucciones del contador, es necesario entender los parmetros que se introducen.
Cmo introducir los parmetros

Proporcione al procesador la informacin siguiente para programar una instruccin del contador:
Counter es la direccin de control del contrador en la zona del contador (C) del almacenamiento de datos. Use el siguiente formato de direccin:
C
s
nmero de estructura del temporizador (0-999) counter structure number (0-999)
nmero de archivo del temporizador (3-999) temporizador (tipo de archivo)
counter file number (3-999) counter (file type)
Importante: Puede usar cualquier nmero de archivo del temporizador de 3 a 999. No obstante, el nmero predeterminado del archivo del temporizador es 5. Si desea especificar un nmero de archivo del temporizador como cualquier archivo entre 3 y 8 (con la excepcin del nmero 5 predeterminado), primero debe eliminar todo el archivo predeterminado para dicho nmero y crear el archivo del temporizador. Por ejemplo, si desea un nmero de archivo del temporizador como archivo 3, primero debe eliminar todo el archivo binario predeterminado y crear el archivo del temporizador como archivo 3. Use el siguiente formato de direccin para obtener acceso al bit de estado, valor preseleccionado o valor acumulado del contador:
Bit de estado Cf:s.bb Valor preseleccionado Cf:s.PRE Valor acumulado Cf:s.ACC
Las letras bb son un mnemnico del bit de estado, tal como .DN. Importante: El procesador almacena los bits de estado del contador y los valores preseleccionados y acumulados en una estructura de almacenamiento (48 bits tres palabras de 16 bits) en un archivo de contador (C) en la tabla de datos..
15 14 13 12 C5:0 CU 11 10 09 08 07 06 05 04 03 02 01 00
uso interno solamente internal use only valor preseleccionado (16 bits) preset (16 bits) Palabra de Control word control para for C5:0 T4:0 Palabra de Control word control para for C5:1 T4:1
CD DN OV UN
accumulated value (16 bits) valor acumulado (16 bits) C5:1 CU CD DN OV UN

uso internal solamente interno use only valor preseleccionado (16 bits) preset (16 bits)
C5:2
valor acumulado (16 bits) accumulated value (16 bits) . . .
2-14
Preset especifica el valor que el contador debe alcanzar antes de establecer el bit de efectuado .DN. Introduzca un valor preseleccionado de -32,768 hasta +32,767. El valor preseleccionado se almacena como valor de nmero entero de 16 bits. Los valores negativos se almacenan en el formato de complemento a 2. Accumulated Value es el conteo actual segn el nmero de veces que el rengln cambia de falso a verdadero. El valor acumulado se almacena como valor de nmero entero de 16 bits. Los valores negativos se almacenan en el formato de complemento a 2. El rango del valor acumulado es -32,768 a +32,767. Es usual introducir un valor de cero cuando se programan las instrucciones del contador. Si se establece un valor que no sea cero, la instruccin comienza a contar a partir de dicho valor. Si el contador se restablece, el valor acumulado se establece en cero.
2-15
Count Up (CTU)
Descripcin:
CTU COUNT UP Counter Preset Accum DN CU
La instruccin CTU cuenta progresivamente para abarcar un rango de -32,768 a +32,767. Cada vez que el rengln cambia de falso a verdadero, la instruccin CTU incrementa el valor acumulador por un conteo. Cuando el valor acumulado es igual o excede el valor preseleccionado, la instruccin CTU establece un bit de efectuado .DN, el cual el programa de lgica de escalera puede usar para iniciar una accin tal como controlar de un bit de almacenamiento o un dispositivo de salida. El valor acumulador de un contador es retentivo. El conteo se retiene hasta que una instruccin de restablecimiento (RES) lo restablece. Esta instruccin debe tener la misma direccin que el contador.

Examine los bits de estado en el programa de lgica de escalera para activar un evento. El procesador cambia los estados de los bits de estado cuando el procesador ejecuta la instruccin CTU. Los bits de estado se direcciona mediante mnemnicos.
Este bit: Se establece: Y permanece establecido hasta que ocurre cualquiera de los eventos siguientes: el rengln se hace falso una instruccin RES restablece el bit .DN
Bit de habilitacin de conteo progresivo .CU (bit 15)
cuando el rengln se hace verdadero para indicar que la instruccin ha incrementado el conteo Nota: este bit se establece anteriormente al escn para evitar un conteo falso cuando comienza el escn del programa durante el preescn. cuando el valor acumulador es mayor o igual al valor preseleccionado
Bit de efectuado de conteo progresivo .DN (bit 13)
el valor acumulado cuenta por debajo del valor preseleccionado mediante una instruccin CTD para contar regresivamente o un cambio del valor acumulado una instruccin RES restablece el bit .DN una instruccin RES restablece el bit .DN se cuenta regresivamente hasta 32,767 mediante una instruccin CTD con la misma direccin
Bit de overflow de conteo progresivo .OV (bit 12)
cuando el contador ha excedido el lmite superior de +32,767 y regresado a -32,768. El CTU cuenta progresivamente a partir de este nmero.
ATENCION: Coloque los contadores crticos fuera de la zona MCR o secciones saltadas del programa de lgica de escalera para evitar resultados no vlidos que pueden conducir a daos del equipo o lesiones corporales.
2-16
Figura 2.7 Ejemplo de un diagrama de lgica de escalera CTU

I:012 10
Cada veztime la salida cambia de falso a Each que the input goes false to true, verdadero, el procesador incrementa el the processor increments the counter by 1. contador en un valor 1.
CTU COUNT UP Counter Preset Accum

Indica cuando se count is el conteo (ACC > or = PRE) Tells when the alcanza reached (ACC > o = PRE)
CU C5:0 4 0 DN
C5:0 DN C5:0 OV I:017 12
O:020 01
Indica cuando el contador tiene un overflow +32,767 Tells when the counter overflows +32,767
O:021 02
Restablece el contador Reset the counter
C5:0 RES
Figura 2.8 Ejemplo de un diagrama de temporizacin CTU

Valor preseleccionado counts Counter preset = 4 del contador = 4 conteos Condicin del rengln que Rung condition that controla alcounter controls contador Bit de habilitacin de Count-up enable conteo progresivo bit
ON OFF ON OFF ON OFF ON OFF
Condicin del rengln que Rung condition that controla la instruccin de controls reset instruction restablecimiento
Bit de efectuado Done Bit Instruccin de salida en un Output instruction on rung rengln controlado por un controlled contador by counter
ON OFF 4 3 2 1 0
16636
Valor acumulado del contador Counter Accumulated Value
2-17
Count Down (CTD)

Descripcin:
CTD COUNT DOWN Counter Preset Accum DN CD
La instruccin CTD cuenta regresivamente para abarcar un rango de +32,767 a -32,768. Cada vez que el rengln cambia de falso a verdadero, la instruccin CTD decrementa el valor acumulado por un conteo. El bit de efectuado .DN se establece siempre que el valor acumulado sea mayor o igual al valor preseleccionado. Cuando el valor acumulado es menos que el valor preseleccionado, el bit de efectuado .DN se establece. El programa de lgica de escalera puede usar este bit para iniciar una accin, tal como controlar de un bit de almacenamiento o un dispositivo de salida. El valor acumulado de un contador es retentivo. El conteo se retiene hasta que una instruccin de restablecimiento (RES) lo restablece. Esta instruccin debe tener la misma direccin que la instruccin CTD.

Este bit: Se establece: Y permanece establecido hasta que ocurre cualquiera de los eventos siguientes: el rengln se hace falso una instruccin RES restablece el bit .DN
Bit de habilitacin de conteo regresivo .CU (bit 15)
cuando el rengln se hace verdadero para indicar que el contador est habilitado como un contador regresivo Nota: este bit est establecido para evitar un conteo falso cuando se comienza el escn de programa durante el preescn. cuando el valor acumulador es mayor o igual al valor preseleccionado
Bit de efectuado de conteo regresivo .DN (bit 13)
el valor acumulado cuenta por debajo del valor preseleccionado otra instruccin cambia el valor acumulado una instruccin RES restablece el bit .DN una instruccin RES restablece el bit .DN se cuenta regresivamente hasta -32,768 mediante una instruccin CTD
Bit de underflow de conteo regresivo .UN (bit 11)
por el procesador para indicar que el contador regresivo pas por debajo del lmite inferior de -32,768 y ha regresado a +32,767. La instruccin CTD cuenta a partir de este nmero.
ATENCION: Coloque los contadores crticos fuera de la zona MCR o secciones saltadas del programa de lgica de escalera para evitar resultados no vlidos que pueden conducir a daos del equipo o lesiones corporales.
2-18
Figura 2.9 Ejemplo de un diagrama de lgica de escalera CTD

I:012 10
Cada vez que la entrada cambia de falso a Each time the input goes from false to true, verdadero, el procesador decrementa el by 1. the processor decrements the counter contador en un valor de 1.
CTD COUNT DOWN Counter Preset Accum C5:0 4 8 O:020 01

Indica cuando when the counterun underflow -32,768 Tells el contador tiene underflows -32,767
CD
DN
C5:0 DN C5:0 UN I:017 12
Indica cuando se alcanza el conteo (ACC > > = PRE) Tells when the count is reached (ACC o or = PRE)
O:021 02
Restablece el contador Resets the counter
C5:0 RES
Figura 2.10 Ejemplo de un diagrama de temporizacin CTD

ACTIVADO ON Condicin del rengln Rung condition that que DESACT. controla al contador OFF controls counter Valor preseleccionado del contador = 4 conteos Counter del contador = 8 Valor acumulado preset = 4 counts Counter accumulated = 8
Bit de habilitacin de conteo progresivo bit Count-up enable
Condicin del rengln que Rung condition that controla la instruccin de controls reset instruction restablecimiento Bit de efectuado Done Bit Instruccin de salida en un Output controlado on un rengln instruction porrung controlled contador by counter
3 0
16637
2-19
Figura 2.11 Ejemplo de un diagrama de lgica de escalera CTU y CTD

I:012 10
Botn pulsador de conteo progresivo Count up pushbutton
CTU COUNT UP Counter Preset Accum C5:0 4 0 CU
DN
I:012 11
Botn pulsador de conteo regresivo Count down pushbutton
CTD COUNT DOWN Counter Preset Accum C5:0 4 0 O:013 01 CD DN
C5:0 DN C5:0 OV C5:0 UN I:017 12
Indicawhen the count is reached (ACC >> o = PRE) Tells cuando se alcanza el conteo (ACC or = PRE)
Indica cuando el contador tiene un overflow +32,767 Tells when the counter overflows +32,767
O:013 02
Indica cuando elthe counter underflows -32,768 Tells when contador tiene un underflow -32,767
O:013 03
C5:0 RES
Figura 2.12 Ejemplo de un diagrama de temporiacin CTU y CTD

Botn pulsador de conteo Count Up progresivo Pushbutton
ON OFF
Botn pulsador de conteo Count Down Pushbutton regresivo
ON OFF
Impulso de Reset Pulse restablecimiento
ON OFF
Bit de efectuado Done Bit
ON OFF 4 4 5
1
1 0 Valor preseleccionado de conteo progresivo = 4 Count Up Preset = 4 Valor presleccionado de conteo regresivo = 4 Count Down Preset = 4 1
16652
2-20
Timer and Counter Reset (RES)

Descripcin:
RES
La instruccin RES es una instruccin de salida que restablece un temporizador o contador. La instruccin RES se ejecuta cuando su rengln es verdadero.
Cuando se usa una instruccin RES para: El temporizador (no use una instruccin RES para .TOF) El procesador restablece el: Valor .ACC Bit .EN Bit .TT Bit .DN Valor .ACC Bit .EN bit .OV o .UN Bit .DN
El contador
Si el rengln del contador est habilitado, el bit CU o CD se restablecer siempre que la instruccin RES est habilitada. Importante: Usted puede usar un valor preseleccionado negativo en una instruccin CTU o CTD si va a usar la instruccin RES. No obstante, tome en cuenta de que la instruccin RES pone el valor acumulado en cero, lo cual puede establecer el bit .DN y evitar que la instruccin CTU o CTD funcione la prxima vez que se habilite. ATENCION: Puesto que la instruccin RES restablece el valor acumulado, el bit .DN y el bit .TT de una instruccin de temporizacin, no use la instruccin RES para restablecer una instruccin TOF. Puede resultar en la operacin inesperada de la mquina o lesiones corporales.
Figura 2.13 Ejemplo de un diagrama de lgica de escalera RES

I:012 10
Cada vez que la entrada cambia de falso a Each time the input goes from false to true, the verdadero, el procesador decrementa el processor decrements the counter by 1. contador en un valor de 1.
CTD COUNT DOWN Counter Preset Accum C5:0 4 8 DN CD
C5:0 DN I:017 12
Indica cuando se count is reached (ACC > or = PRE) Tells when the alcanza el conteo (ACC > o = PRE)
O:020 01
C5:0 RES
Captulo
Cmo usar las instrucciones de comparacin
Las instrucciones de comparacin le permiten comparar los valores mediante una expresin o una instruccin de comparacin especfica. La tabla 3.A indica las instrucciones de comparacin disponibles.
Tabla 3.A Instrucciones de comparacin disponibles
Que se encuentra en la pg.: 3-2 3-5 3-5 3-6 3-6 3-7 3-7 3-9 3-10
Si desea:
Use la instruccin: CMP EQU GEQ GRT LEQ LES LIM MEQ NEQ
Comarar valores en base a una expresin Probar si dos valores son iguales Probar si un valor es mayor o igual al segundo valor Probar si un valor es mayor que un segundo valor Probar si un valor es menor o igual a un valor segundo Probar si un valor es menos que un valor segundo Probar si un valor se encuentra entre dos otros valores Pasar dos valores por una mscara y probar si son iguales Probar si un valor no es igual a un valor segundo
Importante: Puede comparar los valores de diferentes tipos de datos, tales como punto flotante (coma flotante) y nmeros enteros. Debe usar los valores BCD y ASCII para mostrar los valores en pantalla. Si introduce valores BCD o ASCII, el procesador considera dichos valores como nmeros enteros. Por ejemplo, si el valor en N7:2 es 10 (decimal) y el valor en D9:3 es 10 (BCD), la comparacin de N7:2 - D9:3 se evala como falsa. El nmero 10 en BCD sale como 0000 0000 0001 0000. El nmero 10 en decimal sale como 0000 0000 0000 1010. Los parmetros que se introducen son constantes de programa 0 direcciones lgicas de los valores que se desean comparar. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.
3-2
Cmo usar los indicadores de estado aritmticos
Los indicadores de estado aritmticos se encuentran en los bits 0-3 de la palabra 0 en el archivo de estado del procesador (S). Monitoree estos bits si realiza una funcin aritmtica con la instruccin CMP. La tabla 3.B indica los bits de estado:
Tabla 3.B Bits de estado aritmticos
Este bit: S:0/0 S:0/1 S:0/2 S:0/3 Descripcin: Acarreo (C) Overflow (V) Cero (Z) Signo (S)
Compare (CMP)
Descripcin:
CMP COMPARE Expression
La instruccin CMP compara los valores y realiza comparaciones lgicas. La instruccin CMP es una instruccin de entrada que realiza una comparacin en operaciones aritmticas que usted especifica en la expresin. Cuando el procesador determina que la expresin es verdadera, el rengln se hace verdadero. De lo contrario, el rengln es falso. Los procesadores PLC-5 con caractersticas mejoradas le permiten introducir varios operandos (expresin compleja). El tiempo de ejecucin de una instruccin CMP es ms largo que el tiempo de ejecucin de una de las otras instrucciones de comparacin (por ejemplo GRT, LEQ, etc.). Una instruccin CMP tambin usa ms palabras en el archivo de programa que la instruccin de comparacin correspondiente.
Cmo introducir una expresin CMP

La expresin define las operaciones que desea realizar. Defina la expresin con operadores y direcciones o constantes de programa. Los procesadores PLC-5 con caractersticas mejoradas le permiten introducir expresiones complejas. La tabla 3.C indica las operaciones vlidas para una expresin. La lista siguiente proporciona las pautas para escribir las expresiones. Los operadores (smbolos) definen las operaciones Las direcciones pueden ser directas, indirectas o indexadas (deben estar al nivel de palabra) Los procesadores PLC-5 con caractersticas mejoradas le permiten que las constantes de programa sean nmeros enteros o de punto flotante (coma flotante) (si se introducen valores octales, hay que usar un &O precedente; si se introducen valor hexadecimales, hay que usar un &H precedente; si se introducen valores binarios, hay que usar un &B precedente).
3-3
Tabla 3.C Operaciones vlidas para uso en una expresin CMP

Tipo Comparacin Operador = <> < <= > >= Aritmtico + Descripcin igual a no igual a menor que menor o igual a mayor que mayor o igual a sumar Ejemplo de operacin si A = B, entonces si A <> B, entonces ... si A < B, entonces ... si A <= B, entonces ... si A > B, entonces ... si A >= B, entonces ... 2 + 3 procesador con caractersticas mejoradas: 2+3+7 12 5 5 * 2 PLC-5/30, -5/40, -5/60, -5/80: 6 * (5 * 2) 24 | 6 N7:0 SQR N7:0 10**3 (procesadores con caractersticas mejoradas solamente) FRD N7:0 TOD N7:0
* | (barra vertical) SQR **
restar multiplicar dividir cambiar signo raz cuadrada exponencial (x a la potencia de y) convertir de BCD en binario convertir de binario en BCD
Conversin
FRD TOD
Cmo determinar la longitud de una expresin

Los procesadores PLC-5 con caractersticas mejoradas son compatibles con instrucciones complejas (hasta un total de 80 caracteres, incluso espacios y parntesis). Dependiendo del operador, el procesador inserta caracteres antes o despus del operador en la expresin para formatear la expresin a fin de facilitar la interpretacin. Use la tabla 3.D para deteminar el nmero de caracteres que usa cada operador en una expresin. Importante: No puede introducir nmeros flotantes (comas flotantes) en una notacin cientfica con exponentes negativas en expresiones complejas. En lugar de ello, use la equivalencia decimal o ponga el nmero en un archivo de punto flotante (coma flotante) y use la direccin de datos en la expresin compleja.
3-4
La instruccin CMP permite que se muestre en pantalla un mximo de 80 caracteres de la expresin. Si la expresin que se introduce est muy cerca del mximo de 80 caracteres, cuando usted acepta el rengln que contiene la instruccin, el procesador puede ampliarlo a ms de los 80 caracteres. Cuando intenta editar la expresin, solamente los 80 primeros caracteres aparecen en pantalla y el rengln se muestra como un rengln de error. Sin embargo, el procesador contiene la expresin completa y la instruccin funciona correctamente. Para evitar este problema de visualizar en pantalla, exporte el archivo de memoria del procesador y efecte las ediciones en el archivo de texto PC5. Luego, importe este archivo de texto. Vea el manual de programacin para obtener ms informacin acerca de cmo importar y exportar los archivos de memoria del procesador.
Tabla 3.D Longitudes de caracteres para los operadores
Usa este nmero de caracteres: 3 4 5 2 3 4 3 4
Esta operacin: binaria matemtica
Que usa este operador: +, , *, | OR, ** AND, XOR
matemtica de un dgito
(cambiar signo) LN FRD, TOD, DEG, RAD, SQR, NOT, LOG, SIN, COS, TAN, ASN, ACS, ATN
comparativa
=, <, > <>, <=, >=
Ejemplo:
CMP COMPARE Expression (N7:0 + N7:1) > (N7:2 + N7:3) 01 O:013
La instruccin CMP indica a un procesador PLC-5 con caractersticas mejoradas: si la suma de los valores en N7:0 y N7:1 son mayores que la suma de los valores en N7:2 y N7:3, establezca el bit de salida O:013/01. (El nmero total de caracteres usados en esta expresin es 3.)
Vea el captulo 4 para obtener ms informacin acerca de cmo introducir las expresiones complejas.
3-5
Equal to (EQU)
Descripcin:
EQU EQUAL Source A Source B
Use la sintruccin EQU para probar si dos valores son iguales. La fuente A y la fuente B pueden ser valores o direcciones que contienen valores.
Ejemplo:
EQU EQUAL Source A Source B N7:5 N7:10 O:013 01
Si el valor en N7:5 es igual al valor en N7:10, establezca el bit de salida O:013/01.
Los valores de punto flotante (coma flotante) raramente son absolutamente iguales. Si es necesario determinar la igualdad de los valores de punto flotante (coma flotante), use la instruccin LIM (en vez de EQU). Vea la pgina 3-7 para obtener informacin acerca de la instruccin LIM.
Greater than or Equal to (GEQ)

Descripcin:
GEQ GREATER THAN OR EQUAL Source A Source B
Use la instruccin GEQ para probar si un valor (fuente A) es mayor o igual a otro valor (fuente B). La fuente A y la fuente B pueden ser valores o direcciones que contienen valores.
Ejemplo:
GEQ GREATER THAN OR EQUAL Source A Source B N7:5 N7:10 01 O:013
Si el valor en N7:5 es mayor o igual al valor en N7:10, establezca el bit de salida O:013/01.
3-6
Greater than (GRT)

Descripcin:
GRT GREATER THAN OR EQUAL Source A Source B
Use la instruccin GRT para probar si un valor (fuente A) es mayor que otro valor (fuente B). La fuente A y la fuente B pueden ser valores o direcciones que contienen valores.
Ejemplo:
GRT GREATER THAN Source A Source B N7:5 N7:10 01 O:013
Si el valor en N7:5 es mayor que el valor en N7:10, establezca el bit de salida O:013/01.
Less than or Equal to (LEQ)

Descripcin:
LEQ LESS THAN OR EQUAL Source A Source B
Use la instruccin LEQ para probar si un valor (fuente A) es menor o igual a otro valor (fuente B). La fuente A y la fuente B pueden ser valores o direcciones que contienen valores.
Ejemplo:
LEQ LESS THAN OR EQUAL Source A Source B N7:5 N7:10 01 O:013
Si el valor en N7:5 es menor o igual al valor en N7:10, establezca el bit de salida O:013/01.
3-7
Less than (LES)

Descripcin:
LES LESS THAN Source A Source B
Use la instruccin LES para probar si un valor (fuente A) es menor que otro valor (fuente B). La fuente A y la fuente B pueden ser valores o direcciones que contienen valores.
Ejemplo:
LES LESS THAN Source A Source B N7:5 N7:10 01 O:013
Si el valor en N7:5 es menor que el valor en N7:10, establezca el bit de salida O:013/01.
Limit Test (LIM)

Descripcin:
LIM LIMIT TEST (CIRC) Low limit Test High limit
La instruccin LIM es una instruccin de entrada que prueba si hay valores dentro o fuera de un rango especificado. La instruccin es falsa hasta que detecta que el valor de prueba se encuentra dentro de lmites determinados. entonces la instruccin se hace verdadera. Cuando la instruccin detecta que el valor de prueba sale fuera de los lmites determinados, se hace falsa. Usted puede usar la instruccin LIM para probar si un valor de entrada analgica se encuentra dentro de lmites especificados.

Hay que proporcionar al procesador la informacin siguiente para programar la instruccin LIM:
Parmetro: Lmite bajo Definicin: una constante o una direccin desde la cual la instruccin lee el rango inferior del rango de lmite especificado. La direccin contiene un valor entero o de punto flotante (coma flotante). la direccin que contiene el valor entero o de punto flotante (coma flotante) que se examina para determinar si el valor se encuentra dentro o fuera del rango de lmite especificado. una constante o direccin desde la cual la instruccin lee el rango superior del rango de lmite especificado. La direccin contiene un valor entero o de punto flotante (coma flotante).
Valor de prueba Lmite alto
3-8
Ejemplo de LIM con el uso de un nmero entero:
Si el valor del lmite inferior el valor del lmite superior: Cuando el procesador detecta que el valor de B (prueba) es igual o se encuentra entre los lmites, la instruccin es verdadera. Si la prueba del valor se encuentra fuera de los lmites, la instruccin es falsa.
falso false < ............ de -32,768 from -32,768 verdadero -------true-----A ................C < <valor B > value B>
> falso false . . . . . . . . . . ato +32,767 +32,767
Si el valor del lmite inferior el valor del lmite superior: Cuando el procesador detecta que el valor de la prueba es igual o se encuentra fuera de los lmites, la instruccin es verdadera. Si la prueba del valor se encuentra entre pero no es igual a cualquiera de los lmites, la instruccin es falsa.
verdadero < true de -32,768 from -32,768 . . . . . . . . . . . . C valor value BB < falso ------false------
> verdadero true A . . . . . . . . . . . .a +32,767 to +32,767 < valor B B value
Ejemplo (cuando el lmite inferior es menor que el lmite superior):

LIM LIMIT TEST (CIRC) Low lim Test High lim N7:10 N7:15 N7:20 01 O:013
Si el valor en N7:15 es mayor o igual al valor en N7:10 y menor o igual al valor en N7:20, establezca el bit de salida :013/01.
3-9
Mask Compare Equal to (MEQ)

Descripcin:
MEQ MASKED EQUAL Source Mask Compare
La instruccin MEQ es una instruccin de entrada que compara un valor de una direccin de origen con datos en una direccin de comparacin y permite que se enmascaren porciones de los datos. Si los datos en la direccin de origen coinciden con los datos en la direccin de comparacin bit a bit (menos los bits con mscara), la instruccin es verdadera. La instruccin se hace falsa cuando detecta un desigualdad. Puede usar la instruccin MEQ para extraer datos de bits (para comparacin) tales como los bits de estado o control desde un elemento que contiene datos de bits y palabras.

Es necesario proporcionar al procesador la informacin siguiente para programar la instruccin MEQ:
Parmetro: Source Mask Definicin: una constante de programa o direccin de datos desde la cual la instruccin lee una imagen del valor. El origen no cambia. especifica cules bits se deben pasar o bloquear. Una mscara pasa los datos cuando los bits de mscara estn establecidos (1). Una mscara bloquea los datos cuando los bits de mscara estn restablecidos (0). La mscara debe tener el mismo tamao de elemento (16 bits) que la direccin de origen o comparacin. Para comparar los bits, es necesario establecer (1) bits de mscara. Los bits en la direccin de comparacin correspondientes a ceros (0) en la mscara no se comparan. Si se desea que el programa de lgica de escalera cambie el valor de la mscara, hay que almacenar la mscara en una direccin de datos. De lo contrario, es necesario introducir un valor hexadecimal para un valor de mscara de constante. Si se introduce un valor hexadecimal que comienza con una letra (tal como F800), hay que introducir el valor con un cero inicial. Por ejemplo: 0F800 especifica si se desea que el programa de lgica de escalera vare el valor de comparacin o una constante de programa para una referencia fija. Use los elementos de 16 bits que son los mismos que la fuente.
Compare
Ejemplo:
Source Mask Compare Result
01010101 01011111 11111111 11110000 01010101 0101xxxx The instruction is true because reference bits xxxx are not compared.
O:013 01
MEQ MASKED EQUAL Source Mask Compare N7:5 N7:6 N7:10
El procesador pasa el valor en N7:5 por la mscara en N7:6. Luego, pasa el valor en N7:10 por la mscara en N7:6. Si los dos valores enmascarados son iguales, establezca el bit de salida O:013/01.
3-10
Not Equal to (NEQ)

Descripcin:
NEQ NOT EQUAL Source A Source B
Use la instruccin NEQ para probar si dos valores no son iguales. La fuente A y la fuente B pueden ser valores o direcciones.
Ejemplo:
NEQ NOT EQUAL Source A Source B N7:5 N7:10 01 O:013
Si el valor en N7:5 no es igual al valor en N7:10, establezca el bit O:013/01.
Captulo
Cmo usar las instrucciones de clculo
Las instrucciones de clculo evalan las operaciones aritmticas mediante una expresin o una instruccin aritmtica especfica. La tabla 4.A indica las instrucciones de clculo disponibles.
Tabla 4.A Instrucciones de clculo disponibles
Que se encuentra en la pgina 4-5 4-11 4-12 4-13 4-14 4-15 4-17 4-18 4-19 4-20 4-21
Si desea:
Use esta instruccin:
Evaluar una expresin Hallar el arco coseno de un nmero Sumar dos valores Hallar el arco seno de un nmero Hallar la arco tangente de un nmero Calcular el promedio para un conjunto de valores Borrar una palabra de direccin (poner todos los bits en cero) Hallar el coseno de un nmero Dividir dos valores Hallar el logaritmo natural de un nmero Hallar el logaritmo de un nmero
CPT ACS* ADD ASN* ATN* AVE* CLR COS* DIV LN* LOG*
* Solamente los procesadores PLC-5 con caractersticas mejoradas son compatibles con esta instruccin
(Contina)
4-2
Si desea:
Que se encuentra en la pgina 4-22 4-23 4-24 4-25 4-26 4-28 4-31 4-32 4-33
Multiplicar dos valores Hallar el signo opuesto de un valor Hallar el seno de un nmero Hallar la raz cuadrada de un valor Organizar un conjunto de valores en orden ascendente Calcular la desviacin estndar para un conjunto de valores Restar dos valores Hallar la tangente de un nmero Elevar un nmero a una potencia
MUL NEG SIN* SQR SRT* STD* SUB TAN* XPY*
* Solamente los procesadores PLC-5 con caractersticas mejoradas son compatibles con esta instruccin
Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores vlidos de cada operando) usados por las instrucciones instrucciones descritas en este captulo.
Los indicadores de estado aritmticos se encuentran en los bits 0-3 de la palabra 0 en el archivo de estado del procesador (S). La tabla 4.B indica los bits de estado:
Tabla 4.B Bits de estado aritmticos
4-3
Tipos de datos y la instruccin de clculo
Usted puede calcular los valores de diferentes tipos de datos tales como punto flotante (coma flotante) y nmero entero. Si usa un valor de punto flotante (coma flotante) como el origen, use un valor de de punto flotante (coma flotante) como destino. De lo contrario, el valor de destino ser redondeado. Debe usar los valores BCD y ASCII para para fines de visualizacin. Si introduce los valores BCD o ASCII, el procesador considera dichos valores como enteros. Los parmetros que se introducen son constantes de programa o direcciones lgicas de los valores deseados.
Si usa este procesador: PLC-5 clsico El procesador redondea: el valor final de una operacin matemtica antes de almacenar el resultado final. El procesador redondea al nmero entero ms cercano. El procesador redondea los valores de 0.5-0.9 al prximo nmero entero. El procesador redondea los valores de 0.1-0.4 hacia abajo al nmero entero ms cercano. Si este valor es mayor que 32,767 menor que -32,768, el bit de estado de overflow se establece. hacia abajo si el valor es <0.5, hacia arriba si el valor es >0.5 y al nmero par ms cercano si el valor es = 0.5. Si este valor es mayor que 32,767 menor que -32,768, el procesador regresa al valor negativo (32,767, -32,768, -32,767, -327,66, etc.). Por ejemplo, si tiene una instruccin ADD con un resultado mayor que 32,767, el bit de overflow se establece, el bit de signo se establece y el resultado es negativo: 32,767 + 5 = -32,764.
PLC-5 con caractersticas mejoradas
Importante: Si usa un procesador PLC-5 con caractersticas mejoradas y una operacin aritmtica genera un overflow, los bits superiores se pierden, pero los bits inferiores son correctos. Si realiza una operacin lgica en la palabra inferior (Y u O), puede obtener el resultado correcto. Adems, el uso del bit de acarreo le permite hacer aritmtica de palabras mltiples (por ejemplo, sumar dos palabras de 32 bits).
4-4
Por ejemplo, si: el valor 1 = N7:0 y N7:1 el valor 2 = N7:2 y N7:3 el resultado = N7:4 y N7:5 y desea sumar el valor 1 al valor 2, el programa de lgica de escalera es:
I:012 ] 10 ]
Sume las palabras inferiores del valor 2 y valor 2 Add the lower words of value1 and value2.
ADD ADD Source A Source B Dest AND ADD ]

Capture el the de acarreo. Capture bit carry bit.
N7:1 N7:3 N7:5
I:012 ] 10
BITWISE AND Source A Source B Dest ADD S:0 1 N7:4
I:012 ] 10 ]
Sumethepalabra superior del valor 1 y el bitbit. acarreo Add la high word of value1 to the carry de
ADD Source A Source B Dest ADD ADD N7:0 N7:4 N7:4
I:012 10 ]
Sume thepalabra superior del valor 2 asum. suma. Add la high word of value2 to this esta
Source A Source B Dest
N7:2 N7:4 N7:4
Cmo usar los tipos de datos de punto flotante (coma flotante)
Si usa los tipos de datos de punto flotante (coma flotante) para un procesador PLC-5 con caractersticas mejoradas y el resultado es demasiado grande o si no se define (por ejemplo, un logaritmo natural de 0), el procesador establece el bit de overflow. Si el resultado es demasiado grande, se muestra !+INF!. Si el resultado es demasiado pequeo, se muestra !-INF!. Si el valor no es un nmero, se muestra !NAN!. Importante: Si usa el punto flotante (coma flotante) y el nmero es mayor que 32,767 menor que -32,768, debe usar un punto decimal. Si no usa un punto decimal, aparece el error INVALID OPERAND. Cuando usa expresiones complejas y cualquier operando es un punto flotante (coma flotante), toda la expresin se evala como un punto flotante (coma flotante). Vea el ejemplo en la seccin de Ejemplos de expresiones en la pgina 4-10 para obtener ms informacin.
4-5
Compute (CPT)
Descripcin:
CPT COMPUTE Destination Expression
La instruccin CPT realiza operaciones de copiar, aritmticas, lgicas y de conversin. La instruccin CPT es una instruccin de salida que realiza las operaciones que usted define en la expresin y escribe el resultado en la direccin de destino. La instruccin CPT tambin puede copiar datos de una direccin a otra y convierte automticamente el tipo de datos ubicado en la direccin de origen en el tipo de datos que usted especifica en la direccin de destino. El tiempo de ejecucin de una instruccin CPT es ms largo que el tiempo de ejecucin de una instruccin aritmtica, lgica o de mover (por ejemplo, ADD, AND, MOV, etc.). La instruccin CPT tambin usa ms palabras en su archivo de programa. Despus de realizarse cada instruccin CPT, los bits de estado aritmticos en el archivo de datos de la tabla de datos se actualizan de la misma manera que las instrucciones correspondientes aritmticas, lgicas o de mover. Por ejemplo, vea la descripcin de la instruccin ADD para saber cmo los bits de estado se actualizan despus de la ejecucin de una instruccin (CPT) (sumar).
Cmo introducir la expresin CPT

La expresin define las operaciones que desea realizar. La expresin se define mediante operadores o direcciones o constantes de programa. Los procesadores PLC-5 con caractersticas mejoradas le permiten introducir expresiones complejas. La tabla 4.C indica las operaciones vlidas para una expresin. La lista siguiente proporciona pautas para escribir las expresiones: Los operadores (smbolos) definen las operaciones Las direcciones pueden ser direcciones lgicas directas o indirectas (deben ser elementos o nivel de bit) Los procesadores PLC-5 con caractersticas mejoradas permiten que las constantes de programa sean nmeros enteros o de punto flotante (coma flotante) (si se introducen valores octales, hay que usar un &O precedente. Si se introducen valores hexadecimales, hay que usar un &H precedente) Las expresiones pueden tener un total de slo 80 caracteres, incluso espacios y parntesis
4-6
Tabla 4.C Operaciones vlidas para uso en una expresin CPT

Tipo Copiar Borrar Aritmtico Operador ninguno ninguno + Descripcin copiar de A a B poner un valor en cero sumar Ejemplo de operacin enter source address in the expression enter destination address in destination 0 (enter 0 for the expression) 2+3 2+3+7 12 5 (12 5) 7 5*2 6 * (5 * 2) 24 | 6 (24 | 6) *2 N7:0 SQR N7:0 10**3 LN F8:20 LOG F8:3 ACS F8:18 ASN F8:20 ATN F8:22 COS F8:14 SIN F8:12 TAN F8:16 D9:3 AND D10:4 D10:4 OR D10:5 D9:5 XOR D10:4 NOT D9:3 FRD N7:0 TOD N7:0 DEG F8:8 RAD F8:10
(Enhanced PLC-5 processors)
restar
multiplicar
| (barra vertical) SQR ** LN LOG Trigonomtrico ACS ASN ATN COS SIN TAN Bit a bit AND OR XOR NOT Conversin FRD TOD DEG RAD
dividir
cambiar signo raz cuadrada exponencial* (x a la potencia de y) logartimo natural* logaritmo a la base 10 arco coseno* arco seno* arco tangente* coseno* seno* tangente* funcin Y funcin O funcin O exclusivo complemento bit a bit convertir de BCD en binario convertir de binario en BCD convertir radianes en grados* convertir grados en radiantes*
* Disponible en los procesadores PLC-5 con caractersticas mejoradas solamente.
4-7
Cmo determinar la longitud de una expresin

Los procesadores PLC-5 con caractersticas mejoradas le permiten introducir instrucciones complejas (hasta un total de 80 caracteres, incluso espacios y parntesis). Segn el operador, el procesador inserta caracteres antes o despus del operador en la expresin para formatear la expresin a fin de facilitar la interpretacin. Use la tabla 4.D a continuacin para determinar el nmero de caracteres que usa cada operador en una expresin. La instruccin CPT permite mostrar en pantalla un mximo de 80 caracteres de la expresin. Si la expresin introducida se acerca a este mximo de 80 caracteres, el procesador puede ampliar dicho mximo cuando se acepta el rengln que contiene la instruccin. Cuando usted intenta editar la expresin, se muestran en pantalla solamente los 80 primeros caracteres y el rengln se muestra como un rengln de error. Sin embargo, el procesador contiene la expresin completa y la instruccin funciona correctamente. Para evitar este problema de visualizacin en pantalla, exporte el archivo de memoria del procesador y efecte las ediciones en el archivo de texto PC5. Luego importe este archivo de texto. Importante: No puede introducir nmeros de punto flotante (coma flotante) en una notacin cientfica con exponentes negativas en expresiones complejas. En lugar de ello, use la equivalencia decimal o ponga el nmero en un archivo de punto flotante (coma flotante) y use la direccin de datos en la expresin compleja.
Tabla 4.D Longitudes de caracteres para los operadores
Usa este nmero de caracteres: 3 4 5 2 3 4 3 4
Esta operacin binaria matemtica
Con el uso de este operador: +, , *, | OR, ** AND, XOR
matemtica de un dgito
(cambiar signo) LN * FRD, TOD, DEG*, RAD*, SQR, NOT, LOG*, SIN*, COS*, TAN*, ASN*, ACS*, ATN*
comparativa
=, <, > <>, <=, >=
4-8
Cmo determinar el orden de operacin

El procesador realiza en un orden indicado las operaciones que usted escribe en la expresin y no segn el orden en que las escribi. Puede anular el orden de operacin si coloca los trminos entre parntesis, lo cual fuerza que el procesador realice la operacin entre parntesis antes de las otras operaciones. Las operaciones de orden igual se realizan desde la izquierda hacia la derecha. La expresin usada debe incluir un operador. La tabla 4.E muestra el orden de operacin.
Tabla 4.E Orden de operacin de expresiones CPT
Orden 1 Operacin ** Descripcin exponencial (XY) procesadores PLC-5 con caractersticas mejoradas cambiar signo complemento bit a bit multiplicar dividir sumar restar funcin Y funcin O exclusivo funcin O
NOT
* |
5 6 7
AND XOR OR
Ejemplos de expresiones
Valor nico: la expresin SQR (N7:4) con el destino N7:20 indica al procesador que halle la raz cuadrada del valor almacenado en N7:4 y almacene el resultado en N7:20. Valores mltiples: los procesadores PLC-5 con caracterstics mejoradas le permiten usar funciones para operar uno o ms valores en la expresin (expresiones complejas) para las operaciones de clculo y comparacin. Las expresiones complejas pueden tener una longitud de hasta 80 caracteres (los espacios y parntesis se consideran como caracteres). Por ejemplo, se puede introducir una expresin tal como:
4-9
Ejemplo:
I:012 ] 10 CPT COMPUTE Destination Expression (N7:1 * 5) | (N7:2 | 7) N7:20
Si el bit 10 de la palabra de entrada 12 est establecido, multiplique el valor de N7:1 por 5. Divida este resultado entre el cociente de N7:2 dividido entre 7. Si N7:1 = 5 y N7:2 = 9, el resultado es 25. (El resultado se redondea al nmero entero ms cercano puesto que las constantes 5 y 7 se especificaron como nmeros enteros.)
I:012 ] 10 ]
Si el bit 10 de la palabra de entrada 12 est establecido, multiplique el valor de N7:1 por 5. Divida este resultado entre el cociente de N7:2 dividido entre 7. Si N7:1 = 5 y N7:2 = 9, el resultado es 25. (El resultado se redondea diferentemente puesto que las constantes 5.0 y 7.0 se especificaron a 1 lugar decimal.)
Cuando se usan expresiones complejas, si cualquier operando es un valor de punto flotante (coma flotante), toda la expresin se evala como un valor de punto flotante (coma flotante):
Ejemplo:
CPT COMPUTE Destination Expression (N7:1 * 5.0) | (N7:2 | 7.0) N7:20
Cmo introducir el destino

Introduzca una direccin lgica directa o indirecta para el destino. La instruccin almacena el resultado de la operacin en la direccin de destino. Importante: El procesador convierte automticamente el tipo de datos especificado por la direccin de origen al tipo de datos especificado por la direccin de destino. El procesador usa BCD para la muestra en pantalla o compatibilidad con los procesadores de la familia PLC-2. Tiene que programar las conversiones BCD.
Cmo usar las funciones CPT

Use las funciones para operar uno o ms valores en la expresin de una instruccin CPT para realizar estos tipos de operaciones: convertir de un formato numrico en otro manipular los nmeros realizar funciones trigonomtricas
4-10
La instruccin realiza la funcin que usted especifica segn un mnemnico. Cuando introduzca esta expresin, introduzca el mnemnico como prefijo de la direccin del valor que desea operar o como prefijo del valor mismo cuando se introduzca como constante de programa. Importante: Los nmeros de punto flotante (coma flotante) son valores de 32 bits. Los nmeros enteros son valores de 16 bits. La instruccin convierte automticamente los tipos de datos encontrados en la expresin al tipo de datos especificado por la direccin de origen. ATENCION: Si la expresin o las direcciones de destino requieren la conversin de datos de 32 bits en 16 bits y el valor es demasiado grande, el procesador establece un bit de overflow en S:0/1 y establece un fallo menor (S10:14). El valor errneo resultante puede conducir a una situacin peligrosa. Monitoree este bit en el programa de lgica de escalera.
La tabla 4.F indica las funciones CPT que puede usar.

Tabla 4.F Funciones CPT para la conversin de nmeros
Mnemnico RAD * DEG * TOD FRD SQR LOG * LN * SIN * COS * TAN * ASN * ACS * ATN * Ttulo radianes grados en BCD de BCD raz cuadrada Descripcin Convierte de grados en radianes Convierte de radianes en grados Convierte de nmero entero en BCD (compatible con los nmeros BCD de 4 dgitos) Convierte de BCD en nmero entero (compatible con los nmeros BCD de 4 dgitos) Halla la raz cuadrada del nmero. Preciso a 6 dgitos signifcativos Logaritmo a la base 10. Preciso a 6 dgitos significativos Algortimo natural. Preciso a 6 dgitos significativos
seno; manipulado en radianes. Preciso a 6 dgitos significativos coseno; manipulado en radianes. Preciso a 6 dgitos significativos tangente; manipulado en radianes. Preciso a 6 dgitos significativos arco seno; manipulado en radianes. Preciso a 6 dgitos significativos arco coseno; manipulado en radianes. Preciso a 6 dgitos significativos arco tangente; manipulado en radianes. Preciso a 6 dgitos significativos
Puede usar las funciones aritmticas CPT anteriores dentro de las expresiones o como instrucciones autnomas. Vea las instrucciones individuales descritas en este captulo.
4-11
Arc Cosine (ACS) (procesadores PLC-5 con caractersticas solamente)

Descripcin:
ACS ARCCOSINE Source Destination
Use la instruccin ACS para hallar el arco coseno del origen (en radianes) y almacenar el resultado (en radianes) en el destino. La tabla 4.G muestran los indicadores de estado para la instruccin ACS. El origen debe ser mayor o igual a -1 y menor o igual a 1. Si no se encuentra en este rango, el procesador devuelve un resultado !NAN! en el destino. El valor resultante en el destino siempre es mayor o igual a 0 y menor o igual a (donde = 3.141592).
Tabla 4.G Cmo actualizar los indicadores artimticos para una instruccin ACS
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El procesador: siempre se restablece se establece si se genera un overflow; de los contario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se restablece
Ejemplo:
I:012 ] 10 ] ACS ARCCOSINE Source Destination
F8:19 0.7853982 F8:20 0.6674572
Si el bit 10 de la palabra de entrada 12 est establecido, halle el arco coseno del valor en F8:19 y almacene el resultado en F8:20.
4-12
Addition (ADD)
Descripcin:
ADD ADD Source A Source B Destination
Use la instruccin ADD para sumar un valor (origen A) y otro valor (origen B) y colocar el resultado en el destino. El origen A y el origen B pueden ser valores o direcciones que contienen valores. La tabla 4.H muestra los indicadores de estado para la instruccin ADD. Importante: La instruccin ADD se ejecuta una vez durante cada escn siempre que el rengln sea verdadero. Si prefiere sumar los valores una sola vez, incluya el comando ONS (vea el captulo 13).
Tabla 4.H Actualizacin de los indicadores aritmticos para una instruccin ADD
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El procesador: se establce si se genera el acarreo; de lo contrario, se restablece se establece si se genera un overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
Ejemplo:
I:012 ] 10 ] ADD ADD Source A Source B Destination N7:3 N7:4 N7:20
Si el bit 10 de la palabra de entrada 12 est establecido, sume el valor en N7:3 y el valor en N7:4 y almacene el resultado en N7:20.
4-13
Arc Sine (ASN) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
ASN ARCSINE Source Destination
Use la instruccin ASN para hallar el arco seno del origen (en radianes) y almacenar el resultado (en radianes) en el destino. La tabla 4.I muestra los indicadores de estado para la instruccin ASN. El origen debe ser mayor o igual a -1 y menos o igual a 1. Si no se enccuentra dentro de este rango, el procesador devuelve un resultado !NAN! en el destino. El valor resultante en el destino siempre es mayor o igual a /2 y menos o igual a /2 (donde = 3.141592).
Tabla 4.I Actualizacin de los indicadores de estado aritmticos para una instruccin ASN
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El proccesador: siempre se restablece se establece si se genera un overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se establece
Ejemplo:
I:012 10 ] ] ASN ARCSINE Source Dest F8:17 0.7853982 F8:18 0.9033391
Si el bit 10 de la palabra de entrada 12 est establecido, halle el arco seno del valor en F8:17 y almacene el resultado en F8:18.
4-14
Arc Tangent (ATN) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
ATN ARCTANGENT Source Destination
Use la instruccin ATN para hallar la arco tangente del origen (en radianes) y almacenar el resultado (en radianes) en el destino. El valor resultante en el destino siempre es mayor o igual a /2 y menor o igual a /2 (donde = 3.141592). La tabla 4.J muestra los indicadores de estado para la instruccin ATN.
Tabla 4.J Actualizacin de los indicadores de estado aritmticos para una instruccin ATN
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El procesador: siempre se restablece se establece si se genera un overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
Ejemplo:
I:012 ] 10 ] ATN ARCTANGENT Source Destination F8:21 0.7853982 F8:22 0.6657737
Si el bit 10 de la palabra de entrada 12 est establecido, halle la arco tangente del valor F8:21 y almacene el resultado en F8:22.
4-15
Average File (AVE) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
AVE AVERAGE FILE File Destination Control Length Position EN DN
La instruccin AVE calcula el promedio de un conjunto de valores. Cuando el rengln va de falso a verdadero, el valor en la posicin actual se suma al prximo valor, el cual se suma al prximo valor, y as sucesivamente. La tabla 4.K muestra los indicadores de estado para la instruccin AVE. Cada vez que otro valor se suma, el campo de posicin y la palabra de estado (S:24) se incrementan. La suma final se divide entre el nmero de valores sumados y el resultado se almacena en el destino.
Tabla 4.K Actualizacin de los indicadores de estado aritmticos para una instruccin AVE
Un overflow puede ocurrir si: la suma intermedia excede el valor mximo del punto flotante (coma flotante) el destino es una direccin entera y el valor final es mayor que 32,767 menor que -32,768 Si un overflow ocurre, el procesador detiene el clculo, establece el bit .ER y el destino no cambia. La posicin identifica el elemento que caus el overflow. Cuando se restablece el bit .ER, la posicin se pode en cero y el promedio se vuelve a calcular. Importante: Use la instruccin RES para borrar los indicadores de estado.

Es necesario proporcionar al procesador la informacin siguiente para programar la instruccin AVE: File es la direccin que contiene el primer valor a sumar. Esta direccin puede ser un valor de punto flotante (coma flotante) o un nmero entero. Destination es la direccin donde se almacena el resultado de la instruccin. Esta direccin puede ser un valor de punto flotante (coma flotante) o un nmero entero. Control es la direccin de la estructura de control en la zona de control (R) de la memoria del procesador. El procesador almacena informacin tal como la longitud, la posicin y el estado y usa esta informacin para ejecutar la instruccin. Length es el nmero de palabras en el archivo (1-1000). Position indica la palabra que la instruccin usa actualmente.
4-16

Para usar la instruccin AVE correctamente, examine los bits de estado en la estructura de control. Direccione estos bits mediante mnemnicos.
Este bit: Habilitacin .EN (bit 15) Efectuado .DN (bit 13) Se establece: durante una transicin de falso a verdadero del rengln para indicar que la instruccin est habilitada. La instruccin sigue a la condicin del rengln. despus de que la instruccin termina la operacin. Despus de que el rengln se hace falso, el procesador restablece el bit de efectuado .DN durante la prxima transicin de falso a verdadero del rengln. cuando la operacin genera un overflow. La instruccin se detiene hasta que el programa de lgica de escalera restablece el bit .ER.
Error .ER (bit 11)
Importante: La instruccin AVE calcula el promedio usando punto flotante (coma flotante) independientemente del tipo especificado para los parmetros de archivo o destino. ATENCION: La instruccin AVE incrementa el valor de offset almacenado en S:24. Asegrese de monitorear o cargar el valor de offset que desea antes de usar una direccin indexada. De lo contrario, es posible que ocurra una operacin inesperada de la mquina, lo cual puede causar daos al equipo y/o lesiones corporales.
!
Ejemplo:
I:012 ] 10 ] R6:0 ] EN R6:0 ] DN ] ]
AVE AVERAGE FILE File Dest Control Length Position #N7:1 N7:0 R6:0 4 0 O:010 5 O:010 7 R6:0 RES
EN DN
Si el bit 10 de la palabra de entrada 12 est establecido, la instruccin AVE est habilitada. Los valores en N7:1, N7:2, N7:3 y N7:4 se suman y dividen entre 4. El resultado se almacena en N7:0. Cuando el clculo se completa, el bit de salida 7 de la palabra 10 se establece. Luego la instruccin RES restablece los bits de estado del archivo de control R6:0.
4-17
Clear (CLR)
Descripcin:
CLR CLEAR Destination
Use la instruccin CLR para poner a cero todos los bits de una palabra. El destino debe ser una direccin de palabra. La tabla 4.L muestra los indicadores de estado para la instruccin CLR.
Tabla 4.L Actualizacin de los indicadores de estado aritmticos para una instruccin CLR
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El procesador: siempre se restablece siempre se restablece siempre se restablece siempre se restablece
Ejemplo:
I:012 ] 10 ] CLR CLEAR Destination N7:3
Si el bit 10 de la palabra de entrada 12 est establecido, ponga a cero todos los bits en N7:3.
4-18
Cosine (COS) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
COS COSINE Source Destination
Use la instruccin COS para hallar el coseno de un nmero (origen en radianes) y almacenar el resultado en el destino. La tabla 4.M muestra los indicadores de estado para la instruccin COS. El origen debe ser mayor o igual a -205887.4 y menor o igual a 205887.4. Si no se encuentra dentro de este rango, el procesador devuelve un resultado !INF! en el destino. El valor resultante en el destino siempre es mayor o igual a -1 menor o igual a 1. Importante: Para obtener mejor precisin, el dato del origen debe ser mayor o igual a 2 y menos o igual a 2.
Tabla 4.M Actualizacin de los indicadores de estado aritmticos para una instruccin COS
Ejemplo:
I:012 ] 10 ] COS COSINE Source Destination F8:13 0.7853982 F8:14 0.7071068
Si el bit 10 de la palabra de entrada 12 est establecido, halle el coseno del valor en F8:13 y almacene el resultado en F8:14.
4-19
Divide (DIV)
Descripcin:
DIV DIVIDE Source A Source B Destination
Use la instruccin DIV para dividir un valor (origen A) en otro valor (origen B) y colocar el resultado en el destino. El origen A y el origen B pueden ser valores o direcciones que contienen valores. La tabla 4.N muestra los indicadores de estado para la instruccin DIV. Importante: Las instrucciones de clculo se ejecutan para cada escn siempre que el rengln sea verdadero. Si desea que los valores se calculen una sola vez, incluya el comando ONS (vea el captulo 13).
Tabla 4.N Actualizacin de los indicadores de estado aritmticos para una instruccin DIV
Con este bit: Acarreo (C) Overflow (V) El procesador: siempre se restablece se establece si se trata de divisin entre 0 si se genera un overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece; est no definido si el overflow est establecido se establece si el resultado es negativo; de lo contrario, se restablece; no est definido si el overflow est establecido
Cero (Z)
Signo (S)
Ejemplo:
I:012 ] 10 ] DIV DIVIDE Source A Source B Destination N7:3 N7:4 N7:20
Si el bit 10 de la palabra de entrada 12 est establecido, divida el valor en N7:3 entre el valor en N7:4 y almacene el resultado en N7:20.
4-20
Natural Log (LN) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
LN NATURAL LOG Source Destination
Use la instruccin LN para hallar el algoritmo del valor en el origen y almacenar el resultado en el destino. La tabla 4.O muestra los indicadores de estado para la instruccin LN. Si el origen es igual a 0, el resultado en el destino ser !-INF!. Si el valor en el origen es menor de 0, el resultado en el destino ser !NAN!. El valor resultante en el destino siempre es mayor o igual a -87.33655 y menor o igual a 88.72284.
Tabla 4.O Actualizacin de los indicadores de estado aritmticos para una instruccin LN
Ejemplo:
I:012 ] 10 ] LN NATURAL LOG Source Destination N7:0 5 F8:20 1.609438
Si el bit 10 de la palabra de entrada 12 est establecido, halle el algoritmo natural del valor en N7:0 y almacene el resultado en F8:20.
4-21
Log to the Base 10 (LOG) (procesadores PLC-5 con caractersticas mejoradas solamente)
Descripcin:
LOG LOG BASE 10 Source Destination
Use la instruccin LOG para hallar la base 10 del algoritmo de valor en el origen y almacene el resultado en el destino. La tabla 4.P muestra los indicadores de estado para la instruccin LOG. Si el origen es igual a 0, el resultado en el destino ser !-INF!. Si el valor en el origen es menor que 0, el resultado en el destino ser !NAN!. El valor resultante en el destino siempre es mayor o igual a 37.92978 y menor o igual a 38.53184.
Tabla 4.P Actualizacin de los indicadores de estado aritmticos para una instruccin LOG
Ejemplo:
I:012 ] 10 ] LOG LOG BASE 10 Source Destination N7:2 5 F8:3 0.6989700
Si el bit 10 de la palabra de entrada 12 est establecido, halle la base 10 de algortimo del valor en N7:2 y almacene el resultado en F8:3.
4-22
Multiply (MUL)
Descripcin:
MUL MULTIPLY Source A Source B Destination
Use la instruccin MUL para multiplicar un valor (origen A) por otro valor (origen B) y colocar el resultado en el destino. El origen A y el origen B pueden ser valores o direcciones. La tabla 4.Q muestra los indicadores de estado para la instruccin MUL.
Tabla 4.Q Actualizacin de los indicadores de estado aritmticos para una instruccin MUL
Ejemplo:
I:012 ] 10 ] MUL MULTIPLY Source A Source B Destination N7:3 N7:4 N7:20
Si el bit 10 de la palabra de entrada 12 est establecido, multiplique el valor en N7:3 por el valor en N7:4 y almacene el resultado en N7:20.
4-23
Negate (NEG)
Descripcin:
NEG NEGATE Source Destination
Use la instruccin NEG para cambiar el signo de un valor. Si usted cambia el signo de un valor negativo, el resultado es positivo. Si cambia el signo de un valor positivo, el resultado es negativo. La tabla 4.R muestra los indicadores de estado para la instruccin NEG. Importante: Las instrucciones de clculo se ejecutan para cada escn siempre que el rengln sea verdadero. Si desea que los valores se calculen una sola vez, incluya el comando ONS (vea el captulo 13).
Tabla 4.R Actualizacin de los indicadores de estado aritmticos para una instruccin MUL
Ejemplo:
I:012 ] 10 ] NEG NEGATE Source Destination N7:3 N7:20
Si el bit 10 de la palabra de entrada 12 est establecido, halle el valor opuesto del valor en N7:3 y almacene el resultado en N7:20.
4-24
Sine (SIN) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
SIN SINE Source Destination
Use la instruccin SIN para hallar el seno de un nmero (origen en radianes) y almacenar el resultado en el destino. La tabla 4.S muestra los indicadores de estado para la instruccin SIN. El origen debe ser mayor o igual a -205887.4 y menor o igual a 205887.4. Si no se encuentra dentro de este rango, el procesador devuelve un resultado !INF! en el destino. El valor resultante en el destino siempre es mayor o igual a -1 y menor o igual a 1. Importante: Para obtener mejor precisin, el dato del origen debe ser mayor o igual a 2 y menor o igual a 2.
Tabla 4.S Actualizacin de los indicadores de estado aritmticos para una instruccin SIN
Ejemplo:
I:012 ] 10 ] SIN SINE Source Destination
F8:11 0.7853982 F8:12 0.7071068
Si el bit 10 de la palabra de entrada 12 est establecido, halle el seno de F8:11 y almacene el resultado en F8:12.
4-25
Square Root (SQR)

Descripcin:
SQR SQUARE ROOT Source Destination
Use la instruccin SQR para extraer la raz cuadrada de un valor y almacenar el resultado en el destino. El origen puede ser un valor o una direccin. Si el valor del origen es negativo, el procesador halla su valor absoluto para realizar la funcin de raz cuadrada. La tabla 4.T muestra los indicadores de estado para la instruccin SQR. Importante: La instruccin SQR se ejecuta una vez durante cada escn siempre que el rengln sea verdadero. Si desea que los valores se calculen una sola vez, incluya el comando ONS (vea el captulo 13).
Tabla 4.T Actualizacin de los indicadores de estado aritmticos para una instruccin SQR
Con este bit: Acarreo (C) Overflow (V) El procesador: siempre se restablece se establece si se genera un overflow durante la conversin de punto flotante (coma flotante) en nmero entero; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se restablece
Cero (Z) Signo (S)
Ejemplo:
I:012 ] 10 ] SQR SQUARE ROOT Source Destination N7:3 N7:20
Si el bit 10 de la palabra de entrada 12 est establecido, halle la raz cuadrada del valor en N7:3 y almacene el resultado en N7:20.
4-26
Sort File (SRT) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
SRT SORT FILE File Control Length Position EN DN
La instruccin SRT clasifica un conjunto de valores en orden ascendente. Esta instruccin se ejecuta durante una transicin de falso a verdadero. Importante: Asegrese de que el valor de longitud del archivo especificado en la instruccin no cause que la direccin indexada exceda los lmites del archivo. El procesador no verifica esto a no ser que se exceda la zona de memoria del archivo de datos. Si la direccin indexada excede la zona del archivo de datos, el procesador inicia un error de tiempo de ejecucin y establece un fallo mayor. El procesador no determina si la direccin indexada cruza los tipos de archivo, tales como N7 a N8.

Es necesario proprocionar al procesador la siguiente informacin para programar la instruccin SRT:
Parmetro: archivo control Definicin: la direccin que contiene el primer valor a clasificar. Esta direccin puede ser valor de un punto flotante (coma flotante) o un nmero entero. la direccin de la estructura de control en la zona de control (R) de la memoria del procesador. El procesador almacena informacin, tal como la longitud, la posicin y el estado, y usa esta informacin para ejecutar la instruccin. el nmero de palabras en el archivo (1-1000) indica el elemento que la instruccin usa actualmente.
longitud posicin
4-27

Para usar la instruccin SRT correctamente, el programa de lgica de escalera debe examinar los bits de estado en la estructura de control. Estos bits se direccionan mediante mnemnicos.
Error .ER (bit 11)
ATENCION: La instruccin SRT manipula el valor de offset almacenado en S:24. Asegrese de monitorear o cargar el valor de offset que desea antes de usar una direccin indexada. De lo contrario, es posible que ocurra una operacin inesperada de la mquina, lo cual puede causar daos al equipo o lesiones corporales.
Ejemplo:
I:012 ] 10 ] ] ] SRT SORT FILE File Control Length Position
EN
#N7:1 R6:0 4 0
DN
R6:0 ] EN R6:0 ] DN
O:010 5 O:010 7
Si el bit 10 de la palabra de entrada 12 est establecido, la instruccin SRT est habilitada. Los elementos N7:1, N7:2, N7:3 y N7:4 se clasifican en orden ascendente. Cuando la operacin de clasificacin se completa, el bit 7 de la palabra de salida 10 se establece.
4-28
Standard Derivation (STD) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
STD STANDARD DEVIATION File Destination Control Length Position EN DN
La instruccin STD calcula la desviacin estndar de un conjunto de valores y almacena el resultado en el destino. Esta instruccin se ejecuta durante una transicin de falso a verdadero. La tabla 4.U muestra los indicadores de estado para la instruccin STD. La desviacin estndar se calcula segn la frmula siguiente: Desviacin estndar = Donde: SUM( ) funcin de suma de las variables encerradas AVE ( ) funcin de promedio de las variables encerradas xi elementos variables del archivo de datos N nmero de elementos en el archivo de datos
SUM((xi AVE(xi)) - --------------------------------------------------- (N 1)
Importante: Asegrese de que el valor de longitud del archivo especificado en la instruccin no cause que la direccin indexada exceda los lmites del archivo. El procesador no verifica esto a no ser que se exceda la zona de memoria del archivo de datos. Si la direccin indexada excede la zona del archivo de datos, el procesador inicia un error de tiempo de ejecucin y establece un fallo mayor. El procesador no determina si la direccin indexada cruza los tipos de archivo, tales como N7 a N8.
Tabla 4.U Actualizacin de los indicadores de estado aritmticos para una instruccin STD
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El procesador: siempre se restablece se establece si se genera un overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se restablece
4-29
Un overflow puede ocurrir de dos maneras: la suma intermedia excede el valor del punto flotante (coma flotante) mximo (los valores del punto flotante [coma flotante] son: 1.1754944e38 a 3.4028237e+38) el destino es una direccin entera y el valor final es mayor que 32,767
Si ocurre un overflow, el procesador detiene el clculo, establece el bit .ER y no cambia el destino. La posicin identifica el elemento que caus el overflow. Cuando se restablece el bit .ER, la posicin se pone a 0 y la desviacin estndar vuelve a calcularse. Importante: Use la instruccin RES para restablecer los bits de estado.

Es necesario proprocionar al procesador la siguiente informacin para programar la instruccin STD:
Parmetro: archivo destino Definicin: la direccin que contiene el primer valor a clasificar. Esta direccin puede ser un valor de punto flotante (coma flotante) o un nmero entero. la direccin donde se almacena el resultado de la instruccin Esta direccin puede ser un valor de punto flotante (coma flotante) o un nmero entero. la direccin de la estructura de control en la zona de control (R) de la memoria del procesador. El procesador almacena informacin, tal como la longitud, la posicin y el estado, y usa esta informacin para ejecutar la instruccin. el nmero de palabras en el archivo (1-1000) indica el elemento que la instruccin usa actualmente.
control
longitud posicin

Para usar la instruccin STD correctamente, el programa de lgica de escalera debe examinar los bits de estado en la estructura de control. Estos bits se direccionan mediante mnemnicos.
Error .ER (bit 11)
4-30
Importante: La instruccin STD calcula la desviacin estndar usando el punto flotante (coma flotante) independientemente del tipo especificado para los parmetros de archivo o destino. ATENCION: La instruccin STD manipula el valor de offset almacenado en S:24. Asegrese de monitorear o cargar el valor de offset que desea antes de usar una direccin indexada. De lo contrario, es posible que ocurra una operacin inesperada de la mquina, lo cual puede causar daos al equipo o lesiones corporales.
Ejemplo:
I:012 ] 10 ] ] ] STD STANDARD DEVIATION File Destination Control Length Position R6:0 ] EN R6:0 ] DN
EN
#N7:1 N7:0 R6:0 4 0 O:010 5 O:010 7 R6:0 RES
DN
Si el bit 10 de la palabra de entrada 12 est establecido, la instruccin STD est habilitada. Los elementos N7:1, N7:2, N7:3 y N7:4 se usan para calcular la desviacin estndar. Cuando el clculo se completa, el bit 7 de la palabra de salida 10 se establece. La instruccin RES restablece los bits de estado del archivo de control R6:0.
4-31
Substract (SUB)
Descripcin:
SUB SUBTRACT Source A Source B Destination
Use la instruccin SUB para restar un valor (origen A) de otro valor (origen B) y colocar el resultado en el destino. El origen A y el origen B pueden ser valores o direcciones que contienen valores. La tabla 4.V muestra los indicadores de estado para la instruccin SUB. Importante: La instruccin SUB se ejecuta una vez durante cada escn siempre que el rengln sea verdadero. Si desea que los valores se resten una sola vez, incluya el comando ONS (vea el captulo 13).
Tabla 4.V Actualizacin de los indicadores de estado aritmticos para una instruccin SUB
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) The Processor: se establece si se genera un acarreo negativo; de lo contrario, se restablece se establece si se genera un underflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
Ejemplo:
I:012 ] 10 ] SUB SUBTRACT Source A Source B Destination N7:3 N7:4 N7:20
Si el bit 10 de la palabra de entrada 12 est establecido, reste el valor en N7:4 del valor en N7:3 y almacene el resultado en N7:20.
4-32
Tangent (TAN) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
TAN TANGENT Source Destination
Use la instruccin TAN para hallar la tangente de un nmero (origen en radianes) y almacenar el resultado en el destino. La tabla 4.W muestra los indicadores de estado para la instruccin TAN. El valor en el origen debe ser mayor o igual a -102943.7 y menor o igual a 102943.7. Si no se encuentra dentro de este rango, el procesador devuelve un resultado !INF! en el destino. El valor resultante en el destino siempre es un nmero real. Importante: Para obtener mejor precisin, el dato del origen debe ser mayore o igual a 2 y menor o igual a 2.
Tabla 4.W Actualizacin de los indicadores de estado aritmticos para una instruccin TAN
Ejemplo:
I:012 ] 10 ] TAN TANGENT Source Destination F8:15 0.7853982 F8:16 1.000000
Si el bit 10 de la palabra de entrada 12 est establecido, halle la tangente del valor en F8:15 y almacene el resultado en F8:16.
4-33
X to the Power of Y (XPY) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
XPY X TO POWER OF Y Source A Source B Destination
Use la instruccin XPY para elevar un valor (origen A) a una potencia (origen B) y almacenar el resultado en el destino. Si el valor en el origen A es negativo, el exponente (fuente B) debe ser un valor entero. Si el exponente no es un nmero entero (por ejemplo, si es un valor de punto flotante [coma flotante]), el bit de overflow se establece y el valor absoluto de la base se usa en este clculo. La tabla 4.X muestra los indicadores de estado para la instruccin XPY. La instruccin XPY usa el algoritmo siguiente: XPY = 10 ** (Y * algoritmo (X)) Si cualquiera de las operaciones intermedias en este algoritmo produce un overflow, el bit de fallo menor aritmtico (S:10/14) se establece. El bit del indicador de estado aritmtico se establece solamente si el resultado es un overflow. Importante: Tome en cuenta de que x0 es igual a 1 y 0x es igual a 0. Para los nmeros de punto flotante (coma flotante), 00 es igual a !NAN! (un valor matemtico no vlido) y para los nmeros enteros, 00 es igual a -1.
Tabla 4.X Actualizacin de los indicadores de estado aritmticos para una instruccin XPY
Ejemplo:
I:012 ] 10 ] XPY X TO POWER OF Y Source A Source B Destination N7:4 5 N7:5 2 N7:6 25
Si el bit 10 de la palabra de entrada 12 est establecido, halle el valor en N7:4, elvelo a la potencia del valor en N7:5 y almacene el resultado en N7:6.
4-34
Notas:
Captulo

Cmo usar las instrucciones lgicas
Estas instrucciones (tabla 5.A) realizan operaciones lgicas.
Tabla 5.A Instrucciones lgicas disponibles
Use esta instruccin: AND NOT OR XOR Que se encuentra en la pgina: 5-2 5-3 5-4 5-5
Si desea: realizar una operacin AND realizar una operacin NOT realizar una operacin OR realizar una operacin XOR
Los parmetros que usted introduce son constantes de programa o direcciones lgicas directas. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.

Los bits de estado aritmticos se encuentran en los bits 0-3 de la palabra 0 del archivo de estado (S) del procesador. La tabla 5.B muestra los indicadores de estado:
Tabla 5.B Indicadores de estado aritmticos
5-2
AND Operation (AND)

Descripcin:
AND BITWISE AND Source A Source B Destination
Use la instruccin AND para realizar una operacin AND usando los bits en las dos direcciones de origen.
Tabla 5.C Tabla de verdad para una operacin AND
Origen A 0 1 0 1 Origen B 0 0 1 1 Resultado 0 0 0 1
Tabla 5.D Actualizacin de los indicadores de estado aritmticos para una instruccin AND
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El procesador: siempre se restablece siempre se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el bit ms significativo est establecido; de los contrario, se restablece
Ejemplo:
I:012 AND AND Source A Source B Destination N9:3 N10:4 N12:3
[
10
Si el bit 10 de 12,palabrais set, the processor establecido, el procesador realiza If input word la bit 10 de entrada 12 est performs an AND una operacinN9:3 and N9:3 y and stores the result in N12:3. en N12:3. operation on AND en N10:4 N10:4 y almacena el resultado
Origen AA Source N9:3 N9:3 Origen BB Source N10:4 N10:4 Destino Destination N12:3 N12:3
0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1
0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
5-3
NOT Operation (NOT)

Descripcin:
NOT NOT Source Destination
Use la instruccin NOT para realizar una operacin NOT usando los bits en la direccin de origen. Esta operacin tambin se conoce como una inversin de bit. Importante: La instruccin NOT no est disponible en los procesadores PLC-5/15 de serie A.
Tabla 5.E Tabla de verdad para una operacin NOT
Origen 0 1 Resultado 1 0
Tabla 5.F Actualizacin de los indicadores de estado aritmticos para una instruccin NOT
Ejemplo:
I:012 NOT
[
10
SiIfel bit 10 de la palabra is set, the processorestablecido, el procesador realiza input word 12, bit 10 1de entrada 2 est performs a una operacin NOTN9:3 and y almacena el resultado en N10:4. NOT operation on en N9:3 stores the result in N10:4
NOT Source Destination N9:3 N10:4
Origen Source N9:3 N9:3 Destino Destination N10:4 N10:4
0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1
5-4
OR Operation (OR)
Descripcin:
OR BITWISE INCLUSIVE OR Source A Source B Destination
Use la instruccin OR para realizar una operacin OR usando los bits en los dos orgenes (constantes o direcciones).
Tabla 5.G Tabla de verdad para una operacin OR
Origen A 0 1 0 1 Origen B 0 0 1 1 Resultado 0 1 1 1
Tabla 5.H Actualizacin de los indicadores de estado aritmticos para una instruccin OR
Ejemplo:
I:012 OR
SiIfel bit 10 de la palabra is set, the processorestablecido, el de entrada 12 est performs input word 12, bit 10 procesador realiza una operacin ORand N9:3 y the y an OR operation on N9:3 and N10:4 en stores N10:4 almacena N12:3. result in el resultado en N12:3. Origen A Source A N9:3 N9:3 Origen B Source B N10:4 N10:4
[
10
INCLUSIVE OR Source A Source B Destination N9:3 N10:4 N12:3
0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1
Destino Destination N12:3 0 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 N12:3
5-5
Exclusive OR Operation (XOR)

Descripcin:
XOR BITWISE EXCLUSIVE OR Source A Source B Destination
Use la instruccin XOR para realizar una operacin O exclusivo con el uso de los bits en los dos orgenes (constantes o direcciones).
Tabla 5.I Tabla de verdad para una operacin XOR
Fuente A 0 1 0 1 Fuente B 0 0 1 1 Resultado 0 1 1 0
Tabla 5.J Actualizacin de los indicadores de estado aritmticos para una instruccin XOR
Ejemplo:
I:012 XOR
Si el bit 10 de la palabra de entrada 12 est establecido, el If input word 12, bit 10 is set, the processor performs procesador realiza una operacin XOR en N9:3 y N10:4 y an XOR operation on N9:3 and N10:4 and stores the almacenaN12:3. result in el resultado en N12:3. Origen A Source A N9:3 N9:3 Origen B Source B N10:4 N10:4 Destino Destination N12:3 N12:3
[
10
EXCLUSIVE OR Source A Source B Destination N9:3 N10:4 N12:3
0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1
5-6
Notas:
Captulo

Cmo usar las instrucciones de conversin
Las instrucciones de conversin convierten los nmeros enteros en BCD y convierte BCD en nmeros enteros (con el uso de TOD y FRD). Por ejemplo, use TOD y FRD para seales hacia/desde los dispositivos de E/S BCD, para fines de visualizacin en pantalla o para la compatibilidad de nmeros con los procesadores de la familia PLC-2. Tambin puede convertir los radianes en grados y grados en radianes (con el uso de DEG y RAD). Por ejemplo, puede usar DEG y RAD con instrucciones trigonomtricas (vea el captulo 4). La tabla 6.A indica las instrucciones de conversin disponibles.
Tabla 6.A Instrucciones de conversin disponibles
Si desea: Convertir de nmero entero en BCD Convertir de BCD en nmero entero Convertir radianes en grados Convertir grados en radianes Use esta instruccin: TOD FRD DEG* RAD* Que se encuentra en la pg.: 6-2 6-2 6-3 6-4
* Estas instrucciones son compatibles con los procesadores PLC-5 con caractersticas mejoradas solamente.
Los parmetros que usted introduce son constantes de programa o direcciones lgicas de los valores que desea. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.

Los indicadores de estado aritmticos se encuentran en los bits 0-3 de la palabra 0 del archivo de estado (S2) del procesador. La tabla 6.B muestra los indicadores de estado:
Tabla 6.B Indicadores de estado aritmticos
6-2
Convert to BCD (TOD)

Descripcin:
TOD TO BCD Source Destination
Use la instruccin TOD para convertir un valor entero en un valor BCD. Si el valor entero es mayor que 9999, el procesador almacena 9999 y establece el bit de overflow. Si el valor entero es negativo, el procesador almacena 0 en el destino y establece los bits de overflow y estado de cero.
Tabla 6.C Actualizacin de los indicadores de estado aritmticos para una instruccin TOD
Con este bit: Acarreo (C) Overflow (V) El procesador: siempre se restablece se establece si el valor entero se encuentra fuera del rango 0-9999; de lo contrario, se restablece se establece si el valor de destino es negativo o cero; de lo contrario, se restablece siempre se restablece
Cero (Z)
Signo (S)
Ejemplo:
I:012 ] 10 ] TOD TO BCD Source Destination N7:3 D9:3
Si el bit 10 de la palabra de entrada 12 est establecido, convierta el valor en N7:3 a un valor BCD y almacene el resultado en D9:3.
Convert from BCD (FRD)

Descripcin:
FRD FROM BCD Source Destination
Use la instruccin FRD para convertir un valor BCD en un valor entero. Convierta los valores BCD en valores enteros antes de manipular los valores con lgica de escalera puesto que el procesador considera los valores BCD como valores enteros. El valor BCD real se puede perder o distorsionar.
Tabla 6.D Actualizacin de los indicadores de estado aritmticos para una instruccin FRD
Con este bit: Acarreo (C) Overflow (V) cero (Z) Signo (S) El procesador: siempre se restablece siempre se restablece se establece si el valor de destino es cero; de lo contrario, se restablece siempre se restablece
6-3
La instruccin FRD convertir un nmero no decimal sin una condicin de error. Por ejemplo, si C est en el origen, se convierte en 12, aunque C no sea un nmero decimal no vlido.
Ejemplo:
I:012 ] 10 ] FRD FROM BCD Source Destination D9:3 N7:3
Si el bit 10 de la palabra de entrada 12 est establecido, convierta el valor en D9:3 en un valor entero y almacene el resultado en N7:3.
Degree (DEG) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
DEG RADIANS TO DEGREE Source Destination
Use la instruccin DEG para convertir los radianes (origen) en grados y almacenar el resultado en el destino (origen multiplicado por 180/).
Tabla 6.E Actualizacin de los indicadores de estado aritmticos para una instruccin DEG
Ejemplo:
I:012 ] 10 ] DEG RADIANS TO DEGREE Source Destination F8:7 0.7853982 F8:8 45
Si el bit 10 de la palabra de entrada 12 est establecido, convierta el valor en F8:7 a grados y almacene el resultado en F8:8.
6-4
Radian (RAD) (procesadores PLC-5 con caractersticas mejoradas solamente)

Descripcin:
RAD DEGREES TO RADIANS Source Destination
Use la instruccin RAD para convertir grados (origen) en radianes y almacenar el resultado en el destino (origen multiplicado por /180).
Tabla 6.F Actualizacin de los indicadores de estado aritmticos para una instruccin RAD
Ejemplo:
I:012 ] 10 ] RAD DEGREES TO RADIANS Source Destination N7:9 45 F8:10 0.7853982
Si el bit 10 de la palabra de entrada 12 est establecido, convierta el valor en N7:9 a radianes y almacene el resultado en F8:10.
Captulo

Cmo usar las instrucciones para modificar y mover bits
Las instrucciones para modificar y mover bits le permiten modificar y mover bits. La tabla 7.A indica las instrucciones de mover disponibles.
Tabla 7.A Instrucciones disponibles para modificar y mover bits
Que se encuentra en la pgina: 7-2 7-3 7-4
Si desea:
Mover bits dentro de una palabra o entre palabras
BTD
Copiar el valor en una palabra a otra palabra MOV Copiar la porcin deseada de un valor de 16 bits enmascarando el resto del valor MVM
Estas instrucciones operan en nmeros enteros, binarios o de punto flotante (coma flotante) de 16 bits para mover o copiar bits entre palabras. La instruccin MVM usa una mscara para pasar o bloquear los bits de datos del origen. Una mscara pasa los datos cuando los bits de mscara estn establecidos (1). Una mscara bloquea los datos cuando los bits de mscara estn restablecidos (0). La mscara debe tener el mismo tamao de palabra que el origen y el destino. El procesador no redondea correctamente los nmeros menor que -1 cuando redondea los nmeros de punto flotante (coma flotante) durante el movimiento a una palabra de nmero entero. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.
7-2
Bit Distribute (BTD)

Descripcin:
BTD BIT FIELD DISTRIB Source Source bit Destination Destination bit Length
La instruccin BTD es una instruccin de salida que mueve hasta 16 bits de datos dentro de una palabra o entre palabras. No se cambia el origen. La instruccin sobrescribe el destino con los bits especificados. Si la longitud del campo de bits sobrepasa la palabra de destino, el procesador no guarda los bits de overflow. Estos bits de overflow se pierden. No continan en la prxima palabra. Durante cada escn, cuando el rengln que contiene la instruccin BTD es verdadero, el procesador mueve el campo de bits desde la palabra de origen a la palabra de destino. Para mover los datos dentro de una palabra, introduzca la misma direccin para el origen y destino.

Es necesario proporcionar al procesador la informacin siguiente para programar la instruccin BTD:
Parmetro: Origen Bit de origen Destino Definicin: la direccin de la palabra de origen en un archivo binario o de nmero entero. El origen no se cambia. el nmero del bit (nmero de bit inferior) en la palabra de origen a partir del cual se inicia el movimiento. la direccin de la palabra de destino en un archivo binario o de nmero entero. La instruccin sobrescribe los datos ya almacenados en el destino. el nmero del bit (nmero de bit inferior) en la palabra de destino a partir del cual el procesador comienza a copiar los bits desde la palabra de origen. el nmero de bits que se deben mover.
Bit de destino
Longitud
Ejemplo: Cmo mover bits dentro de una palabra

BTD BIT FIELD DISTRIB Source Source bit Destination Destination bit Length N70:22 3 N70:22 10 6 15
Bit de destino Destination Bit N70:22/10 N70:22/10

08 07
BitSource Bit de origen N70:22/3 N70:22/3

00 N70:22
1 0 1 1 0 1
1 0 1 1 0 1
13384
7-3
Ejemplo: Cmo mover bits entre palabras

BTD BIT FIELD DISTRIB Source Source bit Destination Destination bit Length N7:20 3 N7:22 5 10 15 15 08 07
Bit de origen Source Bit N70:20/3 N7:020/3

00 N7:20
0 1 1 1 0 1 1 1 0 1 Bit de destino Destination Bit N70:22/5 N7:022/5

08 07 00
0 1 1 1 0 1 1 1 0 1
N7:22
13384
Importante: Los bits se pierden si sobrepasan el final de la palabra de origen. Los bits no continan en la prxima palabra superior.
Move (MOV)
Descripcin:
MOV MOVE Source Destination
La instruccin MOV es una instruccin de salida que copia la direccin de origen a un destino. La instruccin mueve los datos durante cada escn siempre que el rengln permanezca verdadero. La Tabla 7.B describe cmo el procesador actualiza los indicadores de estado aritmticos.
Tabla 7.B Actualizacin de los indicadores de estado aritmticos para la instruccin MOV
Con este bit: Acarreo (C) Overflow (V) El procesador: siempre se restablece se establece si se genera un overflow durante la conversin de punto flotante (coma flotante) en nmero entero; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
Cero (Z) Signo (S)
Ejemplo:
MOV MOVE Source Destination N7:0 N7:2
Es necesario proporcionar al procesador la informacin siguiente para programar esta instruccin:

Parmetro: origen Definicin: es una constante de programa o direccin de datos de la cual la instruccin lee una imagen del valor. Tambin puede usar un smbolo siempre que el nombre del smbolo tenga ms de 1 carcter. El origen no se cambia. la direccin de datos a la cual la instruccin escribe el resultado de la operacin. La instruccin sobrescribe los datos almacenados en el destino.
destino
7-4
Masked Move (MVM)

Descripcin:
MVM MASKED MOVE Source Mask Destination
La instruccin MVM es una instruccin de salida que copia el origen a un destino y permite que porciones de los datos se enmascaren. La instruccin mueve los datos durante cada escn siempre que el rengln permanezca verdadero. Usted puede usar la instruccin MVM para copiar valores de imagen de E/S, binarios o enteros. Por ejemplo, use la instruccin MVM para extraer los datos de bit tales como los bits de estado o control de un elemento que contiene datos de bit y palabra. La Tabla 7.C describe cmo el procesador actualiza los indicadores de estado aritmticos.
Tabla 7.C Actualizacin de los indicadores de estado aritmticos para la instruccin MVM
Con este bit: Acarreo (C) Overflow (V) Cero (Z) Signo (S) El procesador: siempre se restablece siempre se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece

Es necesario proporcionar al procesador la informacin siguiente para programar esta instruccin:
Parmetro: Origen Mscara Definicin: una constante de programa o direccin de datos de la cual la instruccin lee una imagen del valor. El origen no se cambia. una direccin o valor hexadecimal que especifica qu bits se deben pasar o bloquear. Es necesario establecer (1) los bits de mscara para mover datos. Los datos movidos sobrescriben los datos de destino. No se modifican los btis en el destino correspondientes a ceros en la mscara. Si desea que el programa de lgica de escalera cambie el valor de mscara, almacene la mscara en la direccin de datos. Cuando introduzca un valor en este campo, asegrese de incluir el tipo de datos, el nmero de archivo y el nmero de palabra. Por ejemplo, escriba
B100:0.
De lo contrario, introduzca un valor hexadecimal para un valor de mscara constante. Por ejemplo, escriba F800. Destino la direccin de datos a la cual la instruccin escribe el resultado de la operacin. La instruccin sobrescribe los datos almacenados en el destino.
7-5
Ejemplo:
MVM MASKED MOVE Source Mask Destination N7:0 1111000011110000 N7:2
Destino Destination Antes de mover N7:2 N7:2 Before Move

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Origen Source N7:0 N7:0

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Mscara Mask F0F0 F0F0

1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
Destino Destination Despus de mover N7:2 N7:2 After Move

0 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1
13360
7-6
Notas:
Captulo

Conceptos de operacin de archivo
Este captulo presenta los conceptos de operacin en bloques para las instrucciones de Aritmtica y lgica de archivos (FAL) y Bsqueda y comparacin de archivos (FSC). La instruccin FAL realiza operaciones aritmticas y lgicas en bloques de palabras. La instruccin FSC realiza operaciones de comparacin en bloques de palabras. Vea el captulo 9 para obtener informacin especfica acerca de las instrucciones FAL y FSC. Vea el Apndice C para obtener informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por la instruccin tratada en este captulo.

FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression EN DN ER
Es necesario proporcionar al procesador la informacin siguiente para introducir una instruccin de archivo:
Parmetro: Control Definicin: la direccin de la estructura de control en un archivo de tipo control (R). El procesador usa esta informacin para ejecutar la instruccin. Vea Cmo usar la estructura de control en la pgina 8-2. el nmero de palabras en el bloque de datos en el cual la instruccin de archivo opera. Introduzca cualquier nmero decimal entre 1-1000. la palabra actual dentro del bloque de datos a la cual el procesador obtiene acceso. Generalmente se introduce un cero para comenzar al inicio de un bloque. el nmero de palabras de archivo en que se opera durante cada escn del rengln en el programa. El modo permite que se distribuya la operacin en el bloque completo de palabras. Especifique uno de los siguientes: para el modo Todo, escriba A para el modo Numrico, escriba un nmero decimal (1-1000) para el modo Incremental, escriba I Vea Cmo seleccionar los modos de operacin de bloques en la pgina 8-5 para obtener ms informacin acerca de los diferentes modos. la direccin en la cual el procesasdor almacena el resultado de la operacin. La instruccin se convierte en el tipo de datos especificado por la direccin de destino. contiene direcciones, constantes de programa y operadores que especifican el origen de datos y las operaciones que se deben realizar. Si se introduce el prefijo de ndice (numrico) para una direccin de destino o expresin, el procesador lo acepta como la direccin de la primera palabra de un bloque en que se debe operar. El procesador asigna y usa el valor de offset en el estado de mdulo para procesar la direccin de bloque. Si se elimina el prefijo numrico, el procesador lo acepta como la direccin de una sola tarea en que se debe operar.
Longitud Posicin
Modo
Destino
Expresin
8-2
Importante: Asegrese de que el valor del ndice (positivo o negativo) no cause que la direccin indexada sobrepase el lmite del tipo de archivo. El procesador no verifica esto a no ser que se use una direccin indirecta indexada o se exceda la zona de memoria de la tabla de datos. Si la direccin indexada sobrepasa la zona de la tabla de datos, el procesador inicia un error de tiempo de ejecucin y establece un fallo mayor. El procesador no verifica si la direccin indexada cruza los tipos de archivo, tales como N7 a N8. ATENCION: Las instrucciones con un smbolo # en una direccin manipulan el valor de offset almacenado en S:24. Asegrese de monitorear o cargar el valor de offset que desea antes de usar una direccin indexada. De lo contrario, puede ocurrir una operacin inesperada de la mquina, lo cual pued resultar en daos al equipo o lesiones corporales.
Vea el captulo que describe el direccionamiento de los archivos de la tabla de datos en el manual del usuario del software para obtener ms informacin acerca del direccionamiento indexado.
Cmo usar la estructura de control
La estructura de control (tipo de archivo R) controla la operacin de la instruccin de archivo. Esta estructura es similar a un contador y controla el archivo segn longitud y posicin as como segn los bits de estado y control (Figura 8.1). Usted introduce la direccin de estructura de control (por ejemplo, R6:0) en el campo de control cuando programa una instruccin FAL o FSC.
Figura 8.1 Ejemplo de archivo de control R6:0
Memoria Memory Estado Status Longitud Length Posicin Position Estado Status Longitud Length Posicin Position Estado Status Longitud Length Posicin Position
13370
Direccin de estructura de Control Structure Address control
R6:0
R6:1
R6:2
ATENCION: No use la misma direccin de control para ms de una instruccin. La duplicacin de una direccin de control puede resultar en una operacin inesperada con la posibilidad de causar daos al equipo y/o lesiones corporales.
8-3
La estructura de control almacena la informacin siguiente: Bits de estado Longitud (.LEN) del bloque (1-1000 palabras) Posicin (.POS) de las palabras en que el procesador opera La instruccin FAL y la instruccin FSC tienen su proprio conjunto de bits de estado. El captulo 9 presenta una descripcin de estos bits de estado para las instrucciones FAL y FSC.
Cmo manipular los datos de archivo
Las manipulaciones de datos tpicas con las instrucciones de archivo incluyen: Copiar datos de una palabra de origen a un bloque de destino un bloque de origen a un bloque de destino un bloque de origen a una palabra de destino Operar en datos desde mltiples orgenes tales como palabras de origen bloques de origen Almacenar el resultado en un bloque de destino una palabra de destino
El prefijo # de una direccin de destino o expresin la establece como la primera palabra de un bloque en que se debe operar. La ausencia del prefijo # establece la direccin como la direccin de una sola palabra en que se debe operar.
FAL FILE ARITH/LOGICAL Control Length Position Mode Dest Expression FAL FILE ARITH/LOGICAL Control Length Position Mode Dest Expression FAL FILE ARITH/LOGICAL Control Length Position Mode Dest Expression R6:5 4 0 ALL #N28:0 #N27:3 R6:5 4 0 ALL N28:0 #N27:3 EN R6:5 4 0 ALL #N28:0 N27:3 DN ER
El prefijo # de la direccin de destino y la ausencia de un prefijo # de para direccin de expresin define sta como una operacin de palabra a bloque.
EN DN ER
La ausencia de un prefijo # para la direccin de destino y el prefijo # para la direccin de expresin define sta como una operacin de bloque a palabra.
EN DN ER
El prefijo # para la direccin de destino y el prefijo # para la direccin de expresin define sta como una operacin de bloque a bloque.
8-4
El ejemplo siguiente muestra las manipulaciones genricas de datos usadas con las instrucciones de archivo (E = expresin, D = destino, x = operacin).
Cmo mover datos Moving Data
E D E D E D
Palabra a bloque Word to Block
Bloque a bloque Block to Block
Bloque a palabra Block to Word
Cmo operar on Data Operating en datos

E D E D
Bloque Block
xx E
Palabra Word
== Result Resultado
Palabra Word
x x
Bloque Block
= Resultado = Result
Palabra Word
xx E
Palabra Word
Bloque Block
x Bloque Block E
Palabra Word
x x
Bloque Block
= Result = Resultado
Bloque Block
x D
Palabra Word
Bloque Block
Bloque Block
= = Result Resultado
16617a
8-5
Cmo seleccionar los modos de operacin de bloque
El modo bloque indica al procesador cmo distribuir la operacin de bloque durante uno o ms escanes de programa. Seleccione uno de los modos siguientes:
Modo Todo
En el modo Todo, se opera en el archivo entero antes de continuar al prximo rengln del programa. Escriba A para el parmetro de modo cuando introduzca la instruccin.
Archivo de datos Data File Palabra Word Un Scan One escn
512
Archivo File 14 Word de palabra 14
525
16639
La operacin comienza cuando el rengln va de no verdadero a verdadero. El valor de posicin (.POS) en la estructura de control indica la palabra en el bloque de datos que la instruccin est usando actualmente. La operacin se detiene cuando la funcin se completa o cuando el procesador detecta un error. El siguiente diagrama de temporizacin muestra la relacin entre los bits de estdo y la operacin de instruccin. Cuando la ejecucin de la instruccin se completa, el bit de efectuado se activa. Los bits de efectuado y habilitacin no se desactivan y el valor de posicin no se pone en cero hasta que las condiciones de rengln ya no son verdaderas. Slo entonces una transicin de no verdadero a verdadero de las condiciones de rengln puede activar otra operacin.
Un One escn de program programa scan Condicin delrung that controla Condition of rengln que la instruccin de archivo/bloque controls file/block instruction Habilitacin(bit 15) Enable (bit 15) Efectuado (bit(bit 13) Done 13)
Ejecucin deof the instruction Execution la instruccin Operacin completada Operation complete
El procesador desactiva The processor turns los bits de bits and off status estado y pone a cero el valor de zeroes position value. posicin.
16640
8-6
Modo numrico
El modo numrico distribuye la operacin de archivo durante varios escanes de programa. Para seleccionar el modo numrico, introduzca el nmero de palabras por escn (1-1000) para el parmetro de modo cuando introduzca la instruccin de archivo. El nmero de palabras introducido debe ser menos o igual a la longitud del archivo. La ejecucin se activa cuando las condiciones de rengln van de no verdadero a verdadero. Una vez activada, la instruccin se ejecuta continuamente cada vez que el rengln se escanea en el programa durante el nmero de escanes necesarios para completar la operacin en todo el archivo. Una vez activada, la lgica de escalera del rengln puede cambiarse repetidamente sin interrumpir la ejecucin de la instruccin. Cada vez que el rengln se escanea, la instruccin opera en el nmero de palabras igual a la velocidad que usted introdujo para el valor de modo. La instruccin contina hasta que ha operado en el nmero de palabras que especific segn el valor de longitud. Durante el ltimo escn del rengln, es posible que el procesador opere en menos que el nmero de palabras introducidas.
Palabra File de Word archivo
512
Escn 1 Scan #1
5 5 words palabras Escn#1 Scan 1 Bloque de 14 14-Word Block palabras Escn 2 Scan #2 4 palabras Remaining restantes 4 words 5 palabras 5 words
521 522 525
16641
516 517
Escn 2 Scan #2
Escn 3 Scan #3
Escn#3 Scan 3
Importante: Evite usar los resultados de una instruccin de archivo que opere en modo numrico hasta que el bit de efectuado se establezca puesto que los datos no estarn completos. El siguiente diagrama de temporizacin muestra la relacin entre los bits de estado y la operacin de instruccin.
El rengln es verdadero true at completion Rung is despus de completarse la operacin Mltiples escanes de Multiple program programa scans Condicin del rengln que Condition of rung that controla la instruccin de controls archivo file instruction Habilitacin(bit 15) Enable (bit 15) Efectuado(bit 13) Done (bit 13) El rengln no esRung is notdespus completion verdadero true at de completarse la operacin Mltiples escanes de Multiple programa program scans
ExecutionEjecucin de la of instruction instruccin

Operacin completada Operation complete El procesador desactiva los The processor turns off bits de habilitacin bit and enable and done y efectuado y pone value. el zeroes position a cero valor de posicin. Operacin completada Operation complete El procesador The processor desactiva el bit de turns off done efectuado y pone abit and zeroes cero el valor de position posicin. value.
16642
8-7
Cuando concluye la ejecucin de la instruccin, el bit de efectuado se activa. Si el rengln es verdadero despus de completarse la operacin, los bits de habilitacin y efectuado no se desactivan hasta que el rengln ya no es verdadero. Cuando el rengln ya no es verdadero, estos bits se desactivan y el valor de posicin se pone a cero. Si el rengln no es verdadero despus de completarse la operacin, el bit de habilitacin se desactiva inmediatamente y, un escn despus de desactivarse el bit de habilitacin, el bit de efectuado se desactiva y el valor de posicin se pone a cero. Slo despus de desactivarse los bits de habilitacin y efectuado es posible que una transicin de no verdadero a verdadero de las condiciones del rengln pueda activar otra operacin.
Modo incremental
El modo incremental manipula una palabra del archivo cada vez que el rengln va de no verdadero a verdadero. Escriba I para el parmetro de modo cuando introduzca la instruccin.
Operacin de 1 pal. 1-Word Operation Operacin de 1 pal. 1-Word Operation Operacin de 1 pal. 1-Word Operation Archivo Word File de palabra Operacin de 1 pal. 1-Word Operation Palabra de archivo File Word Palabra Word #00 Palabra Word #11 Palabra Word #22 Palabra Word #3 3 Archivo de File palabra Word
Habil. del 1er rengln
512 513 514 515
1st Rung Enable 3rd Rung Enable
Habil. del 2 rengln 2nd Rung Enable Habil. del 3er rengln
Palabra 12 Word #12 Palabra#13(ltima palabra) Word 13 (last word)
524 525
Habil. de rengln 14 14th Rung Enable
16
El siguiente diagrama de temporizacin muestra la relacin entre los bits de estado y la operacin de la instruccin.
Uno o ms One or more escanes de program programa scans Condicin del rengln que Condition of rung that controla la instruccin de controls file instruction archivo Habilitacin(bit 15) Enable (bit 15) Efectuado (bit 13) Done (bit 13) Ejecucin de la Execution of instruction instruccin El procesador desactiva el bit de The processor habilitacin turns off enable bit. Operacin concluida Operation complete ElThe processor turns procesador desactiva el bit de efectuado y off a cero el and pone status bitsvalor de zeroes posicin.position value.
16644
8-8
La ejecucin ocurre solamente durante un escn del programa en que el rengln va de no verdadero a verdadero. Cada vez que esto ocurre, se opera en una palabra solamente. El bit de habilitacin se activa cuando la lgica de escalera del rengln es verdadera. El bit de efectuado se activa cuando se ha operado en la ltima palabra en el archivo. Cuando se ha operado en la ltima palabra en el archivo y el rengln va de verdadero a no verdadero, los bits de habilitacin y efectuado se desactivan y el valor de posicin se pone a cero. Si el rengln permanece verdadero durante ms de un escn de programa, el archivo de instruccin no se ejecuta en los escanes siguientes a la transicin. Importante: Si se opera en un archivo entero, evite usar los resultados de una instruccin de archivo/bloque mediante el modo incremental hasta que el bit de efectuado se active (los datos estarn incompletos).
Caso especial modo numrico con palabras por escn = 1

La diferencia entre el modo numrico con una velocidad de 1 palabra por escn y el modo incremental es: El modo numrico con cualquier nmero de palabras por escn requiere solamente una transicin de no verdadero a verdadero para la ejecucin continua de la instruccin hasta completarse la operacin en todo el archivo. El modo incremental requiere una transicin de renglon de no verdadero a verdadero para cada palabra en el archivo.
Captulo

Cmo usar las instrucciones de archivo
Las instrucciones de archivo realizan operaciones en datos de archivo y datos de archivo de comparacin. La Tabla 9.A indica las instrucciones de archivo disponibles.
Tabla 9.A Instrucciones de archivo disponibles
Que se encuentra en la pgina: 9-2
Si desea:
Use esta operacin:
Realizar operaciones aritmticas, lgicas, de desplazamiento y de funcin en los datos de archivo Realizar operaciones de bsqueda y comparacin en los datos de archivo Copiar el contenido de un archivo a otro archivo Llenar un archivo con valores especficos
FAL
FSC COP FLL
9-14 9-19 9-20
Si no lo ha hecho ya, repase los conceptos bsicos de la operacin de archivo en el captulo anterior. Vea el manual del usuario del software para obtener ms informacin acerca de cmo usar las direcciones indexadas. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los valores/tipos de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.
9-2
File Arithmetic and Logic (FAL)
La instruccin FAL realiza operaciones de copiar, aritmticas, lgicas y de funcin en los datos almacenados en los archivos. La instruccin FAL realiza las mismas operaciones que la instruccin CPT. La diferencia es que la instruccin FAL realiza operaciones en palabras mltiples y la instruccin CPT manipula palabras nicas. La instruccin FAL es una instruccin de salida que realiza las operaciones definidas por direcciones de origen y operadores que usted escribe en la expresin. La instruccin escribe los resultados en una direccin de destino. Seleccione cmo el procesador distribuye la operacin durante uno o ms escanes de programa mediante el modo de instruccin. Vea el captulo 8 para obtener ms informacin acerca de los modos de operacin de archivos. La instruccin FAL convierte automticamente el tipo de datos en las direcciones de origen a el tipo de datos que usted especifica en la direccin de destino. Puede usar esta instruccin para realizar operaciones como stas: poner a cero un archivo copiar datos de un archivo a otro efectuar clculos aritmticos o lgicos en datos almacenados en archivos descargar un archivo de cdigos de error uno por uno para la visualizacin en pantalla ATENCION: Las instrucciones con un signo # en una direccin manipulan el valor de offset almacenado en S:24. Asegrese de monitorear o cargar el valor de offset que desea antes de usar una direccin indexada. De lo contrario, puede ocurrir una operacin inesperada de la mquina, con posibles daos al equipo y/o lesiones corporales.
Descripcin:
FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression EN DN ER
9-3
Tabla 9.B Operaciones FAL

Tipo Copiar Operador ninguno Descripcin copiar de A a B Ejemplo de operacin introduzca la direccin de origen en la expresin; introduzca la direccin de destino en el destino 0 (introduzca 0 para la expresin) 2+3 2+3+7
Poner a cero Aritmtico
ninguno +
poner a cero un valor sumar
(Procesadores PLC-5 con caractersticas mejoradas solamente)
restar
12 5 (12 5) 1
multiplicar
5*2 6 * (5 * 2)
dividir
24 | 6 (24 | 6) * 2
SQR **
cambiar signo raz cuadrada exponencial (x a la potencia de y) funcin Y funcin O funcin O exclusivo complemento bit a bit convertir de BCD en binario convertir de binario en BCD
N7:0 SQR N7:0 10**3 (Procesadores PLC-5 con caractersticas mejoradas solamente) D9:3 AND D10:4 D9:4 OR D9:5 D10:10 XOR D10:11 NOT D9:4 FRD D14:0 TOD N7:0
Bit a bit
AND OR XOR NOT
Conversin
FRD TOD
9-4

Examine los bits de estado de control en el elemento de control para usar la instruccin FAL correctamente. Estos bits se direccionan mediante mnemnicos:
Este bit: Habilitacin .EN (bit 15) Se establece: mediante una transicin de falso a verdadero e indica que la instruccin est habilitada. En el modo incremental, el bit .EN sigue a la condicin del rengln. En los modos Numrico y Todo (ALL), el bit .EN permanece establecido hasta que la instruccin completa su operacin, independientemente de la condicin del rengln. El bit .EN se restablece cuando el rengln se hace falso y la instruccin completa su operacin. despus de que la instruccin ha operado en el ltimo conjunto de palabras. Si la instruccin es falsa cuando se completa en el modo numrico, restablece el bit .DN un escn de programa despus de completarse la operacin. Si la instruccin es verdadera cuando se completa la operacin, el bit .DN se restablece cuando la instruccin se hace falsa. cuando la operacin genera un overflow. La instruccin se detiene hasta que el programa de lgica de escalera restablece el bit .ER. Cuando el procesador detecta un error, el valor de posicin almacena el nmero de la palabra que entr en fallo.
Efectuado .DN (bit 13)
Error .ER (bit 11)
Con la instruccin FAL, se puede mostrar en pantalla un mximo de 80 caracteres de la expresin. Si la expresin introducida est cerca del mximo de 80 caracteres, es posible que el procesador ample este mximo para el rengln que contiene la instruccin cuando se acepte dicho rengln. Cuando usted intenta editar la expresin se muestran en pantalla solamente los 80 primeros caracteres y el rengln se muestra en pantalla como rengln de error. Sin embargo, el procesador contiene la expresin completa y la instruccin funciona correctamente. Para evitar este problema de visualizacin en pantalla, exporte el archivo de memoria del procesador y efecte las ediciones en el archivo de texto PC5. Luego importe este archivo de texto. Vea el manual de programacin para obtener ms informacin acerca de cmo importar/exportar los archivos de memoria del procesador.
9-5
FAL Copy Operations
La operacin de copiar FAL copia datos: entre archivos de una palabra a un archivo de un archivo a una palabra
Para copiar datos con la operacin de copiar FAL, introduzca la direccin de origen o la constante de programa en la expresin y la direccin de destino en el destino.
Ejemplo de copiar archivo a archivo:

FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression R6:5 4 0 ALL #N28:0 #N27:3 EN
Archivo #N27 Elemento 3 Element

DN
File #N27 9732 1015 2000
Archivo #N28
File #N28 9732 1015 2000 19000
Elemento 0 Element
4
ER
1 2 3
13366
5 19000 6
Este parmetro: Control (R6:5)
Indica al procesador: Qu estructura de control controla la operacin. Este parmetro est controlado por la condicin del rengln, el estado de los bits .EN y .DN y el modo (Incremental, Numrico o Todo). Contiene la ubicacin del ltimo valor al cual la instruccin FAL escribi. Por ejemplo, en el modo incremental, si la posicin = 0 y la longitud = 4, la ltima palabra a la cual la instruccin FAL escribi es la palabra 3 puesto que la instruccin comienza en la ubicacin 0. Mover cuatro palabras Comenzar en la direccin de origen Ejecutar la longitud durante un escn de programa Dnde escribir los datos (el signo # indica que la operacin se debe realizar en un archivo) Dnde leer los datos (el signo # indica que la operacin se debe realizar en un archivo)
Longitud (4) Posicin (0) Modo (ALL) Destino (#N28:0) Expresin (#N27:3)
Cuando el rengln se hace verdadero, el procesador lee cuatro elementos del archivo entero N27 palabra por palabra a partir del elemento 3 y escribe la imagen al archivo entero N28 a partir del elemento 0. Sobrescribe los datos en el archivo de destino.
9-6
Ejemplo de copiar archivo a palabra:

Primer movimiento 1st move Segundo movimiento 2nd move Palabra 29:5 Word 29:5 Palabra Word
FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression R6:6 5 0 INC N29:5 #N29:0 EN
Archivo #N9:0 Palabra 00 Word

DN
File # N29:0
1
ER
2 3 4
Quinto movimiento 5th move Cuarto movimiento 4th move Tercermove 3rd movimiento
13372
Este parmetro: Control (R6:6) Longitud (5) Posicin (0) Modo (incremental) Destino (N29:5) Expresin (#N29:0)
Indica al procesador: Qu estructura de control controla la operacin Copiar cinco palabras Comenzar en la direccin de origen Copiar una palabra cada vez que el rengln se hace verdadero Dnde escribir los datos (direccin de palabra) Dnde leer los datos (el signo # indica que la operacin se debe realizar en un archivo)
Durante cada transicin de rengln de falso a verdadero el procesador lee un elemento del archivo entero N29 a partir del elemento 0 y escribe la imagen en el elemento 5 del archivo entero N29. La instruccin sobrescribe los datos en el destino. Un movimiento de palabra a archivo es similar excepto que la instruccin copia datos de una direccin de palabra en un archivo. La direccin de palabra puede ser el mismo archivo o un archivo diferente.
9-7
FAL Arithmetic Operations
Usted puede realizar mltiples operaciones aritmticas en los datos de archivo (nmero entero o punto flotante [coma flotante]) mediante los operadores siguientes:
Operador: + * Significa: sumar restar multiplicar Operador: | 0 Significa: dividir cambiar signo poner a cero
Vea el captulo 4 para obtener ms informacin acerca del orden de operacin.
Lmites superior e inferior

Los lmites de los datos que se manipulan matemticamente dependen del tipo de archivo en que los datos se almacenan. Las pautas siguientes son pertinentes: todos los datos, excepto el punto flotante (coma flotante), son nmeros enteros con signo los valores negativos se almacenan en el complemento a dos los nmero de punto flotante (coma flotante) se formatean como subconjunto de punto flotante (coma flotante) de precisin nica del IEEE
Tipo de archivo: bit nmero entero temporizador contador control punto flotante (coma flotante) Rango almacenado en la palabra: 32,768 a +32,767 para nmeros enteros 32,768 a +32,767 0 a +32,767 32,768 a +32,767 0 a +32,767 1.1754944e38 a 3.4028237e+38
Un error ocurre cuando el resultado de una operacin sobrepasa el lmite superior o inferior de la palabra de destino en la cual se almacena. El bit de overflow se establece en el archivo de estado del procesador (S:0/1). La instruccin tambin establece el bit de error en el byte de estado de su palabra de control.
9-8
Ejemplo de sumar:
FAL FILE ARITH/LOGICAL Control R6:0 Length 100 Position 0 Mode 10 Dest #N13:0 Expression #N11:0 + #N12:0 EN DN ER
Cuando el rengln se hace verdadero, el procesador suma los 100 valores en el archivo #N11:0 y los valores correspondientes en el archivo #N12:0 mediante el modo numrico de 10 palabras por escn. La operacin se realiza durante 10 escanes y la instruccin suma secuencialmente los valores en la expresin y almacena el resultado en el archivo #N13:0.
Archivo #N11:0
File # N11:0 328 150 10
+ 0 1 2 3 4 5 6 7 8 9
Archivo #N12:0
File # N12:0 10 32 1 147 99 572 300 42 19 1000
= 0 1 2 3 4 5 6 7 8 9
Archivo #N13:0
File # N13:0 338 182 11 179 99 617 1879 662 819 2243
0 1 2 3 4 5 6 7 8 9
1er escn First Scan
32 0 45 1579 620 800 1243
2 escn Scan Second 3er escn 4 escn
las 10 palabras siguientes next 10 words las 10 palabras siguientes next 10 words las 10 palabras siguientes next 10 words
Third Scan Fourth Scan //
//
//
//
ltimos 10 elementos last 10 elements
//
//
10 escn Tenth Scan
99
99
99
13386
Este parmetro: Control (R6:0) Longitud (100) Posicin (0) Modo (10) Destino (#N13:0) Expresin (#N11:0 + #N12:0)
Indica al procesador: Qu estructura de control controla la operacin Operar en cien elementos Comenzar en la direccin de origen Ejecutar los datos en 10 palabras por escn Dnde escribir los datos del resultado Los operadores, constantes de programa y direcciones de origen
9-9
Ejemplo de restar:
Archivo #N14
FAL FILE ARITH/LOGICAL Control Length Position Mode Dest Expression #N14:0 - 256 R6:1 8 0 ALL #N15:10 EN DN ER
File #N14 328 150 10 0 1 2 3 4 5 6 7
-256 =
Archivo #N14 File #N14
72 -106 -246 -224 -256 -211 1323 364
10 11 12 13 14 15 16 17
Un escn One requerido Scan

Required
32 0 45 1579 620
16655a
Este parmetro: Control (R6:1) Longitud (8) Posicin (0) Modo (ALL) Destino (#N15:10) Expresin (#N14:0 256)
Indica al procesador: Qu estructura de control controla la operacin Operar en ocho palabras Comenzar en la direccin de origen Ejecutar los datos durante un escn de programa Dnde escribir los datos del resultado Los operadores, constantes de programa y direcciones de origen
Cuando el rengln se hace verdadero, el procesador lee ocho elementos del archivo entero N14 palabra por palabra a partir del elemento 0, resta una constante de programa (256) de cada uno y escribe el resultado en el archivo de destino N15 a partir del elemento 10. Esta operacin se realiza durante un escn.
9-10
Ejemplo de multiplicacin:
FAL FILE ARITH/LOGICAL Control Length Position Mode Dest Expression #F8:0 * #N17:0 R6:2 16 0 INC #F8:16 EN DN ER
Archivo#F8:0 File #F8:0
* 0 1 2 3 4 5 6 7 8 9
Archivo #N17:0 File #N17:0
= 0 1 2 3 4 5 6 7 8 9
Archivo #F8:16 File #F8:16
First1 transicin Transition Second Transition

2 transicin 3 transicin
0.01 0.1 1.0 10.0
314 315 316 317
3.14 31.5 316 3170
16 17 18 19 20 21 22 23 24 25
Third Transition
Fourth4 transicin Transition
//
// 15
Este parmetro: Control (R6:2) Longitud (16) Posicin (0) Modo (incremental) Destino (#F8:16) Expresin (#F8:0 * #N17:0)
Cuando el rengln se hace verdadero, el procesador multiplica 16 valores en el archivo #F8:0 por los valores correspondientes en el archivo #N17:0 mediante el modo incremental. Se realiza una multiplicacin por cada transicin de falso a verdadero. La operacin requiere 16 transiciones y almacena el resultado en el archivo #F8:16.
//
//
// 15
// 31
15290
Indica al procesador: Qu estructura de control controla la operacin Operar en diecisis palabras Comenzar en la direccin de origen Ejecutar mediante el modo incremental Dnde escribir los datos del resultado Los operadores, constantes de programa y direcciones de origen
9-11
Ejemplo de divisin:
FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression #N11:0 | #N12:0 R6:2 16 0 INC #N13:0 EN DN ER
ArchivoN11:0 File N11:0 1 transicin First Transition 2 transicin Second Transition 3 transicin Third Transition
Palabra
Archivo N12:0 File N12:0
60 175 1128 45
Word 0 1 2 3 4 5 6 7 8 9
Palabra
ArchivoN13:0 File N13:0
12 5 8 9
Word 0 1 2 3 4 5 6 7 8 9
Palabra
5 35 141 5
Word 0 1 2 3 4 5 6 7 8 9
Fourth Transition
4 transicin
//
// 15
Este parmetro: Control (R6:2) Longitud (16) Posicin (0) Modo (incremental) Destino (#N13:0) Expresin (#N11:0 | #N12:0)
Cuando el rengln se hace verdadero, el procesador comienza a dividir los 16 valores a partir de N11:0 en los valores correspondientes en el archivo #N12:0 mediante el modo incremental. Se realiza una divisin para cada transicin a verdadero. La operacin requiere 16 transiciones y almacena el resultado en un archivo de 16 palabras a partir de N13:0.
//
//
Dnde escribir los datos del resultado Los operadores, constantes de programa y direcciones de origen
// 15
// 15
17955
Indica al procesador: Qu estructura de control controla la operacin Operar en diecisis palabras Comenzar en la direccin de origen Ejecutar mediante el modo incremental
9-12
Ejemplo de raz cuadrada:

FAL FILE ARITH/LOGICAL Control R6:4 Length 64 Position 0 Mode 4 #N23:4 Destination Expression SQR #N22:25 EN DN ER
Cuando las condiciones se hacen verdaderas, la instruccin obtiene la raz cuadrada positiva del valor en el origen. El modo seleccionado determina la velocidad. El resultado de cada operacin de raz cuadrada se almacena en la palabra correspondiente en el destino palabra por palabra. El procesador halla la raz cuadrada del valor absoluto (si el signo es negativo, el procesador ignora el signo).
Este parmetro: Control (R6:4) Longitud (64) Posicin (0) Modo (4) Destino (#N23:4) Expresin (SQR #N22:25) Indica al procesador: Qu estructura de control controla la operacin Hallar la raz cuadrada de 64 palabras Comenzar en la direccin de origen Operar en 4 palabras durante cada escn Dnde escribir los datos del resultado El operador y la direccin de origen
Despus de hacerse verdadero el rengln, se calcula la raz cuadrada de las 4 primeras palabras en el archivo a partir de N22:25 y el resultado se escribe en el archivo de destino a partir de N23:4. De ah en adelante, cada vez que el rengln se escanea, las cuatro prximas palabras se calculan y el resultado se escribe en el archivo de destino. El procesador requiere un total de 16 escanes (longitud = 16 / modo = 4) para completar la instruccin.
Operaciones lgicas FAL
Realice operaciones lgicas mltiples en datos de archivos binarios mediante los siguientes operadores lgicos bit a bit: AND OR XOR NOT
Para realizar operaciones lgicas mltiples, introduzca los operadores, las direcciones de origen o las constantes de programa en la expresin y la direccin del resultado en el destino.
9-13
Ejemplo de OR lgico:
FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression #I:000 OR #B3:6 EN R6:4 6 0 2 #B5:24 DN ER
Archivo I:000 File I:000 1er escn First Scan 2 escn
palabra o Word
or
Archivo B3 File B3
palabra o
Word 6 7 8 9 10 11
Archivo B5 File B5
palabra Word
0000000000000000 1111111111111111 1111000011110000 1010101010101010
0 1 2 3 4 5
1010101010101010 1111111100000000 0000000000000000 1100110011001100
1010101010101010 1111111111111111 1111000011110000 1110111011101110
24 25 26 27 28 29
Second Scan
3er escn Third Scan
16618a
Este parmetro: Control (R6:4) Longitud (6) Posicin (0) Modo (2) Destino (#B5:24) Expresin (#I:000 OR #B3:6)
Indica al procesador: Qu estructura de control controla la operacin Realizar la operacin OR en 6 palabras Comenzar en la direccin de origen Mover 2 palabras durante cada escn Dnde escribir los datos del resultado Los operadores y las direcciones de origen
Despus de hacerse verdadero el rengln, el procesador realiza una operacin OR lgica en dos palabras a partir de I:0 y B3:6. El resultado se escribe en el archivo de destino a partir de B5:24. De ah en adelante, cada vez que el rengln se escanea, las dos prximas palabras se calculan y el resultado se escribe en el archivo de destino. El procesador requiere un total de 3 escanes (longitud = 6 / modo = 2) para completar la instruccin. El procesador ejecuta los operadores lgicos en un orden predeterminado. Vea el captulo 4 para obtener ms informacin acerca del orden de operaciones.
9-14
Operaciones de conversin FAL
La instruccin FAL puede realizar estas operaciones de conversin: convertir de nmero entero en BCD (TOD) convertir de BCD en nmero entero (FRD)
Ejemplo: convertir en BCD

FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression TOD #N7:0 R6:2 12 0 ALL #N14:0 EN DN ER
Cuando las condiciones del rengln se hacen verdaderas, el procesador convierte el valor en el origen de un nmero entero en BCD. El modo seleccionado determina la velocidad de conversin. El resultado de la operacin se almacena en la palabra correspondiente en el destino.
Ejemplo: convertir de BCD
Cuando las condiciones del rengln se hacen verdaderas, el procesador convierte el valor en el origen de BCD en un nmero entero. El modo seleccionado determina la velocidad de conversin. El resultado de la operacin se almacena en la palabra correspondiente en el destino. Importante: Convierta los valores BCD en nmeros enteros antes de manipularlos. Si no convierte los valores, el procesador los manipula como nmeros enteros y el valor BCD se pierde.
File Search and Compare (FSC)
La instruccin FSC realiza las operaciones de bsqueda y comparacin. Estas son las mismas operaciones de la instruccin CMP, incluso las expresiones complejas (procesadores PLC-5 con caractersticas mejoradas solamente). La diferencia es que la instruccin FSC realiza operaciones lgicas en los archivos y la instruccin CMP opera en una sola palabra. Adems, la instruccin FSC es una instruccin de salida. En cambio, la instruccin CMP es una instruccin de entrada. La instruccin FSC es una instruccin de salida que compara los valores en los archivos de origen, palabra por palabra, para las operaciones lgicas que usted especifica en la expresin. Cuando el procesador determina que la comparacin especificada es verdadera, establece el bit de encontrado .FD y registra la posicin .POS donde se encontr la comparacin verdadera. El bit de inhibicin .IN se establece para evitar ms bsquedas de los archivos. Es necesario que el programa de lgica de escalera examine el bit de encontrado .FD y la posicin .POS para tomar la accin apropiada. Restablezca el bit de inhibicin .IN para que la instruccin contine. Seleccione cmo el procesador distribuye la operacin durante uno o ms escanes de programa segn el modo de instruccin. Vea el captulo 8 para obtener ms informacin acerca de los modos de operacin de archivo.
Descripcin:
FSC FILE SEARCH/COMPAR Control Length Position Mode Expression EN DN ER
9-15
Use esta instruccin para realizar operaciones tales como: estalecer alarmas bajas y altas de proceso para entradas mltiples analgicas comparar variables de lotes con un archivo de referencia antes de comenzar una operacin de lotes

Para usar la instruccin FSC correctamente, el programa de lgica de escalera debe examinar y controlar los bits de estado en la estructura de control. Estos bits se deben direccionar mediante mnemnicos.
Este bit: Habilitacin .EN (bit 15) Se establece: mediante una transicin de rengln de falso a verdadero e indica que la instruccin est habilitada. En el modo incremental, este bit sigue a la condicin del rengln. En los modos Numrico y Todo, este bit permanece establecido hasta que la instruccin completa su operacin, indpendientemente de la condicin del rengln. El bit .EN se restablece cuando las condiciones del rengln se hacen falsas, pero solamente despus de que la instruccin haya establecido el bit .DN. despus de que la instruccin ha operado en el ltimo conjunto de palabras. Si la instruccin es falsa al completarse la operacin en el modo numrico, la instruccin restablece el bit .DN un escn de programa despus de completarse la operacin. Si la instruccin es verdadera al completarse la operacin, el bit .DN se restablece cuando la instruccin se hace falsa. cuando la operacin genera un overflow. La instruccin se detiene hasta que el programa de lgica de escalera restablece este bit. Cuando el procesador detecta un error, el valor de posicin almacena el nmero del elemento que fall. cuando el procesador detecta una comparacin verdadera. El programa de lgica de escalera debe restablecer este bit para continuar la bsqueda despus de tomar una accin iniciada por el examen del bit .FD. El programa de lgica de escalera debe restablecer este bit para continuar la operacin. cuando el procesador detecta una comparacin verdadera. El procesador bloquea la bsqueda y establece el bit de inhibicin .IN. El bit .FD es la salida de la instruccin FSC.
Error .ER (bit 11)
Inhibicin .IN (bit 9)
Encontrado .FD (bit 8)
Con la instruccin FSC, se puede mostrar en pantalla un mximo de 80 caracteres de la expresin. Si la expresin introducida est cerca del mximo de 80 caracteres, es posible que el procesador ample este mximo para el rengln que contiene la instruccin cuando se acepte dicho rengln. Cuando usted intenta editar la expresin se muestran en pantalla solamente los 80 primeros caracteres y el rengln se muestra en pantalla como rengln de error. Sin embargo, el procesador contiene la expresin completa y la instruccin funciona correctamente.
9-16
Para evitar este problema de visualizacin en pantalla, exporte el archivo de memoria del procesador y efecte las ediciones en el archivo de texto PC5. Luego importe este archivo de texto. Vea el manual de programacin para obtener ms informacin acerca de cmo importar/exportar los archivos de memoria del procesador. El siguiente diagrama de temporizacin para el modo Todo muestra las relaciones entre los bits de estado y la ejecucin de la instruccin cuando la instruccin encuentra dos condiciones verdaderas.
Marcadores de escn Scan Markers
1 escn Only sola1 Scan mente Condicin del rengln Rung Condition Bit de habilitacin(.EN) Enable Bit (.EN) Bit de efectuado (.DN) Done Bit (.DN) Ejecucin de instruccin Instruction Execution Bit de Found (.FD) y Inhibit (.IN) andinhibicin (.IN)Bit encontrado (.FD) Comparacin encontrada Comparison Found El programa de lgica de escalera restableceLadder Program (.IN) el bit de inhibicin Resets Inhibit (.IN) Bit
16656
Vea los diagramas de temporizacin en el captulo 8 para obtener ms informacin acerca de cmo la instruccin FSC responde cuando no encuentra comparaciones verdaderas.
9-17
Operaciones de bsqueda y comparacin FSC
La instruccin FSC realiza estas comparaciones de datos de archivo segn la manera en que usted las especifica en la expresin. (Las expresiones complejas son vlidas en los procesadores PLC-5 con caractersticas mejoradas solamente.)
Comparacin: Buscar igual Buscar diferente Buscar menor que Buscar menor o igual Buscar mayor que Buscar mayor o igual Ejemplo de expresin: #N50:0 = #N51:0 #N52:0 <> N52:11 #B3:100 < #N53:0 #F60:0 <= F60:12 #N54:0 > 256 F60:10 >= #N61:0
Conversin de datos
El procesador compara archivos de diferentes tipos de datos convertiendo internamente los datos en su equivalencia binaria antes de realizar la comparacin. El procesador manipula los siguientes tipos de datos como nmeros enteros: Importante: Cuando compare los valores de punto flotante (coma flotante) y nmeros enteros en la instruccin FSC, restrinja las comparaciones a menor o igual y mayor o igual. Importante: Use ASCII y BCD para la visualizacin en pantalla solamente y no como valores. Puesto que el procesador los interpreta como nmeros enteros, es posible que pierdan su significado si se introducen como valores. Vea la seccin Cmo determinar el orden de operacin en el captulo 4 para obtener informacin acerca del orden en que la instruccin realiza las operaciones lgicas.
Operacin de bsqueda de archivo

Cuando la condicin del rengln se hace verdadera, la comparacin deseada se realiza en los datos direccionados en la expresin. Las palabras se comparan en orden ascendente a partir del inicio. El modo de operacin especificado determina la velocidad de comparacin. El bit de efectuado .DN (bit 13) se establece despus de que el procesador ha comparado la ltima pareja. Si el rengln es verdadero al completarse la operacin, el bit .DN se desactiva cuando el rengln ya no es verdadero. No obstante, en el modo numrico, si el rengln no es verdadero al completarse la operacin, el bit .DN permanece activado durante un escn de programa despus de completarse la operacin.
9-18
Ejemplo de buscar diferente:

FSC FILE SEARCH/COMPARE Control Length Position Mode Expression #B4:0 <> #B5:0 R6:0 90 0 10 EN DN ER
Archivo B4
File B4
Palabra
Word 0 1 2 3 4
Archivo B5
File B5
Palabra
Word 0 1 2 3 4
0000000100000000(100) 0000000000000001(1)
1er escn First scan
0 0 0 00 0 0 1 0 0 0 0 0 0 0 0 (1 0 0 ) 0000000000000001(1) 0000000000000010(2) 0 0 00 0 0 0 0 0 0 0 0 0 1 1 0 (6 ) 0 0 00 0 0 0 0 0 0 0 0 0 1 1 0 (6 )
0000000000000010(2) 0000000000000110(6) 0000000000000111(7)
10
2 escn Second scan Las 10 prximas palabras Next 10 words Las 10 prximas palabras
10
Las 10 prximas palabras Next 10 words Las 10 prximas palabras
Next 10 words
Next 10 words
El procesador se detiene y Processor stops and establecefound and sets the los bits de encontrado eTo continue, inhibit bits. inhibicin. Para program must reset the continuar, el the inhibit bit. programa debe restablecer el bit de inhibicin
9 escn Ninth scan
Las 10 ltimas palabras Last 10 words
89
Las 10 10 words Last ltimas palabras
89
16620a
Este parmetro: Control (R6:0) Longitud (90) Posicin (0) Modo (10) Expresin (#B4:0 <> #B5:0)
Indica al procesador: Qu estructura de control controla la operacin Buscar en 90 palabras Comenzar en las direcciones de origen Buscar en 10 palabras por escn de programa La comparacin a realizar y las direcciones de origen
Cuando un rengln que contiene la instruccin FSC se hace verdadero, el procesador realiza la comparacin de diferente a palabras a partir de B4:0 y B:50. El modo seleccionado determina el nmero de palabras comparadas por escn de programa (10 en este ejemplo). Cuando el procesador determina que las palabras de origen correspondientes no son iguales (palabras B4:4 y B5:4 en este ejemplo), el procesador detiene la bsqueda y activa los bits de encontrado .FD e inhibicin .IN para que el programa de lgica de escalera tome la accin apropiada. Hay que desactivar el bit .IN para continuar la comparacin de bsquedas.
9-19
File Copy (COP)

Descripcin:
COP COPY FILE Source Destination Length
La instruccin COP es una instruccin de salida que copia los valores en el archivo de origen al archivo de destino. No se cambia el origen. La instruccin COP no usa los bits de estado. Si es necesario habilitar un bit, programe una salida en paralelo que use una direccin de almacenamiento. La instruccin COP no sobrescribe los lmites del archivo. Se pierden los datos de overflow. Adems, no ocurre una conversin de datos si los archivos de origen y destino tienen diferentes tipos de datos. Use archivos con el mismo tipo de datos para cada uno. Si el destino se encuentra en un archivo de palabras (tal como un archivo de nmeros enteros), especifique la longitud de las palabras. Si el destino se encuentra en un archivo de estructuras (tal como un archivo de contador), especifique la longitud en las estructuras. Por ejemplo, si el origen se encuentra en un archivo entero, el destino se encuentra en un archivo de contador y usted especifica una longitud de 5, hay 15 palabras enteras que se copian a 5 estructuras de contador.

Es necesario proporcionar al procesador la informacin siguiente para programar la instruccin COP:
Parmetro: Origen Destino Longitud Definicin: la direccin de inicio del archivo de origen. No se cambia el origen. la direccin del archivo de destino. La instruccin sobrescribe los datos ya almacenados en el destino. el nmero de palabras/estructuras que se deben sobrescribir en el archivo de destino.
ATENCION: Si usa la instruccin COP con un procesador PLC-5 con caractersticas mejoradas, serie A-D, es posible que los lmites de archivo se crucen si el parmetro de destino se direcciona indirectamente. Si la direccin indirecta se escribe a la zona de programas, el procesador PLC-5 con caractersticas mejoradas, serie A-D, muestra el cdigo de fallo mayor 11 (suma de comprobacin incorrecta de programa del usuario). Si la direccin indirecta se escribe fuera de la zona de programas, pueden ocurrir resultados inesperados. Si usa la instruccin COP con los procesadores PLC-5 con caractersticas mejoradas, serie E y posteriores, esta condicin est identificada correctamente por el cdigo de fallo mayor 20 (direccin indirecta fuera del rango alto) o el cdigo de fallo mayor 21 (direccin indirecta fuera del rango bajo).
9-20
Ejemplo:
I:012 [ 10 [ COP COPY FILE Source Destination Length #N7:0 #N12:0 5
Si el bit de la palabra de entrada 12 est activado, copie los If input word 12, bit 10 is on, copy the values valores de las cinco primeras palabras a partir de N7:0 a las of the first five words starting at N7:0 into the first cinco primeras palabras de N12:0. five words of N12:0.
File Fill (FLL)

Descripcin:
FLL FILL FILE Source Destination Length
La instruccin FLL es una instruccin de salida que llena las palabras de un archivo con un valor de origen. No se cambia el origen. La instruccin FLL no usa bits de estados. Si es necesario habilitar un bit, programe una salida en paralelo que use una direccin de almacenamiento. La instruccin FLL no sobrescribe los lmites del archivo. Se pierden los datos de overflow. Adems, no ocurre una conversin de datos si los archivos de origen y destino tienen diferentes tipos de datos. Use archivos con el mismo tipo de datos para cada uno. Si el destino se encuentra en un archivo de palabras (tal como un archivo de nmeros enteros), especifique la longitud de las palabras. Si el destino se encuentra en un archivo de estructuras (tal como un archivo de contador), especifique la longitud en las estructuras. Por ejemplo, si el origen se encuentra en un archivo entero, el destino se encuentra en un archivo de contador y usted especifica una longitud de 5, la palabra de origen se copia 15 veces para llenar las 5 estructuras de contador. La instruccin es sensible a los niveles.

Es necesario proporcionar al procesador la informacin siguiente para programar la instruccin FLL:
Parmetro: Origen Destino Longitud Definicin: la direccin de la palabra de origen o una constante de programa. No se cambia el origen. la direccin de inicio del archivo de destino. La instruccin sobrescribe los datos ya almacenados en el destino. el nmero de palabras/estructuras que se deben llenar en el archivo de destino.
9-21
ATENCION: Si usa la instruccin FLL con un procesador PLC-5 con caractersticas mejoradas, serie A-D, es posible que los lmites de archivo se crucen si el parmetro de destino se direcciona indirectamente. Si la direccin indirecta se escribe a la zona de programas, el procesador PLC-5 con caractersticas mejoradas, serie A-D, muestra el cdigo de fallo mayor 11 (suma de comprobacin incorrecta de programa del usuario). Si la direccin indirecta se escribe fuera de la zona de programas, pueden ocurrir resultados inesperados. Si usa la instruccin FLL con los procesadores PLC-5 con caractersticas mejoradas, serie E y posteriores, esta condicin est identificada correctamente por el cdigo de fallo mayor 20 (direccin indirecta fuera del rango alto) o el cdigo de fallo mayor 21 (direccin indirecta fuera del rango bajo).
Ejemplo:
I:012 [ 10 Source Destination Length N7:0 #N12:0 5 [ FLL FILL FILE
Si el bit de la palabra de entrada 12 est activado, copie el If input word 12, bit 10 is on, copy the value valor del apalabra N7:0 a las cinco primeras palabras a of word N7:0 into the first five words partir de N12:0. starting at N12:0
Las palabras se copian del archivo de origen especificado al archivo de destino especificado durante cada escn en que el rengln es verdadero. Se copian (en orden ascendente sin transformacin de datos) hasta el nmero especificado o hasta que se alcanza la ltima palabra del archivo de destino, cualquiera que ocurra primero. Especifique precisamente la direccin de inicio y la longitud del bloque de datos que llena. La instruccin no sobrescribe un lmite de archivo (tal como entre los archivos N16 y N17) en el destino. El overflow se perder.
9-22
Notas:
Captulo
10
Instrucciones de diagnstico FBC, DDT, DTR

Cmo usar las instrucciones de diagnstico
Las instrucciones de diagnstico le permiten detectar problemas con los datos en los programas. La Tabla 10.A indica las instrucciones de diagnstico disponibles.
Tabla 10.A Instrucciones de diagnstico disponibles
Que se encuentra en la pgina: 10-2 10-2
Si desea:
Use esta operacin:
Comparar datos de E/S con una buena referencia y registrar las desigualdades Comparar datos de E/S con una buena referencia, registrar las desigualdades y actualizar el archivo de referencia para que coincida con el archivo de origen Pasar datos de origen por una mscara y comparar el resultado con datos de referencia y escribir la palabra de origen en la direccin de referencia de la prxima comparacin.
FBC DDT
DTR
10-8
Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones descirtas en este captulo.
10-2
File Bit Comparison (FBC) y Diagnostic Detect (DDT)
Las instrucciones de diagnstico FBC y DDT son instrucciones de salida que se usan para monitorear la operacin de mquinas o procesos a fin de detectar malas funciones.
Tabla 10.B Instrucciones de diagnstico disponibles
Si desea detectar malas funciones de esta manera: Comparando los bits en un archivo de entradas en tiempo real con un archivo de bit de referencia que representa la operacin correcta Diagnsticos de cambio de estado Use esta instruccin: FBC
DDT
Descripcin:
FBC FILE BIT COMPARE Source Reference Result Compare Control Length Position Result control Length Position EN DN FD IN ER
Las instrucciones FBC y DDT comparan bits en un archivo de valores en tiempo real de mquinas o procesos (archivo de entrada) con bits en un archivo de referencia, detectan las desviaciones y registran los nmeros de bits desiguales. Estas instrucciones registran la posicin de cada desigualdad encontrada y colocan esta informacin en el archivo del resultado. Si no se encuentran desigualdades, se establece el bit .DN, pero no se cambia el archivo del resultado. La diferencia entre la instruccin DDT y la instruccin FBC es que cada vez que la instruccin DDT encuentra una desigualdad, el procesador cambia el bit de referencia para que coincida con el bit de origen. La instruccin FBC no cambia el bit de referencia. Use la instruccin DDT para actualizar el archivo de referencia a fin de reflejar el cambio en las condiciones de las mquinas o procesos.
Cmo seleccionar el modo bsqueda

Haga una seleccin para determinar si la instruccin de diagnstico busca una desigualdad una por una o si busca todas las desigualdades durante un escn de programa. Una desigualdad a la vez Durante cada transicin del rengln de falso a verdadero, la instruccin busca la prxima desigualdad entre los archivos de entrada y referencia. Cuando encuentra una desigualdad, la instruccin se detiene y establece el bit de encontrado .FD. La instruccin introduce el nmero de posicin de la desigualdad en el archivo de resultados. La instruccin DDT tambin cambia el estado del bit de referencia para que coincida con el estado del bit de entrada correspondiente. La instruccin restablece el bit de encontrado cuando el rengln se hace falso.
10-3
Cuando la instruccin llega al fin del archivo, se establece el bit de efectuado (bit 13 DN del elemento de control de comparacin). Cuando el rengln se hace falso, la instruccin restablece: el bit de habilitacin el bit de encontrado (si est establecido) el bit de efectuado de comparacin el bit de efectuado de resultado (si est establecido) los dos contadores de control
Para habilitar este modo de operacin, establezca el bit de inhibicin (.IN = 1) mediante el programa de lgica de escalera o manualmente antes de la ejecucin del programa. Todas las desigualdades durante un escn La instruccin busca todas las desigualdades entre los archivos de entrada y referencia durante un escn de programa. Cuando encuentra desigualdades, la instruccin introduce los nmeros de posicin de los bits desiguales en el archivo de resultados segn el orden en que los encontr. Despus de llegar al fin de los archivos de entrada y referencia, la instruccin establece el bit .FD si encuentra por lo menos una desigualdad. La instruccin establece el bit .DN. Si usa un archivo de resultados que no puede contener todas las desigualdades detectadas (si el archivo de resultados se llena), la instruccin se detiene y requiere otra transicin del rengln de falso a verdadero para continuar la operacin. La instruccin contina con las nuevas posiciones de bits desiguales en el inicio del archivo del resultado y sobrescribe las posiciones anteriores. La instruccin establece lo siguiente despus de completar la comparacin y cuando el rengln se hace falso: el bit de habilitacin el bit de encontrado (si est establecido) el bit de efectuado de comparacin el bit de efectuado de resultado (si est establecido) los dos contadores de control
Para habilitar este modo de operacin, restablezca el bit de inhibicin (.IN = 0) mediante el programa de lgica de escalera o manualmente antes de la ejecucin del programa.
10-4

Es necesario proporcionar al procesador la informacin siguiente para programar estas instrucciones:
Parmetro: Origen Referencia Resultado Control de comparacin Descripcin: la direccin indexada del archivo de entrada. la direccin indexada del archivo que contiene los datos con los cuales usted compara el archivo de entrada. la direccin indexada del archivo en que la instruccin almacena el nmero (bit) de posicin de cada desigualdad detectada. la direccin de la estructura de control de comparacin (R) que almacena los bits de estado, la longitud de los archivos de origen y referencia (los dos deben ser iguales) y la posicin actual durante la operacin. Use la direccin de control de comparacin mediante mnemnicos cuando direccione estos parmetros: Longitud (.LEN) es el nmero decimal de los bits que se deben comparar en los archivos de origen y referencia. Tome en cuenta de que los bits en los archivos de E/S se enumeran octalmente 00-17, pero los bits en todos los dems archivos se enumeran decimalmente 0-15. Posicin (.POS) es la posicin actual del bit que la instruccin indica. Introduzca un valor solamente si desea que la instruccin comience en un offset concurrente con un offset de archivo de control durante un escn. la direccin de la estructura de control del resultado (R) que almacena el nmero de posicin del bit cada vez que la instruccin encuentra una desigualdad entre los archivos de origen y referencia.
Control de resultado
Use la direccin de control del resultado con un mnemnico cuando direccione estos parmetros: La longitud (.LEN) es el nmero decimal de elementos en el archivo de resultados. Cree una longitud suficiente para registrar el nmero mximo de desigualdades pronosticadas. La posicin (.POS) es la posicin actual en el archivo de resultados. Introduzca un valor solamente si desea que la instruccin comience en un offset concurrente con un offset de archivo de control durante un escn. ATENCION: No use la misma direccin para ms de una estructura de control. La duplicacin de estas direcciones puede resultar en una operacin inesperada, lo cual puede causar daos al equipo y/o lesiones corporales.
10-5

Para usar las instrucciones FBC y DDT correctamente, examine y controle los bits en los elementos de control de comparacin y resultado. Estos bits se direccionan mediante mnemnicos.
Bit: Bits de control de comparacin Habilitacin .EN (bit 15) Funcin: inicia la operacin durante una transicin del rengln de falso a verdadero Si el bit .IN est establecido para la operacin individual, el programa de lgica de escalera debe alternar el bit .EN despus de que la instruccin detecte cada desigualdad. se establece cuando el procesador llega al fin de los archivos de origen y referencia se establece cuando el procesador detecta un error y detiene la operacin de la instruccin Por ejemplo, ocurre un error si la longitud (.LEN) es menor o igual a cero o si la posicin (.POS) es menor que cero. El programa de lgica de escalera debe restablecer el bit .ER si la instruccin detecta un error. determina el modo de operacin Cuando este bit est restablecido, el procesador detecta todas las desigualdades durante un escn. Cuando este bit est establecido, el procesador detiene la bsqueda en cada desigualdad y espera hasta que el programa de lgica de escalera vuelva a habilitar la instruccin antes de continuar la bsqueda. se establece cada vez que el procesador registra un nmero de bit desigual en el archivo del resultado (operacin de una a la vez) o despus de registrar todas las desigualdades (todas por escn). se establece cuando se llena el archivo de resultados La instruccin se detiene y requiere otra transicin de rengln de falso a verdadero para restablecer el bit .DN del resultado y, luego, contina. Si la instruccin encuentra otra desigualdad, contina con el nuevo nmero de posicin al inicio del archivo y sobrescribe los nmeros de posicin anteriores.
Efectuado .DN (bit 13) Error .ER (bit 11)
Inhibicin .IN (bit 09)
Encontrado .FD (bit 08) Bits de control de resultado Efectuado .DN (bit 13)
Despus de que la instruccin FBC o DDT establece el bit .DN de comparacin, la instruccin se restablece cuando las condiciones del rengln se hacen falsas. La instruccin restablece sus bits de estado y los dos elementos de control.
10-6
Ejemplo:
DDT DIAGNOSTIC DETECT Source #I:030 Reference #B3:0 Result #N10:0 Compare control R6:0 Length 48 Position 0 Result control R6:1 Length 10 Position 0 EN DN FD IN ER
La instruccin DDT anterior compara los bits en el archivo de origen (#I:030) con los bits en el archivo de referencia (#B3:0) y registra las posiciones de bits desiguales en el archivo de resultados (#N10:0).
Archivo de Input entrada File #I:030 #I:030

17 10 07
bit 3 00 15
Archivo de Reference referencia1 File 1 #B3 #B3

08 07 00 0 1 2 3
Archivo delresultados2 Result File 2 (nmeros de bits bit #s) (mismatched desiguales) #N10 #N10
1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 bit 31 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
3 31 32 40
bit 40
bit32
Las instrucciones FBC y DDT detectan desigualdades y registran la ubicacin de las mismas segn el nmero de bit en un The FBC resultado. archivo deland DDT instructions detect mismatches and record their locations by bit number in a result file. 11 La instruccin DDT cambia el estado status correspondiente en el archivo thereferencia para que coincida con el archivo de entrada The DDT instruction changes the del bit of the corresponding bit in de reference file to match the input file cuando it detects a desigualdad. when detecta una mismatch. 22 La longitud del archivo del resultado es la longitud que introduce para el CONTROL DEL RESULTADO. The length of the result file is the length that you enter for RESULT CONTROL.
16657a
Este parmetro: Origen (#I:030) Referenccia (#B3:0) Resultado (#N10:0) Control de comparacin (R6:0) Longitud (48) Posicin (0) Control del resultado (R6:1) Longitud (10) Posicin (0)
Indica al procesador: Dnde encontrar los datos de entrada para la comparacin Dnde encontrar el archivo de referencia Dnde encontrar los nmeros de bits desiguales Qu estructura de control controla la comparacin El nmero de bits que se deben comparar Comenzar en el inicio del archivo Qu estructura de control controla la comparacin El nmero de palabras reservadas para desigualdades Comenzar en el inicio del archivo
10-7
Importante: Las instrucciones FBC y DDT pueden causar el fallo de cualquier procesador PLC-5 con caractersticas mejoradas si el offset de direccionamiento indexado contiene un valor que excede los lmites de la tabla de datos. Para evitar este problema, aada un rengln de escalera que borre S:24 (offset de direccionamiento indexado) justo antes de una instruccin FBC o DDT.
CLR Clear Destination FBC EN Source Reference Result Compare Control Length Position Result Control Length Position DDT EN Source Reference Result Compare Control Length Position Result Control Length Position #I0:30 #B3:0 #N10:0 R6:0 48 0 R6:1 10 0 DN FD IN ER #I0:30 #B3:0 #N10:0 R6:0 48 0 R6:1 10 0 DN FD IN ER S:24
o bien
or
10-8
Data Transitional (DTR)
La instruccin DTR es una instruccin de entrada que pasa un valor de origen por una mscara y compara el resultado con un valor de referencia. Use esta instruccin para detectar e identificar entradas no vlidas y evitar que las entradas no vlidas desactiven un procesador de lotes o la operacin de mquinas.
Descripcin:
DTR DATA TRANSITION Source Mask Reference
La instruccin DTR compara una palabra de origen mediante una mscara con una palabra de referencia. La instruccin tambin escribe la palabra de origen en la direccin de referencia para la prxima comparacin. La palabra de origen no se cambia. Cuando el origen enmascarado difiere de la referencia, la instruccin se hace verdadera durante un solo escn. El procesador escribe el valor de origen enmascarado en la direccin de referencia. Cuando el origen enmascarado y la referencia son iguales, la instruccin permanece falsa. ATENCION: La programacin en lnea con esta instruccin puede ser peligrosa. Si el valor de destino es diferente del valor de origen, la instruccin se hace verdadera. Tenga mucho cuidado al insertar esta instruccin cuando el procesador est en el modo marcho o marcha remota.

Es necesario proporcionar al procesador la informacin siguiente para programar la instruccin DTR:
Parmetro: Origen Mscara Referencia Definicin: la direccin de la palabra de entrada, tpicamente entradas reales. el valor hexadecimal o la direccin que contiene el valor enmascarado la direccin de la palabra de referencia La referencia contiene los datos de origen del ltimo escn DTR
Ejemplo:
DTR DATA TRANSITION Source Mask Reference I:002 0FFF N63:11
La instruccin DTR anterior pasa el origen (I:002) por una mscara de OFFF y compara el resultado con la palabra de referencia (N63:11). La palabra de origen se escribe en la direccin de referencia para la prxima comparacin (no se cambia el origen).
10-9
15
08 07
00
Palabra de Source I:002 origen Word I:002
15
08 07
00
15
08 07
00
0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1
Valor de Mask Value mscara 0FFF OFFF
15
08 07
00
0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1
15 Escn Current actual Scan Escn Previous anterior Scan
08 07
00
15
Palabra de Reference Word referencia N63:11 N63:11
08 07
1 1
8 8
3 3
1 1
8 8
7 3
00 Escn Current actual Scan Escn Previous anterior Scan

13385
El rengln permanece falso siempre Rung remains false as long as que el valor de entrada no se cambie input value does not change
ElRung goes true for one scan rengln se hace verdadero durante un escn cuando se detecta el cambio when change is detected
10-10
Notas:
Captulo
11

Cmo aplicar los registros de desplazamiento
Use la instruccin de registro de desplazamiento para simular el movimiento o el flujo de piezas e informacin.
Si usa un registro de desplazamiento para: Seguir las piezas en una lnea de ensamblaje Controlar las operaciones de mquinas o procesos El control de inventario Los diagnsticos de sistemas Los datos en el registro de desplazamiento pueden representar: Tipos, calidad, tamao y estado de las piezas El orden en que ocurren los eventos Los nmeros de identificacin o ubicaciones Una condicin de fallo que caus una interrupcin
La Tabla 11.A indica las instrucciones de desplazamiento disponibles.

Tabla 11.A Instrucciones de desplazamiento disponibles
Si desea: Cargar bits, desplazar bits y descargar bits de un registro de bits individualmente, por ejemplo, para realizar el seguimiento de botellas a travs de una lnea de embotellado en que cada bit representa una botella Cargar y descargar valores en el mismo orden, por ejemplo, para realizar el seguimiento de piezas a travs de una lnea de ensamblaje en que las piezas estn representadas por valores que tienen un nmero de pieza y un cdigo de ensamblaje Cargar y descargar valores en orden inverso, por ejemplo, para realizar el seguimiento de el inventario apilado en un almacn donde las mercancas estn representadas por nmeros de serie y cdigos de inventario
Use estas instrucciones: BSL, BSR
FFL, FFU
11-5
LFL, LFU *
11-8
* Estas instrucciones son compatibles solamente con los procesadores PLC-5 con caractersticas mejoradas.
Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.
11-2
Cmo usar las instrucciones de desplazamiento de bit

Descripcin:
BSL BIT SHIFT LEFT File Control Bit address Length EN DN
Las instrucciones de desplazamiento de bits desplazan todos los bits dentro de la direccin especificada una posicin de bit durante cada transicin del rengln de falso a verdadero. Estas instrucciones son: Desplazamiento de bits a la izquierda (BSL) Desplazamiento de bits al a derecha (BSR)

Es necesario proporcionar al procesador la informacin siguiente para programar una instruccin de desplazamiento de bits.
Parmetro Archivo Definicin: la direccin del registro de bit que desea manipular. Hay que iniciar el registro en un lmite de palabras de 16 bits. Por ejemplo, use el bit 0 del nmero de palabra 1, 2, 3, etc. Puede terminar el registro en cualquier nmero de bit hasta 15,999. Sin embargo, no puede usar los bits restantes en ese elemento puesto que la instruccin los hace no vlidos. La direccin de la estructura de control (48 bits tres palabras de 16 bits) en la zona de control (R) de la memoria que almacena los bits de estado, el tamao del registro (nmero de bits) y el indicador de bits de la instruccin. la posicin actual del bit que la instruccin indica. Introduzca un valor solamente si desea que la instruccin comience en un offset concurrente con un offset de archivo de control durante un escn. Use la direccin de control con un mnemnico cuando direccione este parmetro. la direccin del bit de origen. La instruccin inserta el estado de este bit en la primera posicin (inferior) del bit (para la instruccin BSL) o en la ltima posicin (superior) del bit (para la instruccin BSR) en el registro. el nmero decimal de bits que se deben desplazar. Tome en cuenta que los bits en los archivos de E/S se enumeran octalmente 00-17, pero los bits en todos los otros archivos se enumeran decimalmente 0-15. Use la direccin de control con un mnemnico cuando direccione este parmetro.
Control
Posicin
Direccin de bit Longitud
ATENCION: No use la mismo direccin de control para ms de una instruccin. Puede resultar en una operacin inesperada, lo cual podra causar daos al equipo y/o lesiones corporales.
11-3

Para usar la instruccin BSL o BSR correctamente, examine los bits de estado en el elemento de control. Estos bits se direccionan mediante mnemnicos.
Bit: Habilitacin .EN (bit 15) Efectuado .DN (bit 13) Error .ER (bit 11) Descarga .UL (bit 10) Definicin: se establece cuando el rengln realiza una transicin de falso a verdadero para indicar que la instruccin est habilitada. se establece para indicar que el registro de bit se desplaz una posicin de bit se establece para indicar que la instruccin detect un error, por ejemplo, si introdujo una longitud de archivo negativa es la salida de la instruccin. El bit .UL almacena el estado del bit extrado del registro cada vez que la instruccin se habilita. Evite usar el bit .UL cuando el bit .ER est establecido.
Importante: Una vez habilitado, el indicador de bit est establecido en el valor de la longitud por la cual se desplaza el registro de bit. Despus de que se han desplazado todos los bits, la instruccin restablece los bits .EN, .ER y .DN y el puntero de bit cuando las condiciones del rengln se hacen falsas.
Ejemplo de desplazamiento de bits a la izquierda (BSL):

BSL BIT SHIFT LEFT File Control Bit address Length #B3:1 R6:53 I:022/12 58 EN 31 DN 47 L 63 L 48 L 32 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Origen Source I:022/12 I:022/12
58 bits 58-Bit (#B3/16 #B3/16 (B3:1) (B3:1)
Bit de descarga Unload Bit
no vlido invalid
73 L
64
95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80
16658
Este parmetro: Archivo (#B3:1) Control (R6:53) Direccin de bit (I:022/12) Longitud (58)
Indica al procesador: La ubicacin del registro de bit La direccin y elemento de control de la instruccin La ubicacin del bit de origen (bit 12 de la palabra de entrada 22) El nmero de bits en el registro de bit
11-4
Cuando un rengln que contiene la instruccin BSL va de falso a verdadero, el procesador establece el bit .EN. El procesador desplaza 58 bits en el archivo de bit B3, a partir del bit 16, a la izquierda (nmero de bit superior) una posicin de bit. El ltimo bit se desplaza fuera de la posicin de bit 73 en el bit .UL. El bit de origen especificado, el bit 12 de la palabra de entrada 22, se desplaza a la primera posicin de bit, el bit 16 del archivo de bit B3. Despus de que el procesador complete la operacin de desplazamiento durante un escn de programa y cuando el rengln se hace falso, la instruccin restablece los bits .EN, .ER (si estn establecidos) y .DN y restablece el indicador. Para la operacin de dar la vuelta, asegrese de que la direccin de origen sea la misma que la direccin de bit superior (salida). No es necesario usar el bit .UL en la operacin de dar la vuelta.
Ejemplo de desplazamiento de bit a la derecha (BSR):

BSR BIT SHIFT RIGHT File Control Bit address Length #B3:2 R6:54 I:023/06 38 EN DN 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Bit de descarga Unload Bit
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 47 R 48 32
Direccin Bit de bit Address I:023/06 I:023/06
Registro 38-Bit de 38 bits Array #B3/32 #B3/32 (#B3:2) (#B3:2)
no vlido invalid
69
64 R
95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80
16659
Este parmetro: Archivo (#B3:2) Control (R6:54) Direccin de bit (I:023/06) Longitud (38)
Indica al procesador: La ubicacin del registro de bit La direccin y elemento de control de la instruccin La direccin de bit de origen (bit 06 en la palabra de entrada 23) El nmero de bits en el registro de bit
Cuando un rengln que contiene la instruccin de BSR va de falso a verdadero, el procesador establece el bit .EN. El procesador desplaza 38 bits en el archivo de bit B3 a la derecha (a un nmero de bit inferior) una posicin de bit a partir de la posicin de bit ms alta 69. El bit inferior (bit 32) se desplaza fuera del registro de bit en el bit .UL. El origen especificado, el bit 06 de la palabra de entrada 23, se desplaza a la posicin de bit ms alta 69. Despus de que el procesador complete la operacin de desplazamiento durante un escn de programa y cuando el rengln se hace falso, la instruccin restablece los bits .EN, .ER (si estn establecidos) y .DN y restablece el puntero. Para la operacin de dar la vuelta, asegrese de que la direccin de origen sea la misma que la direccin de bit inferior (salida). No es necesario usar el bit .UL en la operacin de dar la vuelta.
11-5
Cmo usar las instrucciones FIFO y LIFO

Descripcin:
FFL FIFO LOAD Source FIFO Control Length Position EN DN EM
Use las instrucciones FIFO (primero en entrar/primero en salir [FFL y FFU]) y las instrucciones LIFO (ltimo en entrar/primero en salir [LFL y LFU]) en paresjas para almacenar y recuperar datos en un orden determinado.
Estas instrucciones: FFL y FFU Recuperan datos: En el orden en que se almacenaron (primero en entrar/primero en salir) En orden inverso al orden en que se almacenaron (ltimo en entrar/primero en salir)
FFU FIFO UNLOAD FIFO Destination Control Length Position DN EM EU
LFL y LFU *
* Disponible solamente en los procesadores PLC-5 con caractersticas mejoradas.
Estas instrucciones establecen un registro de desplazamiento asncrono (pila) cuando se usan en parejas.

Cuando programe una pila FIFO o LIFO, use las mismas direcciones de archivo y control, y los mismos valores de longitud y posicin para las dos instrucciones en la pareja. Es necesario proporcionar al procesador la informacin siguiente: El origen es la direccin que almacena el prximo valor a entrar en la pila. Las instrucciones de carga FIFO y LIFO (FFL y LFL) recuperan el valor desde esta direccin y lo cargan en la prxima palabra en la pila. El destino es la direccin que almacena el valor que sale de la pila.
Esta instruccin: FFU de FIFO LFU de LIFO Descarga el valor desde: la palabra cero la ltima palabra introducida
El FIFO o LIFO es una direccin indexada de la pila. Use la misma direccin FIFO para las instrucciones FFL y FFU asociadas. Use la misma direccin LIFO para las instrucciones LFL y LFU asociadas. El control es la direccin de la estructura de control (48 bits tres palabras de 16 bits) en la zona de control (R) de la memoria. La estructura de control almacena los bits de estado, la longitud de pila y la prxima posicin disponible (puntero) de la instruccin en la pila.
11-6
Use la direccin de control con un mnemnico cuando direccione los parmetros siguientes: La longitud (.LEN) es el nmero mximo de elementos en la pila La posicin (.POS) indica la prxima ubicacin disponible donde la instruccin carga los datos en la pila La longitud especifica el nmero mximo de palabras en la pila. Direccione el valor de longitud mediante el mnemnico .LEN. La posicin indica la prxima ubicacin disponible donde la instruccin carga los datos en la pila. Direccione el valor de posicin mediante el mnemnico .POS. Introduzca un valor de posicin solamente si desea que la instruccin comience en un offset en el momento del encendido. De lo contrario, introduzca 0. El programa de lgica de escalera puede cambiar la posicin si fuera necesario. ATENCION: No use la misma direccin de control para cualquier otra instruccin a menos que empareje las instrucciones de pila. Puede resultar en una operacin inesperada y causar daos al equipo y/o lesiones corporales.

Para usar las instrucciones FIFO y LIFO correctamente, examine los bits de estado en la estructura de control. Estos bis se direccionan mnemnicamente.
Este bit: Habilitacin de carga .EN (bit 15) Se establece: cuando el rengln realiza una transicin de falso a verdadero para indicar que la instruccin est habilitada (se usa en las instrucciones FFL y LFL). Nota: durante el preescn, este bit est establecido para evitar una carga falsa cuando se inicia el escn de programa. cuando las condiciones del rengln son verdaderas para indicar que la instruccin est habilitada (se usa en las instrucciones FFU y LFU). Nota: durante el preescn, este bit est establecido para evitar una descarga falsa cuando se inicia el escn de programa. mediante el procesador para indicar que la pila est llena. El bit .DN inhibe la carga de la pila hasta que haya espacio disponible. mediante el procesador para indicar que la pila est vaca. No habilite los comandos de descarga FIFO o LIFO si el bit .EM est establecido.
Habilitacin de descarga .EU (bit 14)
Vaco .EM (bit 12)
11-7
Ejemplo de carga FIFO (FFL) y descarga FIFO (FFU):

FFL FIFO LOAD Source FIFO Control Length Position N60:1 #N60:3 R6:51 64 0 EN DN EM
DESTINO DESTINATION
Archivo#N60:3 File #N60:3
N60:2 La descarga FIFO elimina datos de la pila FIFO Unload removes data from stack
FFU FIFO UNLOAD FIFO Destination Control Length Position #N60:3 N60:2 R6:51 64 0 DN EM EU
ORIGEN SOURCE
N60:1
La carga FIFO introduce FIFO Load enters data into datos en la pila en la stack at next position prxima posicin
Palabra Word 3 4 5 6 7 8 9 10 11
64 palabras 64 words asignadas allocated for la pila paraFIFO stack at FIFO en #N60:3 #N60:3
66
16660a
Este parmetro: Origen (N60:1) FIFO (#N60:3) Destino (N60:2) Control (R6:51) Longitud (64) Posicin (0)
Indica el procesador: La ubicacin de la palabra de origen prxima en entrar La ubicacin de la pila (archivo FIFO) La ubicacin de la palabra de salida La direccin de la instruccin y la estructura de control El nmero mximo de palabras que se pueden cargar Comenzar en la direccin de archivo FIFO
Descripcin de la carga FIFO:
Cuando el rengln que contiene la instruccin FFL va de falso a verdadero, el procesador establece el bit .EN y carga el elemento de origen (N60:1) en el prximo elemento disponible en la pila tal como lo indica la posicin de la estructura de control. El procesador carga un elemento cada vez que el rengln va de falso a verdadero hasta que llena la pila. Cuando la pil est llena, el procesador establece el bit .DN. El programa de lgica de escalera debe detectar que la pila est llena e inhibir la continuacin de la carga de datos desde el origen. Puede cargar la pila de antemano o habilitar la instruccin de carga a la vez que inhibe la instruccin de descarga hasta que la pila contenga los datos deseados.
Descripcin de la descarga FIFO:
Cuando el rengln que contiene la instruccin FFU va de falso a verdadero, el procesador establece el bit .EU y descarga los datos del primer elemento almacenado en la pila FIFO en la palabra de destino N60:2. Simultneamente el procesador desplaza todos los datos en la pila una posicin hacia la primera palabra. El procesador descarga una palabra cada vez que el rengln va de falso a verdadero hasta que la pila FIFO quede vaca.
11-8
Cuando la pila est vaca, el procesador establece el bit .EM. De ah en adelante, el procesador transfiere un valor de cero para cada transicin del rengln de falso a verdadero hasta que la instruccin FFL carga nuevos valores. El programa de lgica de escalera debe detectar que la pila est vaca e inhibir que otras instrucciones usen los valores de cero almacenados en el destino. La instruccin FFU le permite descargar datos de una palabra que no sea la primera palabra de la pila si cambia la direccin FIFO a la direccin de la palabra deseada y cambiando la longitud como corresponde.
Ejemplo de carga LIFO (LFL) y descarga LIFO (LFU): (Procesadores PLC-5 con caractersticas mejoradas solamente)
EN N70:1 #N70:3 R6:61 64 0 DN EM
LFL LIFO LOAD Source LIFO Control Length Position
LFU LIFO UNLOAD LIFO Destination Control Length Position #N70:3 N70:2 R6:61 64 0 EU DN EM
ORIGEN N70:1 SOURCE N70:1 La carga LIFO introduce LIFO Load enters datos en la stack at data into pila en la prxima posicin next position
Palabra Word 3 4 5 6 7 8 64 palabras asignadas 9 64 la pila LIFO en parawords allocated for LIFO stack at #N70:3 10 #N70:3 11 DESTINO n70:2 DESTINATION N70:2 La descarga LIFO LIFO Unload removes elimina datos de la pila data from stack in en orden order reverse inverso
16621
63
Este parmetro: Origen (N70:1) LIFO (#N70:3) Destino (N70:2) Control (R6:61) Longitud (64) Posicin (0)
Indica el procesador: La ubicacin de la palabra de origen prxima en entrar La ubicacin de la pila (archivo LIFO) La ubicacin de la palabra de salida La direccin de la instruccin y la estructura de control El nmero mximo de palabras que se pueden cargar Comenzar en la direccin de archivo LIFO
Importante: La diferencia entre las operaciones de pila FIFO y LIFO es que la instruccin LFU elimina datos en el orden inverso en que se cargan (ltimo en entrar/ primero en salir). Fuera de estos, las instrucciones LIFO y las instrucciones FIFO funcionan idnticamente.
11-9
Descripcin de la carga LIFO:
Cuando el rengln que contiene la instruccin LFL va de falso a verdadero, el procesador establece el bit .EN y carga la palabra de origen (N70:1) en la prxima palabra disponible en la pila indicada por la posicin de la estructura de control. El procesador carga un elemento cada vez que el rengln va de falso a verdadero hasta que llena la pila. Cuando la pila est llena, el procesador establece el bit .DN. El programa de lgica de escalera debe detectar que la pila est llena e inhibir la continuacin de la carga de datos desde el origen. Puede cargar la pila de antemano o habilitar la instruccin de carga a la vez que inhibe la instruccin de descarga hasta que la pila contenga los datos deseados.
Descripcin de la descarga LIFO:
Cuando el rengln que contiene la instruccin LFU va de falso a verdadero, el procesador establece el bit .EU y descarga los datos a partir de la ltima palabra almacenada en la pila LIFO en la palabra de destino N70:2. El procesador descarga una palabra cada vez que el rengln va de falso a verdadero hasta que la pila LIFO quede vaca. Cuando la pila est vaca, el procesador establece el bit .EM. De ah en adelante, el procesador transfiere un valor de cero para cada transicin del rengln de falso a verdadero hasta que la instruccin de carga cargue nuevos valores. El programa de lgica de escalera debe detectar que la pila est vaca e inhibir que otras instrucciones usen los valores de cero almacenados en el destino. La instruccin de descarga LIFO le permite descargar datos de una palabra que no sea la primera palabra de la pila si cambia la direccin LIFO a la direccin de la palabra deseada y cambiando la longitud como corresponde.
11-10
Notas:
Captulo
12

Cmo aplicar los secuenciadores
Las instrucciones de sencuenciador se usan tpicamente para controlar las mquinas de ensamblaje automticas que tienen una operacin uniforme y repetible. Use la instruccin de entrada de secuenciador para detectar cuando un paso se ha concluido. Use la instruccin de secuenciador de salidas para establecer las condiciones de salida para el prximo paso. Use la instruccin de carga secuenciador para cargar las condiciones de referencia en el archivo de secuenciador de entradas y salidas . La Tabla 12.A indica las instrucciones de secuenciador disponibles.
Tabla 12.A Instrucciones de secuenciador disponibles
Si desea:
Controlar las operaciones secuenciales de mquina mediante la transferencia de datos de 16 bits a travs de una mscara a direcciones de imagen de salida Monitorear las condiciones de funcionamiento de mquinas para el propsito de diagnstico mediante la comparacin de datos de imagen de 16 bits (a travs de una mscara) con datos en un archivo de referencia Capturar condiciones de referencia activado manualmente de la mquina a travs de sus secuencias de funcionamiento y la carga de datos de E/S y almacenamieto en los archivos de destino
SQO
SQI
12-7
SQL
12-8
Las instrucciones de secuenciador pueden conservar la memoria de programa. Estas instrucciones monitorean y controlan mltiplos de 16 salidas discretas simultneamente en un solo rengln. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.
12-2
Cmo usar las instrucciones de secuenciador

Descripcin:
Use las instrucciones SQI y SQO en parejas para monitorear y controlar una operacin secuencial. Use la instruccin SQL para cargar datos en el archivo de secuenciador.
SQO SEQUENCER OUTPUT File Mask Destination Control Length Position EN DN SQL SEQUENCER LOAD File Source Control Length Position EN DN
SQI SEQUENCER INPUT File Mask Source Control Length Position
Estas instrucciones operan en mltiplos de 16 bits simultneamente. Coloque las instrucciones SQI en serie y las instrucciones SQO en paralelo en el mismo rengln para las operaciones de 32, 48 y 64 bits u otras operaciones de bits. Importante: Cada instruccin SQO incrementa la estructura de control. Por lo tanto, es posible que las instrucciones SQI correspondientes pasen por alto porciones del archivo de origen.

Cuando programe las instrucciones SQI y SQO en parejas, use la misma direccin de control, valor de longitud y valor de posicin en cada instruccin. Esto es tambin pertinente al uso de mltiples instrucciones en el mismo rengln para doblar, triplicar o aumentar ms an el nmero de bits. Es necesario proporcionar al procesador la informacin siguiente para programar las instrucciones de secuenciador: El archivo es la direccin indexada del archivo de secuenciador al cual o desde el cual la instruccin transfiere datos. Su propsito depende de la instruccin:
En esta instruccin: SQO SQI SQL El archivo de secuenciador almacena datos para: Controlar entradas Referencia para detectar si un paso o una condicin de fallo ha concluido Crear el archivo SQO o SQI
12-3
Mask (para SQO y SQI) es un cdigo hexadecimal o la direccin del elemento o archivo de mscara a travs del cual la instruccin mueve datos. Establezca los bits de mscara (1) para pasar datos. Restablezca los bits de mscara (0) para evitar que la instruccin opere en los bits de destino correspondientes. Especifique un valor hexadecimal para un valor de mscara constante. Almacene la mscara en un elemento o archivo si desea cambiar la mscara segn los requisitos de la aplicacin. Source (para SQI y SQL) es la direccin del elemento o archivo de entrada desde el cual la instruccin obtiene datos para su archivo de secuenciador. Destination (para SQO solamente) es la direccin de destino de la palabra o archivo de salida a la cual la instruccin mueve datos desde su archivo de secuenciador.
Importante: Si usa un archivo para el origen, mscara o destino de una instruccin de secuenciador, la instruccin determina automticamente la longitud del archivo y se mueve por el archivo paso a paso a la vez que se mueve por el archivo de secuenciador. El control es la direccin de la estructura de control en la zona de (R) de la memoria (48 bits tres palabras de 16 bits) que almacena los bits de estado de la instruccin, la longitud del archivo de secuenciador y la posicin instantnea en el archivo. Use la direccin de control con un mnemnico cuando direccione los parmetros siguientes: Length (.LEN) es la longitud del archivo de secuenciador.. Position (.POS) es la posicin actual de la palabra en el archivo de secuenciador que el procesador est usando.
La estructura de control se aumenta: Mediante la instruccin Externamente mediante el SQO emparejado con la misma direccin de control o por otra instruccin
Para esta instruccin: SQO y SQL SQI
ATENCION: No use la misma direccin de control para cualquier otro propsito a menos que empareje las instrucciones. La duplicacin de un elemento de control puede resultar en una operacin inesperada y causar daos al equipo y/o lesiones corporales.
12-4
Length es el nmero de pasos del archivo de secuenciador a partir de la posicin 1. La posicin 0 es la posicin de encendido. La instruccin se restablece a la posicin 1 cada vez que concluye.
Importante: La direccin asignada para un archivo de secuenciador es paso cero. Las instrucciones de secuenciador usan (longitud + 1) palabras de datos para cada archivo referido en la instruccin. Esto tambin es pertinente a los valores de origen, mscara y destino si se direccionan como archivos. Position es la ubicacin de la palabra en el archivo de secuenciador. El valor de posicin se incrementa internamente mediante las instrucciones SQO y SQL.
Importante: El programa de lgica de escalera puede incrementar externamente el valor de posicin de la instruccin SQI. Uno de los mtodos para hacer esto es empareja la instruccin SQI con la instruccin SQO y asignar la misma estructura de control a las dos instrucciones. En los procesadores de series anteriores, si el valor .POS se encontr fuera del rango, el valor .POS se estableci automticamente en 1, el cual es el primer paso en la secuencia. La ocurrencia de este evento no se indic. En los procesadores de serie E y superiores, si el valor .POS excede el nmero de palabras en el archivo, el bit .ER se establece, no se escriben datos y el valor .POS no se cambia.

Para usar las instrucciones de secuenciador correctamente, el programa de lgica de escalera debe examinar los bits de estado en el elemento de control. Estos bits se direccionan mediante mnemnicos.
Este bit: Habilitacin .EN (bit 15) Se establece: (SQO o SQL) durante una transicin del rengln de falso a verdadero para indicar que la instruccin est habilitada. La instruccin sigue a la condicin del rengln. Nota: durante el preescn, este bit est establecido para evitar el incremento falso del puntero de la tabla cuando se inicia el escn de programa. (SQO o SQL) despus de que la instruccin termina la operacin en la ltima palabra en el archivo de secuenciador. Despus que el rengln se hace falso, el procesador restablece el bit .DIN durante la prxima transicin del rengln de falso a verdadero. cuando el valor de longitud es menor o igual a cero o cuando el valor de posicin es menor que cero.
Error .ER (bit 11)
12-5
Ejemplo de Sequencer Output (SQO):

SQO SEQUENCER OUTPUT File Mask Destination Control Length Position #N7:1 0F0F O:014 R6:20 4 2 EN

N7:1 N7:2 N7:3 N7:4 N7:5 17 10 07 00 0 1 2
DN
10 10 00 10 11 11 01 01 11 11 01 01 01 00 10 10 01 01 01 01 01 01 0 0 0 1 00 10 01 00 10 01 00 10
Archivo de Sequencer salida de Output File secuenciador
3 Current Step Paso actual 4
17
10
07
00
00 00 11 11 00 00 11 11
Valor de Mask mscara 0F0F Value

0F0F
17
10
07
00
Destino O:014 Destination O:014 Mdulo de salida Output Module (s)
00 00 01 01 00 00 10 10
17 16 15 14 13 12 11 10 7 6 5 4 3 2 1 0
Rack 1 Rack de Grupo 1 E/S 4

I/O group 4
= No Change No se cambia = Desactivado Off = Activado On 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
La instruccin SQO mueve los of the current step through a mask to an mscara a una controlling SQO instruction moves the data datos del paso actual a tavs de una output word for palabra de salida para controlar mltiples salidas. multiple outputs.
16645a
12-6
Este parmetro: Archivo (#N7:1) Mscara (0F0F) Destino (O:014) Control (R6:20) Longitud (4) Posicin (2)
Indica al procesador: La ubicacin del archivo de secuenciador El valor hexadecimal fijo de la mscara La direccin de imagen de salida que se debe cambiar La estructura que controla la operacin El nmero de palabras que se deben procesar La posicin actual
La instruccin SQO pasa por el archivo de secuenciador de palabras de salida de 16 bits cuyos bits han sido establecidos para controlar varios dispositivos de salida. Cuando el rengln va de falso a verdadero, la instruccin se incrementa al paso siguiente (palabra) en el archivo de secuenciador #N7:1. Los datos en el archivo de secuenciador se transfieren a travs de una mscara fija (0F0F) a la direccin de destino O:014. Los datos actuales se escriben al elemento de destino durante cada escn que el rengln permanece verdadero. Cuando cambia el procesador del modo de programacin al modo marcha en el momento del encendido, la operacin de la instruccin depende de si el rengln es verdadero o falso durante el primer escn: Si el rengln es verdadero y POS = 0, la instruccin transfiere datos en el paso 0. Si el rengln ds falso, la instruccin espera la primera transicin del rengln de falso a verdadero y transfiere los datos en el paso 1.
Despus de transferir la ltima palabra del archivo de secuenciador, el procesador establece el bit .DN. Durante la prxima transicin del rengln de falso a verdadero, el procesador restablece el bit .DN y establece la posicin al paso 1.
Cmo restablecer la posicin de SQO

Cada vez que el procesador va del modo de programacin al modo marcha, usted debe restablecer la posicin de cualquier instruccin SQO. Para hacerlo, use la lgica de escalera siguiente:
S1 15
El bit S:1/15 es el bit de primera pasada. Este bit se establece cuando el The bit S:1/15 is the "first pass" bit. This bit is set when the processor procesador escanea un programa por primera vez. Cuando el rengln se first scans a program. When mueve el valor de 0 the palabra de posicin hace verdadero, el procesador this rung goes true, a la processor moves the instruccin SQO. Despus de que la posicin se establece en 0, de lavalue of 0 to the position word of the SQO instruction. After the la position is set to del rengln de falso a verdadero causar que el prxima transicin0, the next false to true transition will cause the procesador ejecute el paso 1. processor to run step 1.
MOV MOVE Source Dest 0 R6:20.POS
12-7
Ejemplo de Sequencer Input (SQI):

SQI SEQUENCER INPUT File Mask Source Control Length Position #N7:11 FFF0 I:031 R6:21 4 2
Archivo de referencia de secuenciador #N7:11 Sequencer Reference File #N7:11

Palabra Word
15
08
07
N 7 :11 12
Paso 00 Step 0
1 2 3 4
PalabraWord (Source) Input de entrada (origen)

17 10 07 00 00 10 01 00 10 01 11 01 15
Valor de mscara FFFO

Mask Value FFFO 08 07 00 11 11 11 11 11 11 00 00
13 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 14 15
1 Mask bits are reset La instruccin SQI es verdadera cuando detecta que un palabra de entrada SQI instruction is true when it detects that an input word matches coincide (a travs de una mscara) con su palabra de referencia correspondiente. (through a mask) its corresponding reference word.
1Los bits de mscara estn restablecidos
instruccin true in this example. 1 Estos bits no se comparan. Por lo tanto, lainstruction is es verdadera en este These bits are not compared. Therefore, the
ejemplo.
16646a
Este parmetro: Archivo (#N7:11) Mscara (FFF0) Origen (#I:031) Control (R6:21) Longitud (4) Posicin (2)
Indica al procesador: La ubicacin del archivo de referencia El valor hexadecimal fijo de la mscara La direccin de la imagen de entrada que se debe comparar El elemento que controla la operacin El nmero de elementos que se deben efectuar paso a paso La posicin actual
La instruccin SQI compara un archivo de datos de la imagen de entrada (I:031) mediante una mscara (FFF0) a un archivo de datos de referencia (N7:11) para determinar su igualdad. Cuando el estado de todos los bits sin mscara de la palabra en el paso determinado coincide con los bits de la palabra de referencia correspondiente, la instruccin se hace verdadera. De lo contrario, la instruccin es falsa. Importante: Puede usar la instruccin SQI con la estructura de control de la instruccin SQO. Programe la instruccin SQI como la instruccin condicional en el mismo rengln con la instruccin SQO. Asigne la misma direccin de control y longitud a las dos instrucciones de manera que vayan juntos.
Cmo usar SQI sin SQO

Otra aplicacin de la instruccin SQI es el diagnstico de mquinas donde usted carga el archivo de referencia con los datos que representan la secuencia deseada de funcionamiento de la mquina. Durante la operacin, si la secuencia en tiempo real de la operacin no coincide con la secuencia deseada de la operacin almacenada en el archivo de referencia, habilite una seal de fallo. En este caso, el programa de lgica de escalera incrementa externamente la instruccin SQI.
12-8
Para incrementar externamente el archivo de secuenciador, use una instruccin CPT para mover un nuevo valor de posicin al elemento de control de la instruccin SQI. Haga esto para incrementar cada paso en el archivo de la instruccin SQI. El rengln 0 incrementa la instruccin SQI. El rengln 1 restablece el valor de posicin despus de ejefectuar paso a paso el archivo.
Rengln 0 Rung
SQI SEQUENCER INPUT File Mask Source Control Length Position #N7:0 F0FF I:005 R6:0 20 0
ADD ADD Source A Source B Destination R6:0.POS 1 R6:0.POS 0
Rengln11 Rung
GTR GREATER THAN Source A Source B R6:0.POS R6:0.LEN
MOV MOVE Source Destination 0 R6:0.POS 0
Ejemplo de Sequencer Load (SQL):

SQL SEQUENCER LOAD File Source Control Length Position #N7:20 I:002 R6:22 5 3 EN
DN
17
Mdulo de entrada Input Module (s)
Palabra de origen I:002 Source Word I:002 10 0 7
00
Origen I:002 Source I:002
00 00 10 10 11 00 11 01
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
Archivo de destino #N7:20 Destination File #N7:20 Palabra 1 5 Word N70:20
08
07
00 0
Archivo de Sequencer 1 destino de Destination secuenciador File #N7:20 2 #N7:20
21 22 23 24 25 00 00 10 10 11 00 11 01
3 4 5
Paso actual Current Step
Grupo deI/O Grouprack 0 Rack 0 E/S 2 de 2 La instruccin SQL carga datos dethepalabra de entrada destination de destino SQL instruction loads data from la input word into a a un archivo desde el cual stos canpueden moverother sequencer de secuenciador. file from where it se be moved to a otros archivos files.
16661a
12-9
Este parmetro: Archivo (#N7:20) Origen (I:002) Control (R6:22) Longitud (5) Posicin (3)
Indica al procesador: La ubicacin del archivo de destino La direccin de la imagen de entrada que se debe leer La estructura que controla la operacin El nmero de palabras que se deben efectuar paso a paso El paso actual
Cuando el rengln va de falso a verdadero, la instruccin SQL se incrementa al prximo paso en el archivo de secuenciador y carga datos en dicho archivo, un paso por cada transicin de rengln. La instruccin SQL carga los datos actuales durante cada escn que el rengln permanece verdadero. No se usa una mscara. Cuando cambia el procesador del modo de bprogramacin al modo marcha en el momento del encendido, la operacin de la instruccin depende de si el rengln es verdadero o falso durante el primer escn: Si el rengln es verdadero, la instruccin carga datos en el paso 0. Si el rengln es falso, la instruccin espera la primera transicin del rengln de falso a verdadero y carga los datos en el paso 1.
Despus cargar el ltimo paso, el procesador establece el bit .DN. Durante la prxima transicin del rengln de falso a verdadero, el procesador restablece el bit .DN, restablece la posicin al paso 1 y carga los datos en esa palabra.
12-10
Notas:
Captulo
13
Cmo seleccionar las instrucciones de flujo de programas
Las instrucciones de flujo de programas cambian el flujo de la ejecucin de programas de lgica de escalera. Use la Tabla 13.A para seleccionar la instruccin de control de programas o el grupo de instrucciones que satisfacen sus requisitos de programacin.
Tabla 13.A Instrucciones de control de programas disponibles
Si desea:
Use estas instrucciones: MCR
Desactivar todas las salidas no retentivas en una seccin de un programa de lgica de escalera Saltar una seccin de un programa que no necesita ejecutarse cada vez Enlazar por un conjunto de renglones durante un nmero preseleccionado de veces Saltar a un archivo de subrutina diferente, pasar datos a la subrutina, realizar una operacin y devolver los resultados Marcar un fin temporal que bloquea la ejecucin del programa Inhabilitar un rengln Activar un evento de un impulso segn un cambio de la condicin del rengln Restablecer un diagrama de funcin secuencial Terminar un archivo de transicin Habilitar o inhabilitar las interrupciones del usuario
JMP, LBL FOR, NXT, BRK JSR, SBR, RET
13-3 13-5 13-8
TND AFI ONS, OSR,* OSF*
13-13 13-13 13-14 (ONS), 13-15 (OSR), 13-16 (OSF) 13-17 13-18 13-19 (UID), 13-20 (UIE)
SFR* EOT UIE,* UID*
*Estas instrucciones son compatibles solamente con los procesadores PLC-5 con caractersticas mejoradas.
1785-6.1ES Noviembre 1998
13-2
Master Control Reset (MCR)

Descripcin:
MCR
Use las instrucciones MCR en parejas para crear zonas de programas que desactivan todas las salidas no retentivas en la zona. Todava se escanean los renglones dentro de la zona MCR, pero el tiempo de escn se reduce debido al estado falso de las salidas no retentivas. Las salidas no retentivas se restablecen cuando su rengln se hace falso.
Si el rengln MCR que inicia la zona es: verdadero
El procesador:
ejecuta el los renglones en la zona MCR segn las condiciones de entrada individuales de cada rengln (como si la zona no existiera). restablece todas las instrucciones de salida no retentivas en la zona MCR independientemente de las condiciones de entrada individuales de cada rengln.
falso
Las zonas MCR le permiten habilitar o inhibir segmentos del programa tales como aplicaciones de recetas. Cuando programe las instrucciones MCR, observe lo siguiente: Es necesario terminar la zona con una instruccin MCR no condicional. No puede anidar una zona MCR con otra. No salte en una zona MCR. Si la zona es falsa, el saltar a la misma activa la zona. Si una zona MCR contina hasta el fin del programa de lgica de escalera, no es necesario programar una instruccin MCR para terminar la zona.
Importante: La instruccin MCR no es una sustitucin para un rel de control maestro cableado que proporciona la capacidad de realizar de un paro de emergencia. Debe instalar un rel de control maestro cableado para proporcionar la desconexin de emergencia de la alimentacin elctrica de las E/S. ATENCION: No sobreponga ni anide las zonas MCR. Cada zona MCR debe ser separada y completa. Si se sobreponen o se anidan, puede ocurrir una operacin inesperada de la mquina, lo cual podra resultar en daos al equipo y/o lesiones corporales. ATENCION: Si inicia instrucciones tales como los temporizadores o contadores en una zona MCR, la operacin de la instruccin se detiene cuando la zona se inhabilita. Vuelva a programar las operaciones crticas fuera de la zona, si fuese necesario.
13-3
Ejemplo:
Cuando el rengln que contiene la primera instruccin MCR es verdadero, el procesador ejecuta los renglones en la zona MCR segn las condiciones de entrada del rengln. De lo contrario, el procesador restablece las instrucciones de salida no retentivas dentro de la zona MCR
I:012 01 I:012 04 I:012 11 I:012 03 I:012 13
I:012 02
I:012 MCR 03 O:013 01
Principio de la zona Beginning of zone
I:012 12
O:013 02
Cuando la primera When the MCR es instruccin first MCR instruction is verdadera, el true, the processor ejecuta los procesador executes the rungs in the zone. renglones en la zona.
I:012 10
O:013 03 MCR
Cuando la primera When the MCR es instruccinfirst MCR instruction is false, falsa, el procesador the processor resets all restablece todas las non-retentive outputs salidas no retentivas en in the zone. la zona.
Fin de la zona End of zone
Jump (JMP) y Label (LBL)

Descripcin:
JMP ] LBL [
Si el rengln de salto es: verdadero falso El procesador: salta del rengln JMP al rengln LBL y contina ejecutando el programa. Se puede saltar hacia adelante o hacia atrs. ignora la instruccin JMP
Use las instrucciones JMP y LBL en parejas para saltar porciones del programa de lgica de escalera.
El salto hacia adelante a una etiqueta ahorra el tiempo de escn de programa puesto que omite un segmento del programa hasta que se necesita. El salto hacia atrs permite que el procesador repita iteraciones a travs de un segmento del programa hasta que lgica se completa. Importante: Tenga cuidado de no saltar hacia atrs demasiadas veces. El temporizador de control (watchdog) puede sobrepasar el tiempo de espera, lo cual causa un fallo del procesador.
13-4
Cmo usar JMP

La instruccin JMP permite que el procesador salte renglones. Usted puede saltar a la misma etiqueta de una o ms instrucciones JMP. ATENCION: Los temporizadores y contadores saltados no se escanean. Vuelva a programar las operaciones crticas fuera de la zona saltada.
Cmo usar LBL

La instruccin LBL es el receptor de la instruccin JMP que tiene el mismo nmero de etiqueta. Coloque la instruccin LBL primero en el rengln al cual desea que el procesador salte. Importante: Asegrese de que la instruccin LBL sea la primera instruccin en el rengln. (Actualmente el software le permite crear una bifurcacin alrededor una instruccin LBL. Esto causa que el procesador funcione incorrectamente.)
Cantidad vlida por archivo de programa: 256 32
Si tiene este procesador:
Nmeros LBL vlidos:
PLC-5 con caractersticas mejoradas PLC-5 clsico
000-255 0-31
Si modifica y acepta un rengln que contiene una etiqueta mientras est en lnea con el procesador en el modo marcha, el software crea una pareja I/R. Si modifica el rengln I antes de ensamblar las ediciones, el procesador entrar en fallo con un error de etiqueta duplicado. Hay cuatro mtodos para evitar este problema: Edite el rengln con el procesador en el modo de programacin. Anule las ediciones y vuelva a editar el rengln. Permita que ocurra el fallo y luego borre el fallo despus de ensamblar las ediciones. Ensamble la primera edicin y modifique el rengln nuevamente para hacer el segundo cambio. Si edita en lnea, es posible que el procesador ejecute el rengln con la primera edicin y cause que el procesador entre en fallo o funcione incorrectamente.
13-5
Ejemplo JMP y LBL:
Cuando el rengln que contiene la instruccin JMP se hace verdadero, el procesador salta los renglones sucesivos hasta llegar al rengln que contiene la instruccin LBL con el mismo nmero. El procesador reanuda la ejecucin en el rengln LBL.
I:012 11 O:013 01 20 JMP
I:012 10 I:012
Cuando la entrada I:012/13 est establecida, el procesador salta a When input 13 la etiqueta 20I:012/13 is set, the processor jumps to ejecuta y contina la ejecucin del programa. No label 20 and continues program execution. It does not los renglones entre estos dos puntos. execute the rungs between these two points.
T4:0 DN
TON TIMER ON DELAY Timer Time base Preset Accum T4:0 1.0 100 0 O:013 13 I:012 17 O:013 02 EN DN
I:012 10 20 LBL
El temporizador (TON) no se actualizar siempre que I:012/13 sea verdadero.
For Next Loop (FOR, NXT), Break (BRK)

Descripcin:
FOR FOR Label number Index Initial value Terminal value Step size NXT NEXT Label Number
Use las instrucciones FOR, BRK y NXT para crear sus propias rutinas de programacin donde usted controla el nmero de veces que se ejecuta el lazo. Importante: Durante el preescn, las instrucciones de lgica de escalera dentro del lazo FOR/NXT no se preescanean (no se saltan). ATENCION: El uso de las instrucciones FOR y NXT dentro de una bifurcacin de salida puede causar una operacin inesperada de la mquina. Cuando se usan las instrucciones FOR y NXT dentro de una bifurcacin de un programa de lgica de escalera, es posible que la ejecucin del lazo FOR/NXT no ocurra de la manera usual. No use las instrucciones FOR ni NXT cuando programe dentro de una bifurcacin en un programa de lgica de escalera.
13-6

Es necesario proporcionar al procesador la informacin siguiente para programar la instruccin FOR:
Parmetro: Nmero de etiqueta Definicin: el nmero de etiqueta nico que marca la ubicacin de la instruccin FOR. Introduzca un nmero nico. Los procesadores PLC-5 clsicos son compatibles con los nmeros de etiqueta 0-31. Los procesadores PLC-5 con caractersticas mejoradas son compatibles con los nmeros de etiqueta 0-255. la direccin lgica en que la instruccin almacena el valor del ndice que calcula. El valor del ndice es la suma de valor inicial ms los valores de paso acumulados. La instruccin FOR usa el valor del ndice para determinar el nmero de veces que se ejecuta el lazo. Cuando habilita la instruccin FOR, el procesador establece el valor del ndice igual al valor inicial. Luego, si el valor del ndice es menor o igual al valor del terminal, el procesador entrega las instrucciones que siguen. Si el ndice es mayor que el valor del terminal, el procesador salta a la instruccin NXT. Cuando el procesador encuentra una instruccin NXT, retorna a la instruccin FOR correspondiente y compara el ndice con el valor del terminal. Si el ndice es menor o igual al valor del terminal, el procesador salta nuevamente a la instruccin FOR. De lo contrario, pasa a la instruccin siguiente. Si el procesador encuentra una instruccin BRK en un rengln verdadero, salta a la instruccin que sigue a la instruccin NXT. (valor del ndice) es un valor entero o direccin de nmero entero que representa el valor de inicio del lazo. (valor de referencia) es un valor entero o direccin de nmero entero que representa el valor de fin del lazo. (constante) es un valor entero que especifica la cantidad segn la cual el valor del ndice se debe incrementar. Puede cambiar el valor del paso desde el programa de lgica de escalera.
Indice
Valor inicial Valor de terminal Tamao de paso
Cmo usar FOR

Cuando el rengln es verdadero, la instruccin FOR ejecuta los renglones entre FOR y NXT repetidamente durante un escn de programa hasta que alcanza el nmero preseleccionado de lazos o hasta que una instruccin cancela la operacin. La instruccin FOR repite esta operacin durante cada escn que el rengln es verdadero. La instruccin FOR no requiere una transicin para iniciar una operacin. Cuando el rengln es falso, el procesador salta al rengln que sigue a la instruccin NXT. Importante: Tenga cuidado de no enlazar demasiadas veces durante un solo escn de programa. Una cantidad excesiva de llamadas causa que el temorizador de control (watchdog) sobrepase el tiempo de espera, lo cual hace que el procesador entre en fallo. Puede cambiar los valores iniciales y terminales desde el programa principal antes de ejecutar la instruccin FOR. No debe cambiar el valor del ndice. ATENCION: El cambiar el valor del ndice puede causar que la instruccin ejecute el lazo el nmero de veces inesperado, lo cual puede resultar en daos al equipo y/o lesiones corporales.
!
13-7
Adems, si edita una instruccin FOR/NXT en el modo marcha remota, asegrese de hacer los cambios correspondientes en los dos renglones antes de ensamblar las ediciones. Por ejemplo, si desea cambiar el nmero de etiqueta para la pareja FOR/NXT, cambie la etiqueta en la instruccin FOR y en la instruccin NXT. Luego, ensamble las ediciones. Si ensambla las ediciones despus de cambiar solamente una de las instrucciones de la pareja FOR/NXT, el procesador causa un error de tiempo de ejecucin o sobrepasa el tiempo de espera del temporizador de control (watchdog).
Cmo usar BRK

La instruccin BRK bloquea la operacin de la instruccin FOR. Coloque el rengln BRK en cualquier lugar entre los renglones FOR y NXT. Cuando el rengln se hace verdadero, devuelve el procesador al lazo ms alto siguiente (si se usan lazos anidados) o a la instruccin que sigue a la instruccin NXT correspondiente en el programa principal. Use BRK para salir del lazo cuando el procesador detecte un error o para evitar lazos prolongados que pueden causar que el temporizador de control (watchdog) sobrepase el tiempo de espera, lo cual ocasionara un fallo del procesador..
Cmo usar NXT

La instruccin NXT se debe programar en un rengln no condicional que es el ltimo rengln repetido por el lazo For-Next. La instruccin NXT devuelve el procesador a la instruccin FOR correspondiente (identificada por el nmero de etiqueta especificada en la instruccin NXT).
Ejemplo de FOR, BRK y NXT:

N7:10 5
rengln rung rengln rung rengln rung Si el bit 5 de la palabra 10 del archivo entero 7 es falso, If integer file 7, word 10, bit 5 is false, salte al rengln que sigue a la instruccin NXT. skip to the rung following the NXT instruction. Si el bit 5 de la palabra 10 del archivo entero 7 es verdadero, If integer file 7, word 10, bit 5 is true, initialize N7:0 to inicialice N7:0 a cero y ejecute los renglones hasta la zero and execute the rungs until the NXT. When the instruccin NXT. Cuando el procesador encuentre NXT, processor encounters the NXT, increment N7:0 and incremente N7:0 y salte hacia atrs a la instruccin FOR. jump back to the FOR instruction. As long as N7:0 Siempre que N7:0 sea menor o igual a 10, siga ejecutando el is less than or equal to 10, keep executing the loop. lazo. Cuando N7:0 sea mayor que 10, salte al rengln que When N7:0 is greater than 10, jump to the rung sigue a NXT. following the NXT.
FOR FOR Label number Index Initial value Terminal value Step size
0 N7:0 0 10 1
N7:10 /
rengln rung rengln rung rengln rung el bit 5 de la 7, word 10, bit 5 ever goes true, 5 SiIf integer file palabra 10 del archivo de enteros 7 se hace verdadero, salga del lazo y salte alto the rung sigue a la break out of the loop and jump rengln que instruccin NXT.NXT instruction. following the
BRK
NXT NEXT Label Number
rengln rung rengln rung rengln rung
13-8
Jump to Subroutine (JSR), Subroutine (SBR) y Return (RET)

Descripcin:
JSR JUMP TO SUBROUTINE Prog file number Input parameter Return parameter SBR SUBROUTINE Input parameter RET RETURN ( ) Return parameter
Las instrucciones JSR, SBR y RET indican al procesador que vaya a un archivo de subrutina diferente dentro del programa de lgica de escalera que se escanee dicho archivo de subrutina una sola vez y que retorne al punto original. La instruccin JSR dirige el procesador al archivo de subrutina especificado y, si fuera necesario, define los parmetros pasados hacia y recibidos desde la subrutina. La instruccin SBR opcional es la instruccin de encabezado que almacena los parmetros de entrada. Use SBR solamente si desea pasar parmetros. La instruccin RET termina la subrutina y, si fuera necesario, almacena los parmetros que deben retornar a la instruccin JSR en el programa principal. Importante: Si usa la instruccin SBR, la instruccin SBR debe ser la primera instruccin en el primer rengln en el archivo de programa que contiene la subrutina. Use una subrutina para almacenar secciones reiterativas de lgica de programa a las cuales se puede obtener acceso desde mltiples archivos de programa. Una subrutina ahorra memoria puesto que se programa una sola vez. Actualice las E/S crticas dentro de las subrutinas mediante instrucciones de entrada/salida inmediatas (IIN, IOT), especialmente si la aplicacin requiere subrutinas anidadas o bastante largas. De lo contrario, el procesador no actualiza las E/S hasta que llega al fin del programa principal (despus de ejecutar todas las subrutinas). Las salidas en las subrutinas permanecen en su ltimo estado.
Cmo pasar parmetros

Pase los valores seleccionados a una subrutina antes de la ejecucin para que la subrutina pueda realizar operaciones matemticas o lgicas en los datos y devolver los resultados al programa principal. Por ejemplo, puede escribir una subrutina genrica para mltiples operaciones de recetas. Pase de antemano los valores preseleccionados para cada receta a la subrutina o haga que el programa principal especifique y pase los valores preseleccionados segn los requisitos de la aplicacin.
13-9
Puede pasar los siguientes tipos de parmetros:

Tipo: Constante de programa (nmero entero) Constante de programa (punto flotante [coma flotante]) Direccin de elemento lgica Direccin de estructura lgica Ejemplo: 256 23.467 N7:0 C5:0.ACC
Si pasa los datos de punto flotante (coma flotante) a una direccin de nmero entero, la porcin fraccionaria del valor se trunca (se pierde). Importante: No combine los datos y las direcciones de punto flotante (coma flotante) y nmeros enteros cuando pase datos porque esto disminuye la precisin.
Ejemplo de cmo pasar parmetros:
El diagrama siguiente muestra cmo pasar los parmetros entre un archivo de programa principal y un archivo de subrutina.
Programa de lgica de escalera principal Main Ladder Program
JSR JUMP TO SUBROUTINE Prog file number Input parameter Input parameter Input parameter Return parameter Return parameter 90 N16:23 N16:24 231 N19:11 N19:12
Las constantes y valores de programa constants anden las Program almacenados values direcciones lgicas se pasanare stored at logical addresses a la instruccin the SBR instruction passed to SBR cuando la ejecucin salta alexecution jumps to the when archivo de subrutina. subroutine file.
Los valores Values are retornan returned
La ejecucin se reanuda Execution resumes Archivo de subrutina Subroutine File 090 090
SBR SUBROUTINE
Las constantes y valores de Values and program constants programa seat logical addresses are stored almacenan en direcciones lgicas as subroutine in the subroutine en la subrutina cuando se inicia la ejecucin. execution begins.
Input parameter Input parameter Input parameter
N43:0 N43:1 N10:3
Los valores almacenados en las Values stored at logical direcciones lgicas retornan a las addresses are returned to the direcciones que usted especific addresses that you specified in en la instruccin JSR cuando la the JSR instruction when ejecucin retorna al programa de execution returns to the main lgica de escalera principal. ladder program.
RET RETURN ( ) Return parameter Return parameter N43:5 N43:4
13-10

Parmetro: Nmero de archivo del programa Parmetro de entrada (JSR) Parmetro de entrada (SBR) Parmetro de retorno (JSR) Parmetro de retorno (RET) Definicin: el nmero de archivo del programa del archivo que contiene la subrutina una constante de programa o una direccin de un parmetro que se enva a la subrutina (opcional) una direccin en que la subrutina almacena los datos de entrada (opcional) una direccin que almacena los datos recibidos de la subrutina (opcional) una constante de programa o una direccin de un parmetro que va a retornar a la instruccin JSR en el programa principal (opcional)
Al introducir los parmetros de entrada y retorno: Cuando introduce la instruccin JSR, el software de programacin le invita a introducir los parmetros de entrada. Despus de intorducir un parmetro de entrada, presione [Enter]. El software le invita nuevamente a introducir otro parmetro de entrada. Cuando no tenga ms parmetros de entrada que introducir, vuelva a presionar [Enter]. El software de programacin le invita a introducir parmetros de retorno segn el mtodo usado para los parmetros de entrada. No puede introducir ms de ocho parmetros de entrada y retorno combinados. Haga que el nmero de entradas JSR en la subrutina sea mayor o igual al nmero de direcciones de parmetros de entrada en la instruccin SBR. Si el nmero de entradas es menor que las direcciones que las reciben, se causa un error de tiempo de ejecucin. Asegrese de que el nmero de parmetros de retorno RET sea mayor o igual al nmero de direcciones de retorno JSR que los reciben. Si el nmero de salidas es menor que las direcciones que las reciben, se causa un error de tiempo de ejecucin.
Cmo anidar los archivos de subrutina

Puede anidar hasta ocho subrutinas dentro de un archivo de programa. Esto significa que se puede dirigir el flujo de programas del programa principal a una subrutina y luego a otra subrutina, siempre que no haya ms de 7 niveles de subrutinas.
13-11
La ruta de acceso de retorno es la inversa. Durante RET, el procesador retorna automticamente a la prxima instruccin despus de la instruccin JSR anterior. El procesador sigue este procedimiento hasta retornar al programa principal.
Nivel 1 1 Level Archivo de subrutina 90 Subroutine File 90 ProgramaProgram Main principal 90 Nivel 2 2 Level Archivo de subrutina 91 Subroutine File 91 Nivel 3 3 Level Archivo de subrutina 92 Subroutine File 92
SBR
SBR
SBR
JS R 91 JS R 92 JS R
RET
RET
RET
15294
Cmo usar JSR

La instruccin JSR dirige el procesador al archivo de subrutina especificado y, si fuera necesario, define los parmetros pasados hacia y recibidos desde la subrutina. Tome en cuenta lo siguiente cuando programe la instruccin JSR: Cada subrutina fuera del archivo de programa principal debe tener su propio archivo identificado por una descripcin de archivo nica. No puede saltar en ninguna parte del archivo de subrutina excepto la primera instruccin (SBR) en dicho archivo. Puede anidar hasta ocho archivos de subrutina.
Cmo usar SBR

La instruccin SBR opcional es la instruccin de encabezado que almacena los parmetros de entrada. Use la instruccin SBR solamente si desea pasar parmetros. Cuando pasa parmetros, la instruccin SBR debe ser la primera instruccin en el primer rengln de la subrutina. Este rengln tambin debe tener una instruccin de salida. La instruccin SBR almacena las constantes de programa y los valores de la tabla de datos pasados desde la instruccin JSR. Importante: Si usa la instruccin SBR, sta debe ser la primera instruccin en el primer rengln en el archivo de programa que contiene la subrutina.
13-12
Cmo usar RET

La instruccin RET termina la subrutina y, si fuese necesario, almacena los parmetros que retornan a la instruccin JSR en el programa principal. La instruccin RET pone fin a la ejecucin de la subrutina. La instruccin RET dirige el procesador nuevamente a la instruccin que sigue a la instruccin JSR correspondiente. La instruccin RET tambin devuelve datos a la subrutina o programa principal anteriores. Cada subrutina debe contener una instruccin RET ejecutable si se desea devolver valores desde la subrutina. El rengln que contiene la instruccin RET puede ser condicional. Si usa este mtodo, puede programar el procesador para que ejecute solamente una porcin de la subrutina si condiciones determinadas son verdaderas. No obstante, asegrese de programar otra instruccin RET en un rengln no condicional al fin de la subrutina para garantizar un retorno vlido desde la subrutina cuando las condiciones en la primera instruccin RET sean falsas. Importante: Para evitar el fallo del procesador, slo use la instruccin RET en el programa cuando retorne parmetros. Si no retorna parmetros, permita que el comando final en la subrutina haga el retorno al programa principal.
Ejemplo de JSR, SBR y RET:
Cuando el rengln que contiene la instruccin JSR se hace verdadera, el procesador salta al archivo de subrutina especificado por la instruccin JSR. El procesador tambin pasa tres valores a la subrutina (el valor almacenado en N16:23, el valor almacenado en N16:24 y la constante 231). Luego el procesador ejecuta la lgica de subrutina. Cuando el procesador ejecuta la instruccin RET en la subrutina, el procesador retorna a la instruccin que sigue a la instruccin JSR anterior en el programa principal. La subrutina devuelve dos valores al programa principal: el valor almacenado en N43:3 se transfiere a N19:11 y el valor almacenado en N43:4 se transfiere a N19:12.
JSR JUMP TO SUBROUTINE Prog file number Input par Input par Input par Return par Return par 90 N16:23 N16:24 231 N19:11 N19:12
El resto del programa principal Balance of Main Program Subrutina Subroutine
SBR SUBROUTINE Input par Input par Input par N43:0 N43:1 N43:2
(Introduzca su propia operacin lgica) (Enter your own logic operation)
RET RETURN ( ) Return par Return par N43:3 N43:4
13-13
Temporary End (TND)

Descripcin:
TND
Ejemplo: Example:
I:012 I:012 TND 04 05
Cuando el procesador encuentra la instruccin TND, el procesador restablece el temporizador de control (watchdog) (a cero), realiza una actualizacin de E/S y comienza a ejecutar el programa de lgica de escalera en la primera instruccin en el programa principal. Inserte la instruccin TND cuando depure o resuelva problemas del programa de lgica de escalera. La instruccin TND permite que el programa se ejecute hasta esta instruccin solamente. Muvala progresivamente a medida que depura cada seccin nueva. Use la instruccin TND tambin como barrera entre el programa principal y las subrutinas locales. Puede programar la instruccin TND no condicionalmente o condicionar el rengln segn sus necesidades de depuracin. Importante: No confunda la instruccin TND con el smbolo de fin de programa (EOP). No se puede colocar instrucciones en el rengln que tiene el smbolo EOP.
Always False (AFI)

Descripcin:
Ejemplo: Example:
AFI
La instruccin AFI es una instruccin de entrada que hace que el rengln se haga falso cuando se inserta el lado en la condicin del rengln. Puede usar la instruccin AFI para inhabilitar temporalmente un rengln cuando depura un nprograma.
13-14
One Shot (ONS)

Descripcin:
[ ONS ]
La instruccin ONS es una instruccin de entrada que hace que el rengln sea verdadero durante un escn de programa cuando ocurre una transicin de falso a verdadero de las condiciones antes de la instruccin ONS en el rengln. Use la instruccin ONS para comenzar eventos que se activan mediante un botn pulsador, tal como la extraccin de valores de interruptores de regulacin manual o la inmovilizacn rpida de los valores LED mostrados en pantalla. Debe introducir una direccin de bit para el bit. Use un archivo binario o una direccin de archivo entero. Un bit nico se debe dedicar a cada ONS. Puede programar una direccin de salida para la instruccin ONS, pero tome en cuenta lo siguiente: ATENCION: La programacin en lnea con esta instruccin puede ser peligrosa puesto que la salida puede activarse inmediatamente cuando el rengln se escanea. Establezca el valor de la direccin de bit a 1 antes de introducir la instruccin. El rengln debe ir de falso a verdadero antes de activar su salida.
Importante: Durante el preescn, la direccin de bit est establecida para inhibir la activacin falsa cuando el escn de programa comienza.
Ejemplo:
I:011 04 N7:10 ONS 10 5 B3
Cuando thecondicin de entrada va de falso a verdadero,ONSinstruccin ONS rung so thatel When la input condition goes from false to true, the las conditions the condiciona rengln paraturnsla salida se scan. The output turns off for successive scans until the the output que on for one active durante un escn. La salida se desactiva durante escanes sucesivos hasta que leagain. va nuevamente de falso a verdadero. input goes from false to true entrada
13-15
One Shot Rising (OSR) (procesadores PLC-5 con caractersticas mejoradas solamente)
Descripcin:
OSR ONE SHOT RISING Storage BIt Output Bit Output Word OB SB
La instruccin OSR es una instruccin de salida que activa la ocurrencia de un evento una sola vez. La instruccin OSR establece los bits siguientes:
Este bit: Salida .OB Cambia el estado de la manera siguiente: Est establecido durante un escn de programa cuando el rengln va de falso a verdadero Nota: durante el preescn, este bit se restablece para inhibir la activacin falsa cuando el escn de programa comienza. Sigue el estado del rengln Nota: durante el preescn, este bit se restablece para inhibir la activacin falsa cuando el escn de programa comienza.
Almacena miento .SB
Use la instruccin OSR cuando sea necesario que un evento se inicie segn el cambio de estado del rengln de falso a verdadero y no continuamente cuando el rengln es verdadero. Debe introducir una direccin de bit para el bit de salida y el bit de almacenamiento. Use una direccin de archivo binario o de nmero entero.

Parmetro: Bit de almacenamiento Bit de salida Palabra de salida Definicin: la direccin donde desea almacenar el estado del bit de almacenamiento. Por ejemplo, B3/17 la posicin de bit en la palabra de salida donde desea almacenar el estado del bit de salida. Por ejemplo, 5 la direccin de palabra en que desea almacenar el estado del bit de salida. Por ejemplo, N7:0
13-16
One Shot Falling (OSF) (procesadores PLC-5 con caractersticas mejoradas solamente)
Descripcin:
OSF ONE SHOT FALLING Storage BIt Output Bit Output Word OB SB
La instruccin OSF es una instruccin de salida que activa la ocurrencia de un evento una sola vez durante la transicin del rengln de falso a verdadero. La instruccin OSF establece los bits siguientes:
Este bit: Salida .OB Almacenamiento .SB Cambia el estado de la manera siguiente: se establece durante un escn de programa cuando el rengln va de verdadero a falso Sigue el estado del rengln
Use la instruccin OSF cuando sea necesario que un evento se inicie segn el cambio de estado del rengln de falso a verdadero y no segn el estado del rengln resultante. Debe introducir una direccin de bit para el bit de salida y el bit de almacenamiento. Use una direccin de archivo binario o de nmero entero.

Es necesario proprocionar al procesador la informacin siguiente para programar estas instrucciones:
Parmetro: Bit de almacenamiento Bit de salida Palabra de salida Definicin: la direccin donde desea almacenar el estado del bit de almacenamiento. Por ejemplo, B3/17 la posicin de bit en la palabra de salida donde desea almacenar el estado del bit de salida. Por ejemplo, 5 la direccin de palabra en que desea almacenar el estado del bit de salida. Por ejemplo, N7:0
13-17
Sequential Function Chart Reset (SFR) (procesadores PLC-5 con caractersticas mejoradas solamente)
Descripcin:
SFR SFC Reset Prog file number Restart step at
La instruccin SFR restablece la lgica en un diagrama de funcin secuencial. Cuando una instruccin SFR se hace verdadera, el procesador realiza un post-escn/ltimo escn en todos los pasos activos y acciones en el archivo seleccionado. Luego, restablece la lgica en la instruccin SFC durante el prximo escn de programa. El diagrama permanece en este estado restablecido hasta que la instruccin se hace falsa. La instruccin SFR tambin restablece todas las acciones retentivas que estn activas actualmente.

Ejemplo: Example:
SFR SFC Reset Prog file number Restart step at 2 N7:5
Es necesario proprocionar al procesador la informacin siguiente para programar esta instruccin:

Parmetro: Nmero del archivo de programa Reiniciar el paso en Definicin: un nmero vlido del archivo de programa de SFC introduzca uno de los siguientes: un nmero vlido de referencia de paso, 0 a 32767 (la introduccin de 0 causa el reinicio predeterminado en el paso inicial) un nombre de paso vlido una direccin de nmero entero (que almacena un nmero de referencia de paso) un smbolo de direccin (de una direccin de nmero entero que almacena un nmero de referencia de paso)
Importante: El parmetro de reinicio del paso est disponibles solamente en los procesadores PLC-5/11, -5/20 y -5/30 de serie A, PLC-5/40, -5/40L, -5/60 y 5/60L de serie B y todos los procesadores PLC-5 con caractersticas mejoradas de serie C. Si usa un procesador PLC-5/40 -5/60 de serie A, la instruccin SFC restablece el paso inicial. Un nmero de paso es un nmero de referencia asignado por el software asocido con cada paso. Debe configurar la instruccin para que muestre en pantalla estos nmeros. Vea el manual de programacin para obtener informacin acerca de cmo configurar la pantalla. Un nombre de paso es cualquier nombre que se asigna al paso. Vea la seccin acerca de cmo asignar nombres de paso y transicin en el manual de programacin para obtener ms informacin. Importante: Asegrese de que el paso es un paso y no una transicin o macro. Estos causan el fallo del procesador. El software no los verifica. Tambin asegrese de que el paso no se encuentre dentro de una bifurcacin simultnea. De lo contrario, el procesador entrar en fallo.
13-18
Importante: Use solamente una instruccin SFR para un solo diagrama. Mltiples instrucciones SFR en el mismo diagrama pueden causar resultados no deseados puesto que los escanes verdaderos y falsos de la instruccin SFR causan un comportamiento diferente de los programas. Como analoga, se presenta el uso de mltiples instrucciones del temporizador TON con el mismo archivo de control. Si desea restablecer un diagrama a otras posiciones en el diagrama en base a condiciones diferentes, cargue el paso para restablecer a en una ubicacin de tabla de datos enteros segn la condicin y active la instruccin SFR.
End of Transition (EOT)

Descripcin:
Ejemplo: Example:
[ EOT ]
La instruccin EOT debe ser la ltima instruccin en un archivo de transicin. Si no coloca una instruccin EOT en un archivo de transicin, el procesador siempre evala el archivo de transicin como verdadero. Importante: La instruccin EOT se salta durante el preescn para que todas las instrucciones de lgica de escalera se puedan preescanear.
13-19
User Interruptor Disable (UID) (procesadores PLC-5 con caractersticas mejoradas solamente)
Descripcin:
La instruccin UID se usa para inhabilitar temporalmente los programas de interrupcin, tales como las interrupciones temporizadas seleccionables (STI ) o interrupciones de entrada del procesador (PII). Cuando el rengln es verdadero, la instruccin UID incrementa una contador de inhabilitacin de interrupcin interna. Siempre que este valor de contador no sea igual a cero, una instruccin STI o PII no puede interrumpir el programa que se ejecuta actualmente. Adems, si tiene una llamada de subrutina dentro de una pareja UIE/UID, dicha subrutina se ejecuta sin interrupcin. La instruccin UID no inhabilita la rutina de fallo del usuario. Importante: Puesto que la instruccin UID hace que un programa no se pueda interrumpir, es posible que se afecte el tiempo de respuesta del procesador a un evento STI o PII. La seccin UID/UIE del programa debe ser tan corta como sea posible. Si deja las instrucciones STI y PII inhabilitadas durante largos plazos de tiempo, pueden ocurrir errores de sobreposicin de las mismas. Importante: Si tiene una transferencia en bloques en una instruccin STI o PII y dicha transferencia en bloques se encuentra dentro de la seccin UID/UIE del programa, se detiene el escn del programa principal hasta concluye que la transferencia en bloques.
UID
13-20
User Interrupt Enable (UIE) (procesadores PLC-5 con caractersticas mejoradas solamente)
Descripcin:
UIE
Cuando el rengln es verdadero y el contador de habilitacin de interrupcin interna es mayor que cero, el contador de inhabilitacin de interrupcin disminuye. Cuando el contador es igual a cero, el programa que se est ejecutando actualmente puede interrumpirse nuevamente. Si hay programas de interrupcin pendientes, estos se ejecutarn ahora. La instruccin UIE vuelve a habilitar los programas de interrupcin STI o PII.
Ejemplo:
I:012 01
I:012 02
I:012 03
O:013 02
El programa se puede Program can be interrupted interrumpir
UID I:012 01 I:012 03 I:012 04 I:012 02 O:013 03 UIE

El programa se puede Program can interrumpir be interrupted
I:012 04
O:013 02
El programa no se Program cannot puede interrumpir be interrupted
Captulo
14

Cmo usar PID
El control de lazo cerrado PID mantiene una variable de proceso en un punto de ajuste deseado. La Figura 14.1 muestra un ejemplo de rgimen de flujo/nivel de fluido.
Figura 14.1 Ejemplo de control PID
FFWD Prealimentacin or Bias o polarizacin
Punto de ajuste Set Point
Error Error
R
Ecuacin PID PID Equation
Caudal Flow Rate
Variable de Process proceso Variable
Salida de Control control Output
Detector de Level nivel Detector
14271
En el ejemplo anterior, la ecuacin PID controla el proceso enviando una seal de salida a la vlvula de control. Cuanto mayor es el error entre el punto de ajuste y la entrada de la variable de proceso, tanto mayor es la seal de salida, y vice versa. Se puede aadir un valor adicional (prealimentacin o polarizacin) a la salida de control como offset. El propsito de los clculos PID es mantener la variable de proceso que usted controla en el punto de ajuste. Vea el fin de este captulo para obtener informacin acerca de las consideraciones de programacin. Vea el Apndice C para obtener informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por la instruccin PID.
14-2
Caractersticas PID
La instruccin PID permite que el proceso monitoree y controle lazo de control para cantidades tales como la presin, temperatura, rgimen de flujo y nivel de fluido. Las caractersticas de la instruccin PID incluyen: ecuaciones PID expresadas en ISA o ganancias independientes rango de entrada y salida de 0-4095 (analgico de 12 bits) escaleado de entrada en unidades de ingeniera banda muerta de paso por cero trmino de derivada (puede afectar PV o error) control de accin directa o invera alarmas de salida lmite de salida con bloqueo de accin integral modo manual (con transferencia sin perturbaciones) prealimentacin o polarizacin de salida visualizacin en pantalla y monitoreo de valores PID
Cmo usar las ecuaciones PID
La instruccin PID tiene dos formatos especficos: el tipo de bloque de control de nmero entero y el tipo de bloque de control PD. Los dos formatos usan la misma tcnica de clculo para la ecuacin bsica, pero tienen diferentes opciones y funciones matemticas, especficamente, la matemtica de nmeros enteros y punto flotante (coma flotante). La ecuacin PID de base usada en los dos casos es el algortimo PID de posicin en paralelo con la opcin de introducir ganancias como independientes o dependientes. La segunda opcin es recono0cida como el formato estndar ISA. El procesador le ofrece las seis selecciones siguientes de algoritmos PID La ecuacin estndar con ganancias dependientes (estndar ISA): Derivada de error:
1- t d(E) = K c ( E ) + --- ( E ) dt + T d --------- + Polarizacion Ti 0 dt

Derivada de PV:
1- t d(PV) CV = K c ( E ) + --- ( E ) dt + T d ------------- + Polar ( E = SP PV ) Ti 0 dt 1- t d(PV) CV = K c ( E ) + --- ( E ) dt + T d ------------- + Polar ( E = PV SP ) Ti 0 dt
14-3
Ecuacin de ganancias independientes: Derivada de error:
d(E) t CV = K P ( E ) + K i ( E ) dt + K d --------- + Polarizacion 0 dt

Derivada de PV:
d(PV) t CV = K P ( E ) + K i ( E ) dt K d ------------- + Polar ( E = SP PV ) 0 dt d(PV) t CV = K P ( E ) + K i ( E ) dt + K d ------------- + Polar ( E = PV SP ) 0 dt

Donde:
Kp
Ki Kd = Ganancia porporcional (sin unidades) = Ganancia integral (segundos1) = Ganancias derivada (segundos) = Ganancia de restablecimiento (repeticiones/minuto) = Ganancia de velocidad (repeticiones/minuto) SP PV Error = Punto de ajuste = Variable del proceso = (SP PV) o (PV SP)
1 ----T1
Td
Polzarizacin = Prealimentacin o polarizacin externa CV t = Variable de control de salida = Tiempo de actualizacin del lazo
Conversin de constante de ganancia

Convierta de ganancias estndar en ganancias independientes sustituyendo los valores de de ganancia (Kc), restablecimiento (1/Ti) y velocidad del controlador en las frmulas siguientes:
Kp = Kc sin unidades Kc Ki = ---------- segundos 60Ti Kd = Kc(Td)60 segundos Implementacin de trmino integral
Realice la integracin manteniendo una suma acumulada, Sk. En el caso de ganancias Independientes: Sk = Ki(Ek)t + Sk1
Con ganancias dependientes seleccionadas: S k = --- ( E k ) t + S k 1 Ti
14-4
Si la ganancia integral o de restablecimiento es cero, la suma acumulada se pone a cero continuamente en el modo automtico. Puede evitar la accin integral si impide que la suma corriente se acumule cuando la salida (CV) alcance los valores mximo o mnimo. Estos valores son 0% 100% o los lmites especificados por el usuario en el lmite de salida. En este caso, es Sk = Sk1. La suma acumulada permanece inmovilizada hasta que la salida cae por debajo de su valor mximo o sobrepasa su valor mnimo. La acumulacin normal se reanuda. Cuando se ejecuta la instruccin PID en el modo manual, se puede realizar una transferencia sin perturbaciones nuevamente al modo automtico con el uso de la suma acumulada para calcular el seguimiento de la salida manual:
d(E ) Sk = CVManual Polarizacion K p ( E ) K d ---------- dt
Cuando se cambia otra vez al modo automtico, el clculo PID produce este valor de salida manual y no ocurre un salto en la salida como resultado del cambio de modo.
Trmino de derivada
Se usa la aproximacin siguiente para calcular el trmino de derivada:
Q Qk 1 d ( Q ) ----------------------------------- = k dt t
Donde Q representa un error o PV, segn los las selecciones.
El clculo es ms preciso si se usa un filtro de uniformidad de derivada. Este filtro digital de paso bajo de primer orden elimina los picos grandes del trmino de derivada causados por el ruido en la PV. Si aade este filtro al trmino de derivada general, se produce lo siguiente:
Qk Qk 1 D k = ( 1 ) K d ------------------------- + D k 1 t
Donde:
Kd Dk Dk1 Qk
t
= la ganancia de derivada = el trmino de derivada actual = el trmino de derivada anterior = (segn lo definido anteriormente)
= --------------------= Tiempo de actualizacin de lazo
1 t 16 ----- + 1 Kd
14-5
Cmo establecer los rangos de entrada/salida
El mdulo de entrada que mide la variable del procesador (PV) debe tener un rango binario de amplia escala de 0-4095. El procesador ignora los cuatro bits superiores ms significativos de la variable de proceso de 16 bits (PID de nmero entero solamente). La salida de control tiene el mismo rango de 0-4095. Usted puede establecer lmites en la salida para restringir la salida calculada por la instruccin PID a cualquier valor en el rango de 0-4095. La entrada del valor retenido (seguimiento de salida) desde una estacin de control manual tambin debe tener un rango de 0-4095. La instruccin PID usa el resultado para calcular el valor acumulado de nmero entero, lo cual permite la transferencia sin perturbaciones del control manual al control automtico. La instruccin PID tambin copia el valor retenido a la ubicacin de almacenamiento de salida de control cuando est en el modo manual. La entrada del valor retenido se usa solamente cuando se usa una estacin de hardware automtica/manual. De lo contrario, ponga el valor retenido a cero.
Cmo implementar el escalado a unidades de ingeniera tipo de archivo de nmero entero
Puede escalar los valores de punto de ajuste y banda muerta de paso por cero a unidades de ingeniera para los tipos de archivo de nmero entero. Tambin puede mostrar en pantalla la variable de proceso y los valores de error en estas misas unidades. Cuando selecciona el escalado, la instruccin PID escala los valores de punto de ajuste, banda muerta, variable de proceso y error. Tambin tiene que hacer lo siguiente: 1. Introduzca los valores mximo y mnimo Smax y Smin en el bloque de control PID (palabras 7 y 8). El valor Smin corresponde a un valor analgico de cero para la medicin ms baja de la variable de proceso. El valor Smax corresponde a un valor analgico de 4095 para la medicin ms alta de la variable de proceso. Estos valores representan los lmites del proceso. Establezca Sminy Smax si no desea el escalado. Por ejemplo, si mide una escala de temperatura de 73 (PV=0) a +1156 (PV=4095), introduzca 73 para Smin y 1156 para Smax. Si el mdulo de entrada analgica no est configurado para devolver un valor en el rango de 0-4095, vea Cmo desactivar el escalado de entradas en la pgina 14-27 de este captulo. 2. Restablezca el bit 5 de la palabra 0 en el bloque de control PID (tipo de archivo de nmero entero solamente). Establezca este bit solamente si desea inhibir el escalado del punto de ajuste. Debe inhibir el escalado del punto de ajuste de un lazo interno en cascada a la vez que escanea otras variables de lazo.
14-6
3. Introduzca los valores de punto de ajuste, palabra 2, y banda muerta, palabra 9 (tipo de archivo de nmero entero solamente), en las mismas unidades de ingeniera escaladas. La salida de control (palabra 16) se muestra en pantalla como porcentaje del rango de 0-4095. La salida que el procesador transfiere al mdulo de salida nunca est escalada. ATENCION: No cambie el escalado cuando el procesador se encuentre en el modo marcha. El procesador puede entrar en fallo y causar una respuesta de proceso no deseada, daos al equipo y lesiones corporales.
!
Cmo establecer la banda muerta
La banda muerta ajustable le permite seleccionar un rango de error por encima y por debajo del punto de ajuste donde la salida no cambia siempre que el error permanezca dentro de este rango. Esta banda muerta le permite controlar la precisin de coincidencia entre la variable de proceso y el punto de ajuste sin cambiar la salida.
alarma alta high alarm
+DB
variable de process proceso SP variable

-DB alarma baja low alarm
error dentro del error within rangoband range dead de la banda muerta
tiempo time
Cmo usar el paso por cero

El paso por cero es un control de banda muerta que permite que la instruccin use el error para propsitos de clculo cuando la variable de proceso pasa a la banda muerta hasta que el la variable de proceso pasa el punto de ajuste. Una vez que la variable de proceso pasa el punto de ajuste (el error pasa cero y cambia el signo) y siempre que la variable de proceso permanezca en la banda muerta, la instruccin considera el valor de error como cero. Introduzca el valor de banda muerta en la palabra 9 del bloque de control (palabra .DB de un tipo de archivo de datos PD). La banda muerta se extiende por encima y por debajo del punto de ajuste segn el valor especificado. Introduzca 0 para inhibir la banda muerta. Si se escala, la banda muerta tiene las mismas unidades de escala que el punto de ajuste.
14-7
Cmo usar la caracterstica sin paso por cero

El procesador de serie E ahora tiene una caracterstica de no paso por cero, lo cual es til para las aplicaciones que ejecutan procesos de alta inercia que mueven lentamente masas grandes difciles de detener. La caracterstica sin paso por cero causa que la salida CV no cambie el valor siempre que la PV se encuentre dentro del rango y no solamente despus de que la salida CV alcance el valor de punto de ajuste. Con los ajustes correctos, es posible hacer que la PV entre al valor del punto de ajuste.
Cmo seleccionar el trmino de derivada (acciones en PV o error)
La derivada es un cambio de la variable de estado. Se puede seleccionar si el trmino de derivada en cualquier ecuacin PID acta en cambios en la variable de procesador o valor de error. Use el bit 6 de la palabra 0 en el bloque de control (palabra .DO de un tipo de archivo de datos PD) para seleccionar el tipo de accin de derivada que desea. Puede usar una alarma de salida en la salida de variable de control en un valor seleccionado por encima o por debajo del punto de ajuste. Cuando la instruccin detecta que la salida ha alcanzado cualquier valor, el procesador establece un bit de alarma (el bit 10 para el lmite inferior y el bit 9 para el lmite superior) en la palabra 0 del bloque de control (bits .OLH y .OLL de un tipo de archivo de datos PD). La instruccin restablece los bits de alarma cuando la salida se encuentra nuevamente dentro de los lmites. La instruccin no impide que la salida exceda los valores de alarma a menos que seleccione el lmite de salida. Introduzca la alarma de salida superior en la palabra 11 (.MAXO) y la alarma de salida inferior en la palabra 12 (.MINO) del bloque de control. El procesador trata los valores de alarma de salida como porcentaje de la salida. Si no desea las alarmas, introduzca 0% para la alarma inferior y 100% para la alarma superior.
Cmo establecer las alarmas de salida
Cmo usar el lmite de salida
Puede establecer un lmite de salida (porcentaje de salida) en la salida de control. Cuando la instruccin detecta que la salida ha alcanzado un lmite, establece un bit de alarma (el bit .OLL para el lmite inferior y el bit .OLH para el lmite superior) en la palabra 0 del bloque de control e impide que la salida exceda cualquiera de los valores. La instruccin restringe la salida a 0 y 4095 si no especifica un lmite. Para usar los lmites de salida, establezca el bit de habilitacin de lmite (el bit 03 de la palabra 0) e introduzca el lmite superior en la palabra 11 y el lmite inferior en la palabra 12. Los valores de lmite son un porcentaje (0-100%) de la salida. Importante: Si usa el tipo de archivo de datos PD para el bloque de control, el procesador realiza esta funcin sin la necesidad de establecer los bits.
14-8
Bloqueo de accin integral

El bloqueo de accin integral es una caracterstica que impide que el trmino integral se haga excesivo cuando las salidas alcancen un lmite. Cuando la suma del PID y los trmino de polarizacin en la salida alcanzan un lmite, la instruccin deja de calcular la salida integral hasta que la salida se encuentra nuevamente dentro del rango.
Cmo usar una operacin de modo manual (con transferencia sin perturbaciones)
La operacin manual permite que una salida de una estacin de control manual o del programa de lgica de escalera anule la salida calculada de la instruccin PID. Con una estacin de control manual, puede controlar el dispositivo de salida directamente y anular la salida de la instruccin PID. Debe alimentar el valor de salida en la entrada de valor retenido de la instruccin PID (Figura 14.2). La instruccin PID usa este valor para calcular el valor del trmino integral requerido para obtener una transferencia sin perturbaciones cuando cambia del control manual al control automtico.
Figura 14.2 Ejemplo de diagrama para mover las entradas analgicas a una instruccin PID
Programa de lgica de escalera Ladder Program
BTR
Mdulo de entrada 12-bit analgica de 12 bits Analog Input Module Estacin de control principal Main Control Station Seguimiento de Output salida Tracking (entrada del (Tieback Input) valor retenido)
PV Entrada Input
1er canal 1st channel (palabra 1) (word 1)
Transferencia Block Transfer en bloques
2 canal 2nd channel (palabra 2) (word 2) Salida Output Mdulo ubicado en rack 0, Module located in rack 0, grupo de E/S 0, ranura 0 I/O group 0, module slotde mdulo 0
BLOCK TRANSFER READ Rack Group Module Control Block Data File Length Continuous
0 0 0 N7:0 N7:109 6 N
EN DN ER
PID PID Control block Process Variable Tieback Control variable
N7:20 N7:109 N7:110 N7:120

15297
Cmo establecer la salida

Puede reemplazar una estacin de control manual con un interruptor de regulacin manual e interruptores de botones pulsadores y simular la funcin PID con la lgica de escalera. Use el modo de establecimiento de salida para introducir un valor que representa un porcentaje de la salida de la variable de control. Generalmente, se desea introducir un valor desde una interface de operador. La tabla siguiente indica el procedimiento si se desea usar el modo de establecimiento de salida.
14-9
Tabla 14.A Procedimiento del modo de establecimiento de salida

Bloque de control de nmero entero (N7:0) Seleccione el modo automtico Seleccione el modo para establecer la salida Modo:0 (0:automtico/1:manual) (bit N7:0/1 = 0) MODO DE ESTABLECIMIENTO DE SALIDA: 1 (0:no/1s) (bit N7:0/4 = 1) Bloque de control (PD10:0) Modo de estacin A/M = Automtico (bit PD10:0.MO = 0) Modo A/M de software = Manual (bit PD10:0.SWM = 1) Nota: en el monitor de datos, MODE-AUTO se cambia a MODE-SW MANUAL. Introduzca el % en el valor de establecimiento de salida (0-100%) PORCENTAJE DEL VALOR PARA ESTABLECER LA SALIDA (palabra N7:10 = valor de porcentaje) % DE ESTABLECIMIENTO DE SALIDA (palabra PD10:0.SO = valor de porcentaje)
Si el valor para establecer la salida es mayor que el lmite CV superior o menor que el lmite CV inferior y el lmite de salida est habilitado y la instruccin est en el modo de establecimiento de salida, el procesador usa la salida real (no el valor de establecimiento de salida) para calcular el trmino acumulador integral para el clculo de la transferencia sin perturbaciones.
Prealimentacin o polarizacin de salida
Se puede prealimentar una perturbacin desde la salida de sistema o polarizacin si se prealimenta cualquiera de estos valores en la palabra de prealimentacin/polarizacin de la instruccin PID (palabra 6 PD.BIAS) del bloque de control. Uno de los valores debe tener un rango de -4095 a +4095 (nmeros enteros) o -100% a +100% (punto flotante [coma flotante]). El valor de prealimentacin representa una perturbacin alimentada en la instruccin PID antes de que la perturbacin pueda cambiar la variable del proceso. La prealimentacin se usa frecuentemente para controlar los procesos que poseen un retardo de transporte. Por ejemplo, un valor de prealimentacin que representa agua fra vertida en una mezcla caliente puede acelerar la salida en vez de esperar hasta que la variable cambie como resultado del mezclado. Un valor de polarizacin se puede usar para compensar una prdida constante de energa del proceso controlado.
Cmo reanudar el ltimo estado
La funcin de reanudar el ltimo estado le permite aprovechar al mximo la funcin de retencin del ltimo estado del mdulo de salida analgica. La funcin de reanudar el ltimo estado permite que la instruccin reanude el clculo del trmino integral del algortimo PID a partir de su ltimo valor de salida (en vez de cero) cuando retorna al modo marcha. Si usa un archivo de datos de nmero entero para el bloque de control, establezca los bits segn las pautas siguientes. Si usa un tipo de archivo de datos PD para el bloque de control, el procesador guarda el acumulador integral y lo usa cuando va del modo de programacin al modo marcha.
14-10
Use esta funcin as: Establezca la palabra 0, bit 7 si configur el mdulo de salida analgica para retener el ltimo estado si ocurre un fallo y cuando se cambia del modo marcha al marcha de programacin Restablezca la palabra 0, bit 7 si configur el mdulo de salida analgica para desactivarse si ocurre un fallo y cuando se cambia del modo marcha al modo de programacin
ATENCION: Si desea usar esta funcin, establezca el bit 7 solamente despus de que la instruccin se haya ejecutado por lo menos una vez (al momento del encendido) o cuando retorne al modo marcha. Si no permite que la instruccin PID se ejecute por lo menos una vez, puede ocurre una operacin inesperada de la mquina, lo cual puede causar daos al equipo y/o lesiones corporales.
La caracterstica de reanudar el ltimo estado est disponibles en los procesadores siguientes: Procesadores PLC-5 con caractersticas mejoradas de todas las series/revisiones PLC-5/12 de serie A/revisin C y posteriores PLC-5/15 de serie B/revisin H y posteriores PLC-5/25 de serie A/revisin D y posteriores
Instruccin PID
Descripcin:
PID PID Control Block Process variable Tieback Control variable
La instruccin PID es una instruccin de salida que controla las propiedades fsicas, tales como la temperatura, presin, nivel de lquido o rgimen de flujo, de los lazos de proceso. La instruccin PID controla un lazo PID con entradas de un mdulo de entrada analgica y una salida a un mdulo de salida analgica. Para el control de temperatura, puede convertir la salida analgica en una salida de activacin/desactivacin de tiempo proporcional para hacer funcionar una unidad de calefaccin o enfriamiento. Ejecute la instruccin PID peridicamente a intervalos constantes con el uso de un temporizador, una interrupcin temporizada seleccionaable (STI) o el muestreo en tiempo real. El programa de lgica de escalera puede interactivar con el algortimo PID cambiando las variables durante la operacin, o usted puede cambiar las variables desde un terminal de programacin o desde estaciones en una red de comunicacin Data HighwayTM o Data Highway PlusTM. La instruccin PID proporciona transferencias sin perturbaciones incluso cuando no usa la ganancia integral. Esto se logra porque la instruccin genera un trmino de polarizacin igual a la diferencia entre el trmino proporcional y la salida ajustada manualmente tal como sigue: Si selecciona el modo manual con valor retenido: POLARIZACION = (VALOR RETENIDO Pterm) Dterm Si selecciona el modo manual para restablecer la salida: POLARIZACION = (modo de ESTABLECIMIENTO DE SALIDA Pterm) Dterm
14-11
Normalmente, el procesador lee el valor del trmino de polarizacin que usted especifica en el bloque de configuracin PID. Sin embargo, bajo una condicin, el procesador escribir un valor al trmino de polarizacin. Esto ocurre cuando la ganancia integral es igual a cero y el modo del lazo se cambia del modo manual al modo automtico. El procesador calcula en base a datos originales el acumulador integral para intentar proporcionar una transferencia sin perturbaciones cuando va del modo manual al modo automtico. La funcin de transferencia sin perturbaciones est disponible con los niveles siguientes de revisin (o posteriores) de los procesadores: Procesadores PLC-5 con caractersticas mejoradas, todas las series y revisiones PLC-5/12 de serie A, revisin C PLC-5/15 de serie B, revisin H PLC-5/25 de serie A, revisin D Los procesadores que tienen niveles de revisin anteriores proporcionan transferencias sin perturbaciones solamente cuando se incluy un trmino integral en el algoritmo PID.
Cmo usar la caracterstica de no calcular en base a datos originales

La caracterstica de no calcular en base a datos originales es para las aplicaciones en que no desea que se sobrescriba el valor de polarizacin para la salida CV cuando est en el modo manual o para establecer la salida (manual de software). Cuando selecciona la caracterstica de no calcular en base a datos originales y el modo es cualquiera de los modos manuales y la ganancia integral es cero, la instruccin PID no realiza el clculo en base a datos originales en el trmino de polarizacin. Bajo esta condicin, puede ocurrir una perturbacin en la salida CV.
Bits de estado de operacin

Bloque de nmeros enteros La instruccin PID de bloque de nmeros enteros usa un bit de habilitacin (.EN) para indicar que sus condiciones de rengln calificadas han realizado una transicin de falso a verdadero. Las condiciones de rengln han permanecido verdaderas, lo cual indica que el bit de habilitacin es verdadero. La nica manera en que el bit de habilitacin vuelve a hacerse falso es cuando las mismas condiciones calificadas se hacen falsas o si la lgica de escalera desenclava intencionalmente el bit de habilitacin. El bit de efectuado (.DN) del bloque de nmeros enteros se hace verdadero cuando la instruccin PID logra completar la ejecucin y permanece verdadera hasta que las condiciones de rengln calificadas se hacen falsas.
Estado Rung del State rengln Verdadero True False Falso Verdadero True
.EN
Falso False
Ejecucin de of Actual Execution la instruccin PID the PID Instruction
.DN
Verdadero True Falso False
14-12
Bloque PD La instruccin PID del bloque PD tiene solamente un bit de habilitacin (.EN) para indicar el estado de operacin. Este bit indica que sus condiciones de rengln calificadas son verdaderas. En dicho caso, el bit de habilitacin es verdadero (no se necesita una transicin de falso a verdadero). La nica manera en que el bit de habilitacin se hace falso nuevamente es cuando estas mismas condiciones de rengln calificadas se hacen falsas. El bloque PD no usa un bit de efectuado.
Estado Rung del State rengln Verdadero True Falso False Verdadero True
.EN
Falso False Ejecucin de of Actual Executionla the instruccin PID PID Instruction
Importante: A diferencia de la versin de bloque de nmeros enteros, la instruccin PID del bloque PD vuelve a ejecutarse si el escn de programa encuentra este rengln nuevamente cuando el estado de rengln todava es verdadero.

Cuando introduce la instruccin, usted tiene que especificar las direcciones que son fundamentales para la operacin de la instruccin. Despus de que usted introduce estas direcciones, el software de programacin muestra una pantalla mediante la cual se introducen los parmetros de operacin de la instruccin. El uso de bloques de control de nmeros enteros en vez de bloques de control PD depende del procesador. Si usa un procesador PLC-5 clsico, el bloque de control PD no est disponible. En los procesadores PLC-5 con caractersticas mejoradas, los bloques de control de nmeros enteros (N) y PD estn disponibles. El bloque de control PD ofrece ms flexibilidad (es decir, variables de punto flotante [coma flotatne], mejor resolucin 12 bits en vez de 16 bits).
14-13
Las direcciones que se introducen son:

Parmetro: Bloque de control Definicin: un archivo que almacena los bits de estado y control, constantes, variables y parmetros para uso interno PID. Segn el tipo de datos que use, una pantalla de configuracin diferente aparece para que introduzca la informacin PID (vea las secciones siguientes para obtener ms informacin). Si tiene un procesador PLC-5 con caractersticas mejoradas, puede usar un bloque de control de nmeros enteros o un bloque de control PD. Si se usa un archivo PD, las palabras 0 y 1 son palabras de estado. Las palabras 2-80 almacenan los valores PID. Si usa un bloque de control de nmeros enteros, los clculos PID se realizan usando valores enteros. Si usa un bloque de control PD, los clculos PID se realizan usando valores de punto flotante (coma flotante). Si tiene un procesador PLC-5 clsico, debe usar un archivo de nmeros enteros (N) para el bloque de control. Si se usa un archivo de nmeros enteros, la palabra 0 es la palabra de estado. Las palabras 1-22 almacenan los valores PID. una direccin de palabra que almacena el valor de entrada del proceso. una direccin de palabra que se usa para implementar la transferencia sin perturbaciones cuando se usa una estacin de control manual. El valor retenido es una salida de una instruccin BTR desde la estacin. una direccin de palabra a la cual la instruccin PID enva su valor de salida PID calculado. Nota: si un valor mayor que 4095 se escribe a la ubicacin de la variable de control de la instruccin PID de tipo de nmeros enteros, la salida de la instruccin PID obtiene un offset permanente el cual se puede eliminar si se escribe a la variable de control con un valor entre 0 y 4095. Esto ocurre cuando usted escribe a esta ubicacin mediante la lgica de rengln o cuando escribe directamente a la ubicacin de la tabla de datos. Nota: la instruccin PID de tipo de archivo PD no funciona as.
Variable del proceso Valor retenido
Variable de control
14-14
Cmo usar un tipo de archivo de datos de nmeros enteros para el bloque de control
Cuando se usa un tipo de archivo de datos de nmeros enteros para el bloque de control, la pantalla de monitoreo de datos para la instruccin PID muestra la informacin siguiente. Algunas porciones de estos datos se muestran para visualizacin solamente. Para otras porciones se especifican los valores (Tabla 14.B).
Tabla 14.B Descripciones de parmetros de la instruccin PID (bloque de control de nmeros enteros)
Parmetro: Equation
Descripcin: Seleccione si desea usar las ganancias independiente (0) o dependiente (1). Se muestra uno de los siguientes: INDEPENDENT (0) para ganancias independientes DEPENDENT (1) para ganancias dependientes (ISA) Use las ganancias dependientes cuando desee usar los mtodos de ajuste de lazo estndar. Use las ganancias independientes cuando desee que las tres constantes de ganancia (P, I y D) operen independientemente.
Modo
Muestra el modo de operacin: AUTOMATIC (0) control PID automtico MANUAL (1) control de una estacin de control manual Establece el uso del parmetro de valor retenido para la operacin manual
Error
Muestra en pantalla uno de los siguientes valores de error: Reverse acting: 0 = SP-PV Direct acting: 1 = PV-SP Muestra si la instruccin enclava o no enclava la salida en los valores de lmites alto y bajo. Se muestra uno de los siguientes: NO (0) no se enclava la salida YES (1) se enclava la salida El algortimo PID tiene una caracterstica de bloqueo de accin integral que impide que el trmino integral se haga demasiado grande cuando la salida alcanza los lmites de alarma alta o baja. Si se alcanzan los lmites, el algortimo deja de calcular el trmino integral hasta que la salida se encuentre nuevamente dentro del rango.
Lmite de salida
Modo de establecimiento de salida Escalado del punto de ajuste Entrada de derivada Reanudacin del ltimo estado
Selecciona el uso del porcentaje del valor de salida para la operacin manual
Selecciona si el punto de ajuste se debe interpretar como valor en las unidades de ingeniera o un valor no escalado (0 a 4095) Selecciona un trmino de derivada segn cambios en PV o cambios en error Se selecciona para reanudar el ltimo estado o para retener el ltimo estado (Contina)
14-15
Parmetro: Estado de banda muerta Alarma de lmite CV superior Alarma de lmite CV inferior Punto de ajuste fuera de rango
Descripcin: Se establece si el PV se encuentra dentro del rango de banda muerta seleccionado. De lo contrario, se restablece Se establece si el VC es mayor que el porcentaje de la palabra de lmite CV superior Se establece si el VC es menor que el porcentaje de la palabra de lmite CV inferior Muestra si el punto de ajuste se encuentra o no se encuentra fuera del rango de las unidades de ingeniera seleccionadas en la pantalla de configuracin PID. Se muestra uno de los siguientes: NO (0) punto de ajuste dentro de rango YES (1) punto de ajuste fuera de rango Nota: ocurre un fallo mayor del procesador si el punto de ajuste se encuentra fuera de rango cuando la instruccin se habilita por primera vez.
PID efectuado PID habilitado Prealimentacin
Muestra si la instruccin PID se ha completado (1 = efectuado; 0 = no efectuado) Muestra si la instruccin PID se ha habilitado (1 = habilitado; 0 = no habilitado) Introduzca un valor entre -4095 y 4095 para la cantidad de prealimentacin. El programa de lgica de escalera puede introducir un valor de prealimentacin para mover la salida anticiipando de una perturbacin. Este valor se usa frecuentemente para controlar un proceso que tiene un retardo de transporte. Introduzca el nmero entero (-32,768 a 32,767) que es el valor mximo disponible del mdulo analgico. Por ejemplo, use 4095 para un mdulo que tiene un rango de 0 a 4095. Introduzca el nmero que es el valor mnimo disponible del mdulo analgico. Por ejemplo, use 0 para un mdulo que tienen un rango de 0 a 4095. Para una banda muerta no escalada, introduzca un valor en las unidades de ingeniera que seleccion en la pantalla de configuracin PID. El rango vlido es 0 a 4095 no escalado y -32,768 a +32,767 escalado. Nota: la banda muerta es paso por cero. Introduzca un porcentaje (0-100%) que se usa para como la salida CV cuando se selecciona el modo de establecimiento de salida. Introduzca un porcentaje (0-100%) por encima del cual el algortimo enclava la salida. Introduzca un porcentaje (0-100%) por debajo del cual el algortimo enclava la salida. Muestra datos del mdulo de entrada analgica que la instruccin escala segn las mismas unidades de ingeniera que seleccion para el punto de ajuste. Muestra el error actual en unidades de ingeniera escaladas Muestra el valor de salida actual de variable controlada como porcentaje Introduzca un nmero entero. El rango vlido es 0 a 4095 (no escalado) o Smin-Smax (unidades de ingeniera escaladas) Introduzca un nmero entero. El rango de entrada vlido es 0 a 32,767 (sin unidades) o Kp 0-32,767. El procesador divide el valor de entrada entre 100 para los clculos. (Contina)
Entrada escalada mxima Entrada escalada mmima Banda muerta
Porcentaje del valor de establecimiento de salida Porcentaje del lmite superior CV Porcentaje del lmite inferior CV Valor PV escalado Error escalado Porcentaje CV actual Punto de ajuste Ganancia proporcional (Kc)
14-16
Parmetro: Tiempo de restablecimiento (Ti) minutos/repeticin
Descripcin: Introduzca un nmero entero. El rango de entrada vlido para Ti es 0 a 32,767 (minutos multiplicados por 100). El procesador divide automticamente el valor de entrada entre 100 para los clculos. El rango de entrada vlido para Ki es 0 a 32,767 (segundos inversos multiplicados por 100). El procesador divide automticamente la entrada entre 1000 para los clculos. Introduzca un nmero entero. El rango de entrada vlido es 0 a 32,767 o KD 0 a 32,767. El procesador divide el valor de entrada entre 100 para los clculos. Introduzca un tiempo de actualizacin (mayor o igual a 0.01 segundo) a 1/5 a 1/10 veces el perodo natural de la carga (constante de tiempo de carga). El rango de entrada vlido es 1 a 32,767 segundos. El procesador divide el valor de entrada entre 100 para los cluclos. La constante de tiempo de carga debe ser mayor que: 1 ms (algoritmo) + tiempo de transferencia en bloques (ms) Habilite peridicamente la instruccin PID a un intervalo constante igual al tiempo de actualizacin. Para los tiempos de actualizacin que son menores que 100 mseg, use una STI. Cuando los tiempos de actualizacin sean mayores que 100 mseg, use un temporizador o un muestreo en tiempo real. Nota: si elimina una tiempo de actualizacin o introduce un tiempo de actualizacin negativo, ocurre un fallo mayor la primera vez que el procesador ejecuta la instruccin PID.
Velocidad de derivada (Td) Tiempo de actualizacin del lazo
Cmo usar los valores del bloque de control

La palabra 0 del bloque de control contiene los bits de estado y control. La. Tabla 14.B muestra los valores almacenados en cada palabra del bloque de control.
Tabla 14.C Bloque de control PID (bloque de control de nmeros enteros)
Pal.: 0 Contiene: Bit 15 Bit 13 Bit 11 Bit 10 Bit 9 Bit 8 Habilitado (EN) Efectuado (DN) Punto de ajuste fuera de rango Alarma de salida, lmite inferior Alarma de salida, lmite superior banda muerta; se establece cuando el error est en la banda muerta Bit 7 Reanudacin del ltimo estado (0=s; 1=retener el ltimo estado) Bit 6 Accin de derivada (0=PV, 1=error) Bit 5 Desactivacin de escalado del punto de ajuste (0=no, 1=s) Bit 4 Establecimiento de la salida (0=no, 1=s) Bit 3 Lmite de salida (0=no, 1=s) Bit 2 Control (0=retroceso, 1=directo) Bit 1 Modo (0=automtico, 1=manual) Bit 0 Ecuacin (0=independiente, 1=ISA) Nota: durante el preescn, los bits 8, 9 y 10, ms los valores enteros de acumulador integral y error de derivada, se ponen en cero y el valor de registro del error de los escanes anteriores se establece en 32,767. Reservado Punto de ajuste SP 0 a 4095 (sin escala) SminSmax escala) Trmino: Rango de entrada:
1 2
Nota: los trminos indicados por un asterisco (*) se introducen como Yy 100. El trmino mismo es Yy. El trmino indicado por dos asteriscos (**) se introduce como Yy 1000. El trmino mismo es Yy.
(Contina)
14-17
Pal.: 3
Contiene: Independiente: ISA: Ganancia proporcional x 100 (sin unidades) Ganancia de controlador x 100 (sin unidades) Ganancia integral x 1000 (1/seg) Trmino de restablecimiento x 100 (minutos por repeticin) Ganancia de derivada x 100 (segundos) Trmino de velocidad x 100 (minutos)
Trmino: Kp* Kc* Ki** Ti* Kd* Td* FF/polar. Smax Smin DB SETOUT Lmax Lmin dt
Rango de entrada: 0-32,767 0-32,767 0-32,767 0-32,767 0-32,767 0-32,767 4095-+4095 32,768-+32,767 32,768-+32,767 0-4095 (sin escala) SminSmax (escala) 0-100% 0-100% 0-100% 0-32,767 SminSmax SminSmax
Independiente: ISA:
Independiente: ISA:
6 7 8 9 10 11 12 13 14 15 16 17-22
Prealimentacin o polarizacin Escalado mximo Escalado mnimo Banda muerta Establecimiento de la salida Lmite de salida mximo (porcentaje de salida) Lmite de salida mnimo (porcentaje de salida) Tiempo de actualizacin del lazo x 100 (segundos) Valor PV escalado (mostrado en pantalla) Valor de error escalado (mostrado en pantalla) Salida (porcentaje de 4095) Almacenamiento interno; no se usa
CV
0-100%
Nota: los trminos indicados por un asterisco (*) se introducen como Yy 100. El trmino mismo es Yy. El trmino indicado por dos asteriscos (**) se introduce como Yy 1000. El trmino mismo es Yy.
14-18
Cmo usar un tipo de archivo PD para el bloque de control (procesadores PLC-5 con caractersticas mejoradas solamente)
Cuando se usa un tipo de archivo PD para el bloque de control, la pantalla de monitoreo de datos para la instruccin PID muestra la informacin siguiente. Algunas porciones de esta informacin son para visualizacin solamente. Para otras porciones se especifican los valores (Tabla 14.B).
Tabla 14.D Descripciones de parmetro PID (bloque de control PD)
Mnemnico de direccin: .SP Descripcin:
Parmetro
Punto de ajuste
Introduzca un nmero de punto floante (coma flotante) en las mismas unidades de ingeniera que aparecen en la pantalla de configuracin PID. El rango vlido es -3.4 E+38 a +3.4 E+38. Muestra en pantalla los datos del mdulo de entrada analgica que la instruccin escala a las mismas unidades de ingeniera que seleccion para el punto de ajuste. Muestra en pantalla uno de los siguientes: Accin inversora: Error = PV-SP Accin directa: Error = SP-PV Muestra en pantalla el valor de salida de control del algortimo PID (0-100%) Muestra en pantalla el modo de operacin: AUTO control PID automtico MANUAL control desde una estacin de control manual SW MANUAL control manual simulado desde el monitor de datos o el programa de lgica de escalera Muestra si el PV se encuentra dentro de o excede los lmites de alarma alto o bajo que seleccion en la pantalla de configuracin PID. Muestra en pantalla uno de los siguientes: NONE PV se encuentra dentro de los lmites de alarma HIGH PV excede el lmite de alarma alto (se usa con la banda muerta) LOW PV excede el lmite de alarma bajo (se usa con la banda muerta) Muestra si el error se encuentra dentro de o excede las alarmas de derivacin alta o baja que seleccion en la pantalla de configuracin PID. Muestra en pantalla uno de los siguientes: NONE el error se encuentra dentro de los lmites de alarma de derivacin POSITIVE el error excede la alarma alta ( se usa con la banda muerta) NEGATIVE el error excede la alarma baja (se usa con la banda muerta) Muestra si la instruccin enclava o no enclava la salida en los valores de lmite alto y bajo (.MAXO y .MINO) que seleccion en la pantalla de configuracin PID. Muestra en pantalla uno de los siguientes: NONE no se enclava la salida HIGH se enclava la salida en el extremo superior (.MAXO) LOW se enclava la salida en el extremo inferior (.MINO) El algortimo PID tiene una caracterstica de bloqueo de accin integral que impide que el trmino integral se haga demasiado grande cuando la salida alcanza los lmites de alarma alta o baja. Si se alcanzan los lmites, el algortimo deja de calcular el trmino integral hasta que la salida se encuentra nuevamente dentro del rango. (Contina)
Variable del proceso
.PV
Error
.ERR
Porcentaje de salida Modo
.OUT .MO .MO=0 .MO=1 .SWM=1
Alarma PV .PVHA=1 .PVLA=1
Alarma de derivacin .DVPA=1 .DVNA=1
Lmite de salida
.OLH=1 .OLL=1
14-19
Parmetro
Mnemnico de direccin: .SPOR=0 .SPOR=1
Descripcin:
Punto de ajuste fuera de rango
Muestra si el punto de ajuste se encuentra o no se encuentra fuera del rango de las unidades de ingeniera que seleccion en la pantalla de configuracin PID. Muestra en pantalla uno de los siguientes: NO punto de ajuste dentro de rango YES punto de ajuste fuera de rango Nota: ocurre un fallo mayor del procesador si el punto de ajsute se encuentra fuera de rango cuando la instruccin se habilita por primera vez.
Error dentro de la banda muerta
.EWD=0 .EWD=1
Muestra si el error se encuentra dentro de o excede el valor de banda muerta que introduce en esta pantalla. La banda muerta es un paso por cero. Muestra en pantalla uno de los siguientes: RESET el error sale de la zona de la banda muerta SET el error pasa la lnea central de la banda muerta
PID inicializado
.INI=0 .INI=1
Cada vez que cambia un valor en el bloque de control, la instruccin PID necesita ms del doble del tiempo para ejecutarse (hasta que se inicializa) durante el primer escn. Muestra en pantalla uno de los siguientes: NO la instruccin PID no se inicializ despus de que se cambiaran los valores del bloque de control YES la instruccin PID permanece inicializada porque no se cambiaron los valores del bloque de control Atencin: no cambie el rango de entrada ni las unidades de ingeniera cuando ejecute la instruccin. Si un cambio es necesario, debe restablecer este bit para reinicializarse. De lo contrario, la instruccin tiene un malfuncionamiento, lo cual puede resultar en en daos al equipo y lesiones corporales eventuales.
Modo de estacin A/M
.MO=0 .MO=1
Seleccione el control PID automtico (0) o manual (1). Muestra en pantalla uno de los siguientes: AUTO (0) control PID automtico MANUAL (1) control PID manuall El control manual especific que una salida desde una estacin de control manual anula la salida calculada del algortimo PID. Nota: el control manual anula el modo de establecimiento de la salida.
Modo de software A/M
.SWM=0 .SWM=1
Seleccione el control PID automtico (0) o el modo de establecimeitno de salida (1) para el control de software simulado. Muestra en pantalla uno de los siguientes: AUTO (0) control PID automtico SW MANUAL (1) control PID de software simulado Se puede simular una estacin de control manual con el monitor de datos cuando se programa un solo lazo. Para hacerlo, establezca .SWM en SW MANUAL e introduzca un valor de porcentaje de establecimiento de salida. Se puede simular una estacin de control manual con la lgica de escalera, preselectores rotativos e interruptores de botones pulsadores cuando programa varios lazos. Para hacerlo, establezca .SWM en SW MANUAL y mueva un valor en el elemento para de establecimiento de salida .SO. (Contina)
14-20
Parmetro
Mnemnico de direccin: .EN=0 .EN=1
Descripcin:
Habilitacin de estado
Seleccione el uso (1) o la inhibicin (0) de este bit que muestra en pantalla la condicin de rengln para que usted pueda determinar si la instruccin PID funciona. Muestra en pantalla uno de los siguientes: 0 la instruccin no se ejecuta 1 la instruccin se ejecuta
Ganancia proporcional Ganacia integral
.KP .KI
Introduzca un valor de punto flotante (coma flotante). El rango vlido para las ganancias independiente y estndar es 0 a 3.4 E+38 (sin unidades). Introduzca un valor de punto flotante (coma flotante). El rango vlido para las ganancias independiente y estndar es 0 a 3.4 E+38 segundos inversos; el rango vlido para las ganancias estndar es 0 a 3.4 E+38 minutos por repeticin. Introduzca un valor de punto flotante (coma flotante). El rango vlido para las ganancias independientes es 0 a 3.4 E+38 segundos; el rango vlido para las ganancias estndar es 0 a 3.4E+38 minutos. Introduzca un valor (-100 a +100) para representar el porcentaje de salida que desea prealimentar o usar como polarizacin a la salida. El valor de polarizacin puede compensar la prdida constante de energa del sistema. El programa de lgica de escalera puede introducir un valor de prealimentacin para mover la salida en anticipacin de una perturbacin. Este valor se usa frecuentemente para controlar un proceso que tiene un retardo de transporte.
Ganancia de derivada
.KD
% de polarizacin de salida
.BIAS
Porcentaje del valor retenido
.TIE
Muestra en pantalla un nmero (0 a 100) que representa el porcentaje del valor retenido general (0 a 4095) desde la estacin de control manual. El algortimo PID usa este nmero para realizar una transferencia sin perturbaciones cuando cambia del modo manual al modo automtico. Introduzca un porcentaje (0 a 100) de esta pantalla o de un programa de lgica de escalera para representar la salida controlada manualmente por software. Cuando selecciona el control simulado por software (.SWM = 1), la instruccin PID anula el algortimo con el valor de establecimiento de salida (0 a 4095) para la transferencia al mdulo de salida y lo copia a .OUT para mostrarlo en pantalla como porcentaje. La transferencia al control simulado por software se efecta sin perturbaciones porque .SO (bajo su control) comienza a partir de la ltima salida del algoritmo automtica. Vare .SO solamente despus de la transferencia. Para realizar la transferencia sin perturbaciones al cambiar del control simulado por software al control automtico, el algortimo PID cambia el trmino integral para que la salida sea igual al valor de establecimiento de salida.
Porcentaje de establecimiento de salida
.SO
14-21
Cuando se usa un tipo de archivo PD para el bloque de control, la pantalla del monitor de datos para la instruccin PID proporciona acceso a una pantalla de configuracin PID. Desde la pantalla de configuracin PID puede definir las siguientes caractersticas de la instruccin PID (Tabla 14.B).
Tabla 14.E Descripciones de la configuracin PID (bloque de control PD)
Parmetro: Mnemnico de direccin: .PE=0 .PE=1 Descripcin:
Ecuacin PID
Seleccione si desea usar las ganancias independiente (0) o dependiente (1). Se muestra uno de los siguientes: INDEPENDENT (0) para ganancias independientes DEPENDENT (1) para ganancias dependientes (ISA) Use las ganancias dependientes cuando desee usar los mtodos de ajuste de lazo estndar. Use las ganancias independientes cuando desee que las tres constantes de ganancia (P, I y D) operen independientemente.
Derivada de
.DO=0 .DO=1
Seleccione la derivada del PV (0) o el error (1). Muestra en pantalla uno de los siguientes: PV (0) para derivada PV ERROR (1) para derivada de error Seleccione la derivada PV para obtener un control ms establece cuando no cambie el punto de ajuste frecuentemente. Seleccione la derivada de error parar obtener respuestas rpidas a cambios del punto de ajuste cuando el algoritmo pueda tolerar los sobreimpulsos.
Accin de control
.CA=0 .CA=1
Seleccione la accin inversa (0) o directa (1). Muestra en pantalla uno de los siguientes: REVERSE (0) para la accin inversa (E = SP-PV) DIRECT (1) para la accin directa (E = PV-SP)
Seguimiento PV
.PVT=0 .PVT=1
Indique si desea (1) o no desea (0) el seguimiento PV. Muestra en pantalla uno de los siguientes: NO (0) sin seguimiento YES (1) para seguimiento PV Seleccione la opcin sin seguimiento si el algortimo puede tolerar una perturbacin cuando se cambia del control manual al control automtico. Seleccione el seguimiento PV si desea que el punto de ajuste siga la PV en el control manual para la transferencia sin perturbaciones al control automtico.
Tiempo de actualizacin
.UPD
Introduzca un tiempo de actualizacin (mayor que o igual a 0.01 segundo) a 1/5 a 1/10 del perodo natural de la carga (constante de tiempo de carga). La constante de tiempo de carga debe ser mayor que: 3 ms (algoritmo) + tiempo de transferencia en bloques (ms) Habilite peridicamente la instruccin PID a un intervalo constante igual al tiempo de actualizacin. Cuando el escn de programa est cerca del tiempo de actualizacin requerido, use una STI para asegurar un invervalo de actualizacin constante. Cuando el escn de programa sea ms rpido que el tiempo de actualizacin requerido, use un temporizador. Atencin: si elimina un tiempo de actualizacin o introduce un tiempo de actualizacin negativo, ocurre un fallo mayor del procesador la primera vez que el procesador ejecuta la instruccin PID. (Contina)
14-22
Parmetro:
Mnemnico de direccin: .CL=0 .CL=1
Descripcin:
Lazo en cascada
Seleccione si el lazo no se usa (0) o se usa (1) en una cascada de lazos. Muestra en pantalla uno de los siguientes: NO (0) no se usa en cascada YES (1) se usa en cascada
Tipo de cascada
.CT=0 .CT=1
Si este lazo es parte de una cascada de lazos, seleccione si el lazo es el maestro (1) o el esclavo (0). Muestra en pantalla uno de los siguientes: SLAVE (0) para un lazo de esclavo MASTER (1) para un lazo maestro
Maestro a este esclavo
.ADDR
Si este lazo es un lazo de esclavo en cascada, introduzca la direccin del bloque de control del maestro. Se ignora el valor retenido en el lazo maestro de una cascada. Cuando cambia los lazos en cascada al control manual, el esclavo fuerza el maestro en el control manual. Cuando se habilita el seguimiento PV, el orden de eventos es: Slave.SP > Master.TIE > Master.OUT > Slave.SP Cuando retorne al control automtico, cambie el esclavo primero y luego el maestro.
Unidad de ingeniera mxima
.MAXS
Introduzca el valor de punto flotante (coma flotante) en unidades de ingeniera que corresponden a la salida analgica de escala total del mdulo. El rango vlido es 3.4 E+38 a +3.4 E+38. Atencin: no cambie este valor durante la operacin porque puede ocurrir un fallo del procesador.
Unidad de ingeniera mnima
.MINS
Introduzca el valor de punto flotante (coma flotante) en unidades de ingeniera que corresponden a la salida analgica de cero del mdulo. El rango vlido es 3.4 E+38 a +3.4 E+38 (nmero escalado posteriormente). Atencin: no cambie el valor escalado mximo durante la operacin porque puede ocurrir un fallo del procesador.
Rango de entrada mximo Rango de entrada mnimo Porcentaje alto de lmite de salida Porcentaje bajo de lmite de salida Alarma alta PV Alarma baja PV Banda muerta de alarma PV
.MAXI
Introduzca el nmero de punto flotante (coma flotante) (3.4 E+38 to +3.4 E+38) que es el valor mximo no escalado disponible del mdulo analgico. Por ejemplo, use 4095 para un mdulo que tiene un rango de 0 a 4095. Introduzca el nmero de punto flotante (coma flotante) (3.4 E+38 to +3.4 E+38) que es el valor mnimo no escalado disponible del mdulo analgico. Por ejemplo, use 0 para un mdulo que tiene un rango de 0 a 4095. Introduzca un porcentaje (0 a 100) por encima del cual el algoritmo enclava la salida. Introduzca un porcentaje (0 a 100) por debajo del cual el algortimo enclava la salida. Introduzca un nmero de punto flotante (coma flotante) (3.4 E+38 a +3.4 E+38) que represente el valor ms alto que el sistema puede tolerar. Introduzca un nmero de punto flotante (coma flotante) (3.4 E+38 a +3.4 E+388) que represente el valor ms bajo que el sistema puede tolerar. Introduzca un nmero de punto flotante (coma flotante) (0-3.4 E+38) que sea suficiente para minimizar las alarmas de perturbaciones. Esta es una banda muerta unilateral. El bit de alarma (.PVH o .PVL) no se establece hasta que la PV pasa la banda muerta y alcanza el lmite de alarma (punto de cero DB). El bit de alarma permanece establecido hasta que la PV pasa nuevamente por la banda muerta y sale de la misma. (Contina)
.MINI
.MAXO .MINO .PVH .PVL .PVDB
14-23
Parmetro:
Mnemnico de direccin: .DVP .DVN .DVDB
Descripcin: Introduzca un nmero de punto flotante (coma flotante) (0-3.4 E+38) que especifique la mayor derivacin de error por encima del punto de ajuste que el sistema puede tolerar. Introduzca un nmero de punto flotante (coma flotante) (3.4 E+38-0) que especifique la mayor derivacin de error por debajo del punto de ajuste que el sistema puede tolerar. Introduzca un nmero de punto flotante (coma flotante) (0-3.4 E+38) que sea suficiente para minimizar las alarmas de perturbaciones. Esta es una banda muerta unilateral. El bit de alarma (.PVH o .PVL) no se establece hasta que la PV pasa la banda muerta y alcanza el lmite de alarma (punto de cero DB). El bit de alarma permanece establecido hasta que la PV pasa nuevamente por la banda muerta y sale de la misma.
Alarma de derivacin (+) Alarma de derivacin () Banda muerta de la alarma de derivacin
Sin paso por cero
.NOZC=0 .NOZC=1
Seleccione el uso (1) o la inhibicin (0) de la caracterstica sin paso por cero: 0 sin paso por cero inhabilitado 1 sin paso por cero habilitado
Sin clculo en base a datos originales
.NOBC=0 .NOBC=1
Seleccione el uso (1) la inhibicin (0) de la caracterstica sin clculo en base a datos originales: 0 sin clculo en base a datos originales inhabilitado 1 sin clculo en base a datos originales habilitado
Sin filtro de derivacin
.NDF=0 .NDF=1
Seleccione el uso (1) la inhibicin (0) del filtro en el clculo de la derivada. 0 no se usa un filtro en el clculo de la derivada 1 se usa un filtro en el clculo de la derivada
Cmo usar los valores del bloque de control

Las palabras 0 y 1 del bloque de control contienen los bits de estado y control. La Tabla 14.B muestra los valores almacenados en cada palabra del bloque de control.
Tabla 14.F Bloque de control PID
Palabra: 0 Contiene: Bits de control/estado Bit 15 Habilitado (EN) Bit 11 Sin clculo en base a datos originales (0=inhabilitado, 1=habilitado) Bit 10 Sin paso por cero (0=inhabilitado, 1=habilitado) Bit 9 Seleccin de cascada (maestro, esclavo) Bit 8 Lazo en cascada (0=no, 1=s) Bit 7 Seguimiento de variable del proceso (0=no, 1=s) Bit 6 Accin de derivada (0=PV, 1=error) Bit 5 Sin filtro de derivada (0=inhabilitado, 1=habilitado) Bit 4 Establecimiento de la salida (0=no, 1=s) Bit 2 Accin de control (0=SP-PV, 1=PV-SP) Bit 1 Modo (0=automtico, 1=manual) Bit 0 Ecuacin (0=independiente, 1=ISA) (Contina) Rango:
14-24
Palabra: 1
Contiene: Bits de estado Bit 12 PID inicializada (0=no, 1=s) Bit 11 Punto de ajuste fuera de rango Bit 10 Alarma de salida, lmite inferior Bit 9 Alarma de salida, lmite superior Bit 8 DB; se establece cuando el error est en la DB Bit 3 Alarma baja de error Bit 2 Alarma alta de error Bit 1 Alarma baja de la variable de proceso (PV) Bit 0 Alarma alta de la variable de proceso (PV) Nota: el bit 12 se pone a cero durante el preescn. Punto de ajuste Independiente: ISA: Ganancia proporcional (sin unidades) Ganancia de controlador (sin unidades) Ganancia integral (1/seg) Trmino de restablecimiento (minutos por repeticin) Ganancia de derivada (segundos) Trmino de velocidad (minutos)
Rango:
2, 3 4, 5
3.4 E+38 a +3.4 E+38 0 a +3.4 E+38 0 a +3.4 E+38 0 a +3.4 E+38
6, 7
Independiente: ISA:
8, 9
Independiente: ISA:
0 a +3.4 E+38 0 a +3.4 E+38 100 a +100% 3.4E+38 a +3.4 E+38 3.4 E+38 a +3.4 E+38 0 a +3.4 E+38 0 a 100% 0 a 100% 0 a 100%
10, 11 12, 13 14, 15 16, 17 18, 19 20, 21 22, 23 24, 25 26, 27 28, 29 30, 31 32, 33 34, 35 36, 37 38, 39 40, 41 42, 43
Prealimentacin o polarizacin Escalado mximo Escalado mnimo Banda muerta Establecimiento de la salida Lmite de salida mximo (porcentaje de salida) Lmite de salida mnimo (porcentaje de salida) Tiempo de actualizacin de lazo (segundos) Valor PV escalado (mostrado en pantalla) Valor de error escalado (mostrado en pantalla) Salida (porcentaje de 4095) Valor alto de alarma de la variable de proceso Valor bajo de alarma de la variable de proceso Valor alto de alarma de error Valor bajo de alarma de error Banda muerta de alarma de la variable de proceso Banda muerta de la alarma de error
0 a 100% 3.4 E+38 a +3.4 E+38 3.4 E+38 a +3.4 E+38 0 a +3.4 E+38 3.4 E+38 a 0 0 a +3.4 E+38 0 a +3.4 E+38 (Contina)
14-25
Palabra: 44, 45 46, 47 48, 49 51
Contiene: Valor de entrada mximo Valor de entrada mnimo Valor retenido para el control manual (0 a 4095) Nmero de archivo PID maestro
Rango: 3.4 E+38 a +3.4 E+38 3.4 E+38 a +3.4 E+38 0 a 100% 0 a 999; 0 a 9999 para los procesadores PLC-5 con caractersticas mejoradas solamente 0 a 999; 0 a 9999 para los procesadores PLC-5 con caractersticas mejoradas solamente
52
Nmero de elemento PID maestro
54-80
Almacenamiento interno; no se usa
Consideraciones de programacin
Cuando programe una instruccin PID, no cambie los siguientes valores cuando el procesador est en el modo marcha: la seleccin de la ecuacin ISA o ganancias independientes porque las constantes de ganancias PID no se intercambian directamente los valores de escala Smin y Smax porque un cambio puede poner el punto de ajuste fuera de rango y cambiar el rango de la banda muerta la seleccin de la accin de derivada segn cambios en la PV o cambios en el error porque se cambiarn los valores internos
Errores de tiempo de ejecucin

Si el punto de ajuste (SP) se encuentra fuera de rango (SP < Smin o SP > Smax), el procesador produce un error de tiempo de ejecucin cuando ejecuta la instruccin. Si cambia SP, Smin, o Smax para crear la condicin anterior, la instruccin PID primero intenta usar el punto de ajuste vlido anteriormente, contina el control PID y establece el bit de error de punto de ajuste fuera de rango. Si la instruccin no encuentra un punto de ajuste anteriormente vlido, produce un error de tiempo de ejecucin. Si introduce valores negativos para Kp, KI, KD, KC, TI, o TD, la instruccin PID sustituye un cero por el valor negativo. Esto inhibe dicho trmino en la ecuacin sin producir un error de tiempo de ejecucin.
Cmo transferir datos a la instruccin PID

Use las instrucciones de transferencia en bloques para transferir datos entre los mdulos de E/S analgicas y la instruccin PID. Use una instruccin BTR para los valores de entrada (variable de proceso y valor retenido). Use una instruccin BTW para la salida de control.
14-26
Haga que cada direccin de archivo de transferencia en bloques (entrada de archivo de datos) sea la misma direccin en la PID para la variable de proceso, valor retenido y salida de control respectivamente. Todos los mdulos de entrada analgica de Allen-Bradley no introducen datos en el mismo formato. Es necesario determinar dnde almacenar los datos de canal. Por ejemplo, los mdulos detectores de temperatura (tales como 1771-IR y 1771-IXE) colocan palabras de estado ante las palabras que contienen datos de canal. Vea los documentos del mdulo para obtener informacin acerca de dnde un mdulo analgico almacena los datos de canal.
Consideraciones del lazo
El nmero de lazos PID, el tiempo de actualizacin del lazo y la ubicacin de los mdulos de entrada analgica son consideraciones importantes para usar la instruccin PID.
Nmero de lazos PID

El nmero de lazos PID que el procesador puede manejar depende del tiempo de actualizacin requerido por los lazos. Cuanto ms largo es el tiempo de actualizacin y cuanto menos sofisticado es el control de lazo, tanto ms son los lazos que el procesador puede controlar. La suma del tiempo de transferencia en bloques en el peor de los casos asociada con las entradas analgicas ms el tiempo requerido para un escn de programa deben ser menor que el tiempo requerido por los lazos.
Tiempo de actualizacin del lazo

La instruccin PID calcula una nueva salida de control cuando su rengln cambia de falso a verdadero cuando se usa un archivo de datos de nmeros enteros para el bloque de control. Una instruccin PID con un bloque de control PD se ejecutar en cada escn en que el rengln sea verdadero. Usted puede usar una instruccin de un impulso para forzar que la instruccin con un bloque de control PD se ejecute solamente durante una transicin de falso a verdadero. Vea los ejemplos al fin de este captulo. El tiempo de actualizacin debe ser igual a la velocidad a la cual el rengln PID cambia entre falso y verdadero para que la instruccin opere segn lo esperado. Una derivacin de la velocidad al alternar del tiempo de actualizacin menoscaba significativamente la precisin de los clculos PID. Debe programar lazos de respuesta rpida (tiempos de actualizacinde menos de 100 ms) en la interrupcin temporizada seleccionable (STI) juntos con las instrucciones correspondientes de transferencia en bloques. Desenclave el bit de habilitacin PID para forzar la ejecucin durante cada escn STI (si usa un archivo de datos PD para el bloque de control, no es necesario desenclavar el bit de habilitacin). Debe colocar los mdulos de E/S analgicas correspondientes en el chasis local cuando vea esta configuracin. Programe los lazos de respusta ms lenta (tiempos de actualizacin mayor que 100 ms) en el programa de lgica de escalera principal y use temporizadores o el muestreo en tiempo real para controlar el tiempo de actualizacin.
14-27
Cmo desactivar el escalado de las entradas
La instruccin PID debe usar datos no escalados (0 a 4095) de mdulos de entrada analgica. Es posible que los mdulos de entrada analgica usados tengan rangos escalados o no escalados. Si es posible, seleccione el rango no escalado de 0 a 4095. Sin embargo, algunos mdulos, tales como los mdulos detectores de temperatura 1771-IR y 1771-IXE, no pueden generar datos en un rango no escalado. Para estos mdulos es necesario programar la lgica aritmtica para convertir la salida escalada al rango no escalado para la instruccin PID. Si usa un archivo de datos PD para el bloque de control, el procesador realiza esta eliminacin de escalado internamente (vea las descripciones de .MAXI y .MIN en las caractersticas de configuracin PID, pgina 14-22). Use esta ecuacin para convertir las salidas escaladas:
4095 M 2 = ( M 1 S mn1 ) -----------------------------------( S mx1 S mn1 )
Variable M2 M1 Smax1 Smin1 Smax1 Smin1
Descripcin salida calculada valor medido del mdulo en unidades escaladas valor mximo escalado del mdulo valor mnimo escalado del mdulo rango escalado del mdulo
Por ejemplo, la temperatura de un mdulo 1771-IXE para el termopar de tipo J es 170. Para convertirla en un valor no escalado, use estos valores:
4095 M 2 = [ 170 ( 200 ) ] --------------------------------------[ 1200 ( 200 ) ] M 2 = 1082 no escalado
14-28
Si est seguro de que la temperatura del proceso siempre permanecer dentro de un rango especificado, puede establecer los lmites Smn1 y Smx1 en vez de los valores mnimo y mximo para el mdulo del termopar. Este mtodo mejora la resolucin de la variable de proceso. ATENCION: Si establece los lmites en vez de usar los lmites de temperatura inferior y superior del mdulo de termopar o RTD, debe mantener el proceso dentro de los lmites especificados. De lo contrario, puede causar una operacin inesperada, daos al equipo o lesiones corporales.
La Figura 14.3 muestra la lgica de escalera que debe aadir al programa PID. La. Tabla 14.G indica las variables en este ejemplo.
Figura 14.3 Ejemplo de cmo desactivar el escalado de valores PID
FAL FILE ARITHMETIC/LOGIC Control Length Position Mode Destination Expression #N17:0 - #N18:0
R6:2 6 0 ALL #N19:0
EN DN ER
FAL FILE ARITHMETIC/LOGIC Control Length Position Mode Destination Expression #N19:0 * #N20:0 EN DN ER
R6:5 6 0 ALL #N21:0
14-29
Tabla 14.G Ejemplo de variables para desactivar el escalado de valores PID

Variable Smax Smin Descripcin valor de escalado mximo valor de escalado mnimo constante para cada canal
4095 K = --------------------------S mx S mn
#N17:0 #N18:0 #N19:0 #N20:0 #N21:0
contiene valores M1 para cada canal contiene constantes Smin para cada canal confirma el resultado de M1-Smin para cada canal ubicacin en que se almacena K para cada canal contiene el valor no escalado resultante para cada canal
Ejemplos de PID
Los ejemplos siguientes suponen que los datos de canal se almacenan en el principio (primera palabra) del archivo de transferencia en bloques.
Ejemplos de bloques de nmeros enteros (N)
Archivo de programa principal

Cuando coloque la instruccin PID en el archivo del programa principal, controle el tiempo de muestreo con un temporizador donde el tiempo de actualizacin del lazo PID = valor preselecionado del temporizador. La ejecucin basada en el temporizador usa un temporizador autnomo para la coordinacin de eventos. Cuando el valor acumulador del temporizador alcanza su valor preseleccionado, activa la secuencia de actualizacin del lazo. El temporizador se restablece y se inicia inmediatamente para mantener un intervalo de actualizacin uniforme. Use la ejecucin basada en el temporizada en aplicaciones de lazos ms lentas o en aplicaciones donde hay pocos lazos. Vea la Figura 14.4 para obtener un ejemplo de programacin. La precisin del temporizador depende de la base de tiempo y el tiempo de escn total del procesador. Siempre seleccione la base de tiempo de 0.01 segundo para esta aplicacin PID. Duplique la instruccin de temporizador en otra parte en el programa si el tiempo de escn del procesador (escn de E/S locales ms escn de programa) es mayor que 2.5 segundos. Puesto que las transferencias en bloques en el chasis local ocurren asncronamente durante el escn de programa principal, es necesario un bit de almacenamiento para asegurar que el estado de la condicin de entrada PID permanezca constante durante todo el escn de programa. Condicione todas las instrucciones usando este bit de almacenamiento.
14-30
Figura 14.4 Ejemplo de programacin PID condicionada por un temporizador en el programa principal
TON TIMER ON DELAY Timer Time base Preset Accum
T10:0 DN
T10:0 0.01 10 0
EN
DN
T10:0 DN
BTR BLOCK TRANSFER READ 0 Rack 1 Group 0 Module Control Block BT9:0 Data file N7:104 Length 5 Continuous N
EN DN ER B3 0
BT9:0 DN B3 0 PID PID Control Block Process variable Tieback Control variable
N7:20 N7:104 0 N7:200
N7:20 13
BTW BLOCK TRANSFER WRITE 0 Rack 0 Group 0 Module Control Block BT9:1 Data file N7:200 Length 13 Continuous N
EN DN ER
Archivo de programa STI

Cuando coloca la instruccin PID en un archivo de interrupcin temporizada seleccionable (STI), la STI controla el tiempo de actualizacin del lazo (muestreo) donde el tiempo de actualizacin del lazo PID = intervalo STI. En la STI hay un archivo de programa aparte que contiene toda la lgica necesaria para realizar la actualizacin del lazo. El procesador PLC-5 est configurado con una STI para ejecutar dicho archivo en el intervalo de actualizacin del usuario. Se prefiere la coordinacin de lazos STI con lazos ms rpidos o cuando se requiere ms procesamiento de lazos en el intervalo de actualizacin especificado. Vea la Figura 14.5 para obtener ejemplos de programacin. La instruccin PID opera en los datos ms recientes cuando las instrucciones de transferencia en bloques se incluyen en el archivo STI. Debe colocar los mdulos de transferencia en bloques en el chasis local para esta aplicacin PID. El desenclavamiento de los bits de habilitacin PID y BT fuerza al procesador a ejecutar las instrucciones de transferencia en bloques y PID cada vez que la STI se habilita.
14-31
Importante: El escn de programa espera hasta que las instrucciones de transferencia en bloques en el archivo STI concluyan sus transferencias.
Figura 14.5 Ejemplo de programacin PID en un archivo STI
BTR BLOCK TRANSFER READ 0 Rack 1 Group 0 Module Control Block BT9:0 N7:104 Data file Length 5 N Continuous EN DN ER
BT9:0 U EN
PID PID Control block Process Variable Tieback Control variable N7:20 N7:104 0 N7:200
N7:20 U 15
BTW BLOCK TRANSFER WRITE 0 Rack 0 Group 0 Module BT9:1 Control Block N7:200 Data file 13 Length N Continuous EN DN ER
BT9:1 U EN
14-32
Archivo de programa RTS

Con el muestreo en tiempo real (RTS), la disponibilidad de nuevos datos analgicos desde un origen de entrada analgica configurados para el muestreo en tiempo real activa la ejecucin de la instruccin PID. Puesto que la configuracin RTS de un mdulo analgico no iniciar ni permitir un BTR hasta que haya nuevos datos disponibles, el bit de efectuado del BTR puede condicionar el rengln de la instruccin PID. Esto asegura que la instruccin PID se ejecute solamente cuando haya nuevos datos analgicos disponibles en el intervalo RTS. Vea la Figura 14.6 para obtener ejemplos de programacin donde el tiempo de actualizacin del lazo PID = intervalo RTS.
Figura 14.6 Ejemplo de programacin PID en un archivo RTS
BTR BT9:0 EN BLOCK TRANSFER READ 0 Rack 1 Group 0 Module Control Block BT9:0 Data file N7:104 Length 5 Continuous N PID BT9:0 DN PID Control Block Process variable Tieback Control variable BTW N7:20 13 BLOCK TRANSFER WRITE Rack 0 Group 0 Module 0 Control Block BT9:1 Data file N7:200 Length 13 Continuous N EN DN ER N7:20 N7:104 0 N7:200 EN DN ER
14-33
Ejemplos del bloque PD
Archivo de programa principal

Cuando coloque la instruccin PID en el archivo de programa principal, controle el tiempo de muestreo con un temporizador donde el tiempo de actualizacin del lazo PID = valor preseleccionado del temporizador. La ejecucin basada en el temporizador usa un temporizador autnomo para la coordinacin de eventos. Cuando el valor acumulador del temporizador alcanza su valor preseleccionado, activa la secuencia de actualizacin del lazo. El temporizador se restablece y se inicia inmediatamente para mantener un intervalo de actualizacin uniforme. Use la ejecucin basada en el temporizada en aplicaciones de lazos ms lentas o en aplicaciones donde hay pocos lazos. Vea la Figura 14.7 para obtener un ejemplo de programacin. La precisin del temporizador depende de la base de tiempo y el tiempo de escn total del procesador. Siempre seleccione la base de tiempo de 0.01 segundo para esta aplicacin PID. Duplique la instruccin de temporizador en otra parte en el programa si el tiempo de escn del procesador (escn de E/S locales ms escn de programa) es mayor que 2.5 segundos. Puesto que las transferencias en bloques en el chasis local ocurren asncronamente durante el escn de programa principal, es necesario un bit de almacenamiento para asegurar que el estado de la condicin de entrada PID permanezca constante durante todo el escn del programa. Condicione todas las instrucciones usando este bit de almacenamiento.
14-34
Figura 14.7 Ejemplo de programacin PID condicionada por un temporizador en el programa principal
TON T11:0 DN TIMER ON DELAY Timer Time base Preset Accum BTR T11:0 DN BLOCK TRANSFER READ 0 Rack 1 Group 0 Module Control Block BT9:0 Data file N7:104 Length 5 Continuous N EN DN ER EN T11:0 0.01 10 0
DN
BT9:0 DN PID B3 0 B3 ONS 1 PID Control Block Process variable Tieback Control variable BTW B3 0 BLOCK TRANSFER WRITE 0 Rack 0 Group 0 Module Control Block BT9:1 Data file N7:200 Length 13 Continuous N PD10:0 N7:104 0 N7:200
B3 0
EN DN ER
Archivo de programa STI

Cuando coloca la instruccin PID en un archivo de interrupcin temporizada seleccionable (STI), la STI controla el tiempo de actualizacin del lazo (muestreo) donde el tiempo de actualizacin del lazo PID = intervalo STI. En la STI hay un archivo de programa aparte que contiene toda la lgica necesaria para realizar la actualizacin del lazo. El procesador PLC-5 se configura con una STI para ejecutar dicho archivo en el intervalo de actualizacin del usuario. Se prefiere la coordinacin de lazos STI con lazos ms rpidos o cuando se requiere ms procesamiento de lazos en el intervalo de actualizacin especificado. Vea la Figura 14.5 para obtener ejemplos de programacin.
14-35
La instruccin PID opera en los datos ms recientes cuando las instrucciones de transferencia en bloques se incluyen en el archivo STI. Debe colocar los mdulos de transferencia en bloques en el chasis local para esta aplicacin PID. El desenclavamiento de los bits de habilitacin PID y BT fuerza al procesador a ejecutar las instrucciones de transferencia en bloques y PID cada vez que la STI se habilita. Importante: El escn de programa espera hasta que las instrucciones de transferencia en bloques en el archivo STI concluyan sus transferencias.
Figura 14.8 Ejemplo de programacin PID en un archivo STI
BTR BLOCK TRANSFER READ 0 Rack Group 1 Module 0 Control Block BT9:0 Data file N7:104 Length 5 Continuous N EN DN ER
BT9:0 U EN
PID PID Control block Process Variable Tieback Control variable BTW BLOCK TRANSFER WRITE Rack 0 Group 0 Module 0 Control Block BT9:1 Data file N7:200 Length 13 Continuous N EN DN ER PD10:0 N7:104 0 N7:200
BT9:1 U EN
14-36
Archivo de programa RTS

Con el muestreo en tiempo real (RTS), la disponibilidad de nuevos datos analgicos desde un origen de entrada analgica configurados para el muestreo en tiempo real activa la ejecucin de la instruccin PID. Puesto que la configuracin RTS de un mdulo analgico no iniciar ni permitir un BTR hasta que haya nuevos datos disponibles, el bit de efectuado del BTR puede condicionar el rengln de la instruccin PID. Esto asegura que la instruccin PID se ejecute solamente cuando haya nuevos datos analgicos disponibles en el intervalo RTS. Vea la Figura 14.9 para obtener ejemplos de programacin donde el tiempo de actualizacin del lazo PID = intervalo RTS.
Figura 14.9 Ejemplo de programacin PID en un archivo RTS
BTR BT9:0 EN BLOCK TRANSFER READ 0 Rack 1 Group 0 Module Control Block BT9:0 Data file N7:104 Length 5 Continuous N EN DN ER
BT9:0 DN
B3 0 PID
B3 0
B3 ONS 1
PID Control Block Process variable Tieback Control variable BTW
PD10:0 N7:104 0 N7:200
B3
BLOCK TRANSFER WRITE Rack 0 Group 0 Module 0 Control Block BT9:1 Data file N7:200 Length 13 Continuous N
EN DN ER
14-37
Simulacin de lgica de escalera de una estacin de control manual

Cuando programe la simulacin de una estacin de control manual, asegrese de que no haya una estacin de control manual de hardware conectada cuando el programa se habilite. Aada los renglones de la Figura 14.10 al programa PID en la Figura 14.4, Figura 14.5, Figura 14.7 Figura 14.8.
Figura 14.10 Ejemplo de programa para simular una estacin de control manual
I:001 00 I:001 01 N7:20 4 I:001 002 N7:20 L 4 N7:20 U MOV MOVE Source Destination MOV N7:20 4 MOVE Source Destination 4
I:011 N7:30
N7:36 N7:30
El ltimo rengln en el ejemplo anterior es para el seguimiento de salida de la transferancia sin perturbaciones del modo automtico al modo manual.
Direccin: I:001/00 I:001/01 I:001/02 I:011 N7:20/4 N7:30 N7:36 Descripcin: Interruptor de botn pulsador manual Interruptor de botn pulsador automtico Introduccin de interruptor de botn pulsador Valor de salida manual Bit PID para establecer la salida Valor PID para establecer la salida Salida de control actual
14-38
Lazos en cascada
Puede poner dos lazos en cascada si asigna la salida de control del lazo exterior en el punto de ajuste del lazo interior. El punto de ajuste del lazo interior es la tercera palabra (palabra 2) del bloque de control de nmeros enteros. Si el bloque de control del lazo interior es N7:50, direccione la salida de control del lazo de salida en N7:52. Reemplace los renglones PID en la Figura 14.14 Figura 14.5 con los que aparecen en la Figura 14.11. No debe escalar el punto de ajuste del lazo interior. Establezca el bit de escalado (palabra 0, bit 5) en 1 para inhibir el escalado del punto de ajuste.
Figura 14.11 Lazos en cascada
N7:20 N7:105 N7:106 N7:52
N7:50 N7:107 N7:108 N7:121
Control de relacin
Puede mantener dos valores en una relacin si usa una instruccin MUL. Se usan tres parmetros: el valor de comodn o no controlado el valor controlado la relacin entre estos dos valores
Introduzca la direccin del valor controlado como destino. Introduzca la direccin del valor de comodn o no controlado como origen A. Introduzca la direccin del valor de relacin o una constante de programa para la relacin como origen B. Por ejemplo, aada los renglones de la Figura 14.12 al progama PID en la Figura 14.4 Figura 14.5.
14-39
Figura 14.12 Control de relacin con una instruccin PID

PID PID Control block Process Variable Tieback Control variable MUL MUL Source A Source B Destination PID PID Control block Process Variable Tieback Control variable
N7:20 N7:105 N7:106 N7:120
N7:105 0.350000 N7:52
N7:50 N7:107 N7:108 N7:121
Seguimiento de la variable de proceso

Cuando el programa est en el control manual, el programa puede forzar que el punto de ajuste sea igual a la variable de proceso (PV) moviendo la PV a la palabra de punto de ajuste (palabra 2 del bloque de control de nmeros enteros) para realizar una transferencia sin perturbaciones del modo manual al modo automtico. Si se escala el punto de ajuste, mueva la PV escalada del bloque de control PID directamente a la palabra de punto de ajuste. Si no se escala el punto de ajuste, mueva el valor no escalado de la direccin PV en la instruccin PID al punto de ajuste. Por ejemplo, aada los renglones de la Figura 14.13 al programa PID en la Figura 14.4 Figura 14.5.
Figura 14.13 Seguimiento de la variable de proceso
PID PID Control Block Process variable Tieback Control variable MOV MOVE Source Destination N7:20 N7:105 N7:106 N7:120
N7:34 N7:22
14-40
Teora de PID
La Figura 14.14 y la Figura 14.15 muestran el nmero entero PID del PLC-5 y el flujo de proceso del bloque PD. La. Figura 14.16 y la Figura 14.17 muestran la relacin entre maestro y esclavo del bloque.
Figura 14.14 PID de PLC-5 (bloque de nmeros enteros)
Error mostrado en Error pantalla Displayed como unidades deas EUs ingeniera
Conversin del porcentaje Convert binario en unidad de Binary % to EU ingeniera Escalado de SetPoint punto de ajuste Scaling
Error x
Smax - Smin 4095

PrealimenFeedtacin
No SP
S Yes
Truncamiento 12 Bit de 12 bits
Truncation
Error SP-PV + (Error) -1 PV-SP

Clculo PID PID Calculation
Forward
Modo para Set establecer la Output salida
Mode
Lmite de salida Output Limiting
(Out)
(Salida)
Conversin de unidades de Convert un valor binario ingeniera en Eng. Units
Modo Desactivado Mode Off Automtico Auto Activado On
No
Lmite de Output salida
To Binary
SP-Smin x 4095 Smax-Smin
CV
%Set para establecer la Output % salida Conversin de valor binario en Convert unidad de ingeniera % del valor retenido Tieback
Manual
S Yes
Limiting
SP Mostrado en Displayed as pantalla como user entry entrada

Truncamiento 12 Bit de 12 bits Truncation
SP
Binary to EU
Conversin de valor binarioConvert en porcentaje Binarybinario Binary to %
PV x
Smax - Smin + Smin 4095

S Yes
CV x
100 4095
No PV
SetPoint punto de Scaling ajuste
Escalado del Salida (CV) Output (CV) mostrada en pantalla como displayed as porcentaje % Binary binario
PV mostrada en PV pantalla como Displayed unidades de as EUs ingeniera Smn Entrada escalada mnima Smin - Minimum Scaled Input Smx Entrada escalada mxima
Smax - Maximum Scaled Input
Figura 14.15 PID de PLC-5 (bloque PD)

SP mostrado en pantalla como SP unidades de Displayed ingeniera as EUs Software A/M Software A/M o bien modo de-orestacin A/M Error mostrado en Error pantalla como unidades Displayed de as EUs ingeniera
A/M Station Mode

Automtico Auto
Accin Control controlada Action
% de la Output polarizacin de Bias % salida Modo de Software software A/M Conversin de Convert de unides Eng. Units To % ingeniera en % Modo de A/M estacin Station A/M % deSet establecimiento de Output % salida
SP-PV + (Error) -1 PV-SP
A/M Mode
SP
Manual Man
Error x 100 maxs-mins
% de salida
(Out%)
Automtico Auto
Mode
Conversin de % en Convert % % de salida To Binary binario x 40.95
Automtico Auto
PVT No
PV mostrada en PV pantalla como Displayed unidades de ingeniera as EUs % de estaSet blecimiento de Output % salida
Manual Manual
Lmite de Output salida
Limiting
CV
Out% x 40.95
S Yes Conversin de valor binario en Convert Binary unidades de ingeniera
5 del valor retenido Tieback %
Salida (CV) Output (CV) mostrada en pantalla como % Displayed as de escala de % of EUde ing. unidad Scale
To Eng. Units
(PV-mini)(maxs-mins) + mins maxi-mini
PV
PVT Seguimieinto de la variable de proceso PVT - Process Variable mini Rango de entrada mnimo Tracking maxi Rango Input Range Minimum mini - de entrada mximo mns UnidadInput Range Maximum maxi - de ingeniera mnima mxs Unidad de ingeniera mxima
mins - Engineering Unit Minimum maxs - Engineering Unit Maximum
14-41
Figura 14.16 PID de PLC-5 (bloque PD) como lazos maestros/de esclavo
Lazo Master maestro
Loop
Software A/M Software A/M o-orbien modo de estacin A/M
A/M Station Mode
Accin de Control control
Action
% de Output polarizacin Bias % de salida Conversin de Convert Eng. unidades de ing. Units % % en To Modo de Software Modo de software A/M estacin A/M A/M A/M Mode Station Automtico Auto
Automtico Auto
+ SP
Manual Man
SP-PV (Error) -1 PV-SP
% de estaSet blecimiento Output % de salida
Clculo PID PID Calculation %Set para establecer la Output % salida
(% de salida)
(Out%)
Mode
Automtico Auto
PVT No
Manual Manual
Modo de Software software A/M A/M Mode Automtico
Lmite de Output salida Limiting
(Maestro.Salida) (Master.Out)
S Yes Conversin de valor binario en Convert Binary unidades de ingeniera To Eng. Units
PVT SP PV No
Conversin de Convert Eng. unidades de ing. Units To % en %
Auto
(PV-mini)(maxs-mins) maxi-mini
+ mins
S Yes
x 100 maxs-mins
Manual Manual
Automtico Auto Modo de A/M estacin A/M Station Mode
Los artculos indicados this box Items referenced in en este cuadro son parmetros, unidades y are parameters, units, and modos pertinentes al lazo de esclavo modes as designado. they pertain to the
designated Slave loop.
PV
Lazo de Slave esclavo Accin de Control control % de Output polarizacin Bias % de salida Conversin de Convert Eng. unidades de ing. Units % % en To Modo de Software Modo de A/M software A/M estacin A/M A/M Mode Station Automtico Mode Auto Automtico %Set para establecer la Output % salida
Loop
Action SP-PV
(Maestro.Salida) (Master.Out)
To Eng. Units x (maxs-mins) + mins 100
Conversin de% en Convert % unidades de ingeniera
(SP) + -1
PV-SP
Auto
Manual
Conversin de valor binario en Convert Binary unidades de Units To Eng. ingeniera % de estaSet blecimiento de Output % salida % del valor retenido
Lmite de Output salida Limiting
Conversin de % Convert % enTo Binary % de salida binario x 40.95
CV
Out% x 40.95
Manual Tieback %
(PV-mini)(maxs-mins) maxi-mini
+ mins
PV
14-42
Figura 14.17 Transiciones de estado de enclavamiento de maestro/escalvo del bloque PD

Transiciones delTransitions Master Loop lazo de maestro
Auto Auto
Au to MMa n M-
Transiciones delTransitions Slave Loop lazo de esclavo

Auto Auto Man Auto S-Auto
S-M an
SW M ) (on Mto Au
M-
WM S-S
Man Auto
Au to MSW M f) (of M ) (on MSW M-
SWM Auto
S-Man
SWM Auto S-SWM (on)
(on
Man S-SWM (on) S-SWM (off) Man
S-
SW
(on
Man ( SWM ) Man Man

MSW M MSW M (on )
Man
S-Auto
Auto SWM SWM
Man SWM
)
M (on )
Man ( SWM )
M-Au
M-Ma
)
MSW MSW M (of
Man
S-Auto
Man SWM
Man ( SWM ) Man S-SWM (off) S-SWM (off) Man ( SWM ) SWM S-SWM (on)
S-Man
Man ( SWM )
to
S-
Ma
Man
Auto
S-
SW
Man SWM
Man ( SWM )
Man ( SWM ) Man ( SWM )
Nota: ( Man ) indica quethat this loop en el indicates este lazo est Note: SWM modo manual y SWM tambin is in Manual with SWM also on". est activado Indica el modo de lazo de maestro Designates Master Loop Mode
S-Man
Man ( SWM ) SWM
* *
Estado State (Composite Mode) Stable estable (modo compuesto) Modo de lazo de esclavo Slave Loop Mode Transicin de modo Mode transition Maestro designado Designated Master Esclavo Slave Manual Manual Automtico Automatic Software manual Software Manual
M S Man Auto SWM
S-Auto
S-
Ma
S-Auto SWM SWM
Mf (of ) f)
Ma n
M (on )
Captulo
15
Cmo usar las instrucciones de transferencia en bloques y transferencia de E/S ControlNet
Las instrucciones de transferencia en bloques le permiten transferir palabras hacia o desde un mdulo de transferencia en bloques. Las instrucciones de E/S ControlNet le permite realizar transferencias no programadas hacia mdulos de E/S en una red ControlNet. La Tabla 15.A indica las instrucciones de transferencia en bloques y transferencia de E/S ControlNet disponibles.
Tabla 15.A Instrucciones de transferencia en bloques y transferencia de E/S ControlNet disponibles
Que se encuentra en la pgina: 15-3 15-3 15-22
Si desea:
Use esta instruccin: BTW BTR CIO
Transferir palabras hacia un mdulo de transferencia en bloques Transferir palabras desde un mdulo de transferencia en bloques Realizar transferencias no programadas hacia mdulos de E/S en una red ControlNet
Cmo usar las instrucciones de transferencia en bloques
Las instrucciones de transferencia en bloques le permiten transferir hasta 64 palabras simultneamente hacia o desde un mdulo de transferencia en bloques en un chasis de E/S locales o remotas. Tambin puede transferir hasta 64 palabras simultneamente entre un procesador supervisor (modo escner) y un procesador configurado para el modo adaptador. Los procesadores PLC-5 con caractersticas mejoradas tienen canales de comunicacin configurables. Seleccione el escner de E/S remotas, adaptador de E/S remotas o DH+. Las instrucciones de transferencia en bloques de la lgica de escalera no son necesarias cuando se usan los procesadores PLC-5 con caractersticas mejoradas en el modo adaptador. La Tabla 15.A describe cmo transferir en bloques los datos hacia un rack local o remoto cuando el procesador est configurado para el modo escner. La Figura 15.1 ilustra cmo ocurre la transferencia.
15-2
Tabla 15.B Instrucciones de transferencia en bloques para los racks locales o remotos en el modo escner
Si desea transferir datos: Hacia el mdulo de E/S BT Desde el mdulo de E/S BT Use: BTW (transferencia en bloques de escritura) BTR (transferencia en bloques de lectura)
Figura 15.1 Operacin de transferencia en bloques en el modo escner

PLC-5 (supervisor) PLC-5 (supervisor) Archivo BTD BTD File Uno de varios chasis de E/S remotas One of Several Remote I/O Chassis con adaptador 1771-ASB (processor) w/ 1771-ASB Adapter (procesador)
BTW BTR
1 7 7 1 A S B
M B T d u M l o o d u B l T e
La Tabla 15.C describe cmo transferir en bloques los datos cuando el procesador est configurado para el modo adaptador. La Figura 15.2 ilustra cmo ocurre la transferencia.
Tabla 15.C Instrucciones de transferencia en bloques para el modo adaptador
Si desea transferir datos: Desde el procesador supervisor Hacia el procesador supervisor Use: BTR (transferencia en bloques de lectura) BTW (transferencia en bloques de escritura)
Figura 15.2 Operacin de transferencia en bloques en el modo adaptador

Procesador Supervisor Processor supervisor Escner Scanner Adaptador Adapter PLC-5 PLC-5
BTW BTR
BTR BTW
Archivo BTD BTD File
Los dos procesadores ejecutan simultneamente la instruccin opuesta de Both processors simultaneously execute the opposite block transfer instruction. transferencia en bloques
15-3
Block Transfer Read (BTR) y Block Transfer Write (BTW)

Descripcin:
BTR BLOCK TRNSFR READ Rack Group Module Control Block Data file Length Continuous EN DN ER
Cuando el rengln se hace verdadero, la instruccin BTW indica al procesador que escriba los datos almacenados en el archivo de datos a la direccin de rack/grupo/mdulo especificada. La instruccin BTR le indica al procesador que lea los datos de la direccin de rack/grupo/ mdulo y que los almacene en el archivo de datos.
Cola de solicitud de transferencia en bloques

Cuando una transicin de falso a verdadero habilita una instruccin BTW o BTR, la solicitud de transferencia se pone en la cola:
Para este procesador: PLC-5 clsico PLC-5/11, 5/20, -5/30 La cola contiene hasta: 17 solicitudes de transferencia en bloques por rack lgico 64 solicitudes de transferencia en bloques a los racks remotos (mximo de 64 por pareja de canales 1A/1B). No hay restriccin de solicitudes a los racks locales. 128 solicitudes de transferencia en bloques a los racks remotos (mximo de 64 por par de canales 1A/1B, 2A/2B). No hay restriccin de solicitudes a los racks locales
PLC-5/40, -5/60, -5/80
El procesador ejecuta cada solicitud de transferencia en bloques segn el orden en que se solicit. Cuando el procesador cambia al modo programa, las transferencias en bloques se anulan. Para los procesadores PLC-5 clsicos, cada nmero de rack tiene una cola de transferencia en bloques con un bit de cola llena correspondiente. La Tabla 15.D indica los bits de cola llena. Una vez que estos bits estn establecidos, el programa de lgica de escalera debe ponerlos a cero. El programa debe monitorear continuamente estos bits de cola llena, los cuales se encuentran en el archivo de estado, palabra 7, bits 08 a 15. (Los procesadors PLC-5 con caractersticas mejoradas pueden tener transferencias en bloques ilimitadas en los racks locales, por lo tanto no tienen bits de cola llena.)
15-4
Tabla 15.D Bits de cola llena para las solicitudes de transferencia en bloques (palabra 7) Procesadores PLC-5 clsicos
Bit S:7/8 S:7/9 S:7/10 S:7/11 S:7/12 S:7/13 S:7/14 S:7/15 Descripcin La cola de transferencia en bloques para el rack 0 est llena La cola de transferencia en bloques para el rack 1 est llena La cola de transferencia en bloques para el rack 2 est llena La cola de transferencia en bloques para el rack 3 est llena La cola de transferencia en bloques para el rack 4 est llena La cola de transferencia en bloques para el rack 5 est llena La cola de transferencia en bloques para el rack 6 est llena La cola de transferencia en bloques para el rack 7 est llena
El nmero de racks en el sistema depende del procesador que se use. Una instruccin BTR o BTW escribe valores a su direccin de bloque de control (un archivo de nmeros enteros de cinco palabras) cuando la instruccin se introduce. El procesador usa estos valores para ejecutar la transferencia. Los procesadores PLC-5 con caractersticas mejoradas tambin tienen un tipo de archivo de transferencia en bloques (BT). Puede usar los programas existentes con los tipos de archivo de nmeros enteros, pero el nuevo tipo de archivo BT facilita el direccionamiento. Por ejemplo, si necesita dos archivos de control, puede usar BT10:0 y BT10:1. Si usa los archivos de nmeros enteros, deber usar, por ejemplo, N7:0 y N7:5.

Para programar una instruccin BTW o BTR, debe proporcionar al procesador la siguiente informacin que ste almacena en su bloque de control : El rack es el nmero del rack de E/S (00 a 27 octal) del cahsis de E/S en que se coloca el mdulo de E/S receptor. La Tabla 15.E indica los rangos vlidos para los nmeros de racks.
Tabla 15.E Rangos vlidos para el nmero de rack en las instrucciones de transferencia en bloques
Procesador PLC-5/10, -5/11, -5/12, -5/15, -5/20, -5/VME PLC-5/25, -5/30 PLC-5/40, -5/40L PLC-5/60, -5/60L, -5/80 Racks mximos 4 8 16 24 Rango vlido para los nmeros de rack (octal) 00-03 00-07 00-17 00-27
15-5
Group es el nmero de grupo de E/S (0 a 7) que especifica la posicin del mdulo de E/S receptor en el chasis de E/S. Module es el nmero de ranura (0 a 1) dentro del grupo. Cuando se usa el direccionamiento a 2-slot, la ranura 0 es la ranura baja y la ranura 1 es la ranura alta. Debe usar 0 para el mdulo cuando se usa el direccionamiento a 1 1/2-slot. El bloque de control es un archivo de control de transferencia en bloques (BT) de seis palabras o un archivo de nmeros enteros (N) de cinco palabras que controla la operacin de la instruccin. Introduzca esta direccin de archivo sin el smbolo #. Este no es un archivo de control (tipo R).
Importante: Puede usar direcciones indirectas para la direccin de bloque de control en una instruccin BTR o BTW. Importante: En un procesador PLC-5/40, -5/60 -5/80, el tipo de datos de transferencia en bloques (BT) se debe usar para las direcciones de rack mayores que 7. El archivo de control de nmeros enteros (N) de cinco palabras tiene la estructura siguiente:
15 14 13 12
Palabra 0 EN word 0 Palabra 1 word 1 Palabra 2 word 2 Palabra 3 word 3 Palabra 4 word 4
11 10 09 08 07 06 05 04 03 02 01 00 CO EW NR TO RW rack group slot
ST DN ER
conteo de palabras count requested word solicitado conteo de palabras transmitido transmitted word count nmero de tipo de archivo file-type number nmero de elemento element number
Para obtener informacin acerca de los bits de estado en la palabra 0, vea la pgina 15-8. Para obtener informacin acerca de las palabras 1 a 4, vea la pgina 15-10. Data File es la direccin del archivo de datos de entrada, salida, estado, nmero entero (N), punto flotante (coma flotante), binario, BCD o ASCII desde el cual (escritura) o hacia el cual (lectura) el procesador transfiere datos. Introduzca esta direccin de archivo sin el smbolo #.
Importante: No se puede usar las direcciones indirectas para las direccin de archivo de datos en una instruccin BTR o BTW. Length es el nmero de palabras del archivo de datos que se deben leer/escribir.
Si establece la longitud en: 0 El procesador: Reserva 64 palabras para los datos de transferencia en bloques. El mdulo de transferencia en bloques transfiere las palabras mximas que puede manejar. Transfiere el nmero de palabras especificado.
1 a 64
15-6
Importante: Un elemento de punto flotante (coma flotante) consiste en dos palabras. Cuando especifica un valor en el campo de longitud para un archivo de datos de punto flotante (coma flotante), se lee/escribe solamente la mitad de dichos elementos de punto flotante (coma flotante). Por ejemplo, si especifica 64 para la longitud, en realidad se leen/escriben 32 elementos de punto flotante (coma flotante). Importante: Las longitudes del archivo de datos de punto flotante (coma flotante) deben ser un nmero par. Continuous determina el modo de operacin.
Si especifica: S La instruccin usa este modo: Continuo una vez que el rengln se hace verdadero, la instruccin contina transfiriendo datos hasta que el bit continuo (.CO) se restablece y el rengln es falso o usted edita la instruccin y especifica NO para el modo continuo. No continuo la instruccin se habilita cada vez que el rengln se hace verdadero y realiza solamente una transferencia de datos por transicin de rengln.
No
Para usar las instrucciones BTR y BTW correctamente, examine los bits de estado de la instruccin almacenados en el bloque de control. Estos bits estn en la palabra 0 del bloque de control. ATENCION: Aparte del bit continuo .CO (bit 11) y el bit de exceso de tiempo de espera .TO (bit 08), no modifique ningn bit de estado cuando la instruccin de transferencia en bloques est habilitada. Puede ocurrir una operacin inesperada, posibles daos al equipo y/o lesiones corporales.
Importante: Las etiquetas de bits (.EN, S.T, .CO, etc.) se pueden usar solamente con el tipo de archivo de transferencia en bloques (BT).
Este bit: Habilitacin .EN (bit 15) Se establece: cuando el rengln se hace verdadero. Este bit indica que la instruccin est habilitada (que la transferencia en bloques est en progreso). En el modo no continuo, el bit .EN permanece establecido hasta que la transferencia en bloques se completa o falla y el rengln se hace falso. En el modo continuo, una vez que el bit .EN est establecido, permanece establecido independientemente de la condicin del rengln. cuando el procesador comienza a transferir datos. El bit .ST se restablece durante la transicin de falso a verdadero despus de que se establece el bit .DN o .ER. cuando se completa la transferencia en bloques, si los datos son vlidos. El bit .DN se establece asncronamente al escn del programa para que el bit .DN se haga verdadero en cualquier momento despus que se inicie la transferencia en bloques. El bit .DN se restablece la prxima vez que el rengln asociado va de falso a verdadero.
Inicio .ST (bit 14)
15-7
Este bit: Error .ER (bit 12)
Se establece: cuando el procesador detecta el fallo de la transferencia en bloques. El bit .ER se restablece la prxima vez que el rengln asociado va de falso a verdadero. cuando usted edita la instruccin para operacin repetida de la transferencia en bloques despus del primer escn, independientemente de que el procesador contine escaneando el rengln del procesador. Restablezca el bit .CO si desea que la condicin de rengln inicie las transferencias en bloques (retorno al modo no continuo). Si usa las transferencias en bloques continuas en un diagrama de funcin secuencial, vea el Apndice B Referencia SFC de este manual. cuando la solicitud de transferencia en bloques entra a la cola. Si la cola est completa, este bit permanece restablecido hasta que haya espacio en la cola. El bit .EW se restablece cuando el rengln asociado va de falso a verdadero. En el modo continuo, una vez que el bit .EW se establece, permanece establecido. Use el bit .EW para verificar que una instruccin BTW o BTR est en la cola antes de salir de un paso SFC. si el mdulo de transferencia en bloques no responde a la primera solicitud de transferencia en bloques. El bit .NR se restablece cuando el rengln asociado va de falso a verdadero (no se usa con transferencias en bloques remotas). si restablece el bit de tiempo de espera mediante la lgica de escalera o monitor de datos, el procesador intenta repetidamente enviar una solicitud de transferencia en bloques a un mdulo sin respuesta durante cuatro segundos antes de establecer el bit .ER. Si establece el bit .TO mediante la lgica de escalera o monitor de datos, el procesador inhabilita el temporizador de cuatro segundos y solicita una transferencia en bloques una vez ms antes de establecer el bit .ER. controlado por la instruccin. Un 0 representa una operacin de escritura. Un 1 representa una operacin de lectura.
Continuo .CO (bit 11)
Habilitado-esperando .EW (bit 10)
No repuesta .NR (bit 09)
Tiempo de espera .TO (bit 08)
Lectura-escritura .RW (bit 07)
ATENCION: El procesador ejecuta las instrucciones de transferencia en bloques asncronamente con el escn de programa. El estado de estos bits se puede cambiar en cualquier punto en el escn de programa. Si examina estos bits en la lgica de escalera, copie el estado una vez a un bit de almacenamiento cuyo estado est sincronizado con el escn de programa. De lo contrario, los problemas de temporizacin pueden invalidar el programa, lo cual puede resultar en daos al equipo o lesiones corporales.
Importante: Cuando se usan tipos de archivo de nmeros enteros (N) y transferencia en bloques (BT), se ponen a cero los bits .EN, .ST, .EN, .ER, .EW y .NR durante el preescn. El programa de lgica de escalera debe condicionar el uso de los datos de transferencia en bloques en el estado del bit .DN.
15-8
Cmo usar el bloque de control
Adems de los bits de estado, el bloque de control contiene otros parmetros que el procesador usa para controlar las instrucciones de transferencia en bloques. La Tabla 15.F indica estos valores.
Tabla 15.F Valores en el bloque de control de transferencia en bloques
Palabra Bloque de control de nmeros enteros 0 1 2
Bloque de control BT .EN a .RW .RLEN .DLEN
Descripcin
Bits de estado Conteo de palabras solicitado Conteo de palabras / cdigo de error transmitido (procesadores PLC-5 con caractersticas mejoradas) Tipo / nmero de archivo Nmero de elemento
3 4
.FILE .ELEM
Conteo de palabras solicitado (.RLEN)

Este es el nmero de palabras que se deben transferir entre el procesador y el mdulo (0 a 64 palabras). El procesador crea un archivo con la longitud que usted especifica, el cual comienza a partir de la direccin de datos que introduce. La longitud depende del mdulo receptor o la aplicacin. Por ejemplo, si especifica 30 en este campo, lo que especifica es una longitud de bloque de 30 y el procesador crea un archivo de 30 palabras. Si especifica 64, lo que especifica es una longitud de bloque de 64 y el procesador crea una archivo de 64 palabras. Si especifica 0 cuando introduce la instruccin de transferencia en bloques, el procesador permite que el mdulo de transferencia en bloques determine el nmero de palabras que deben transferirse y crea un archivo predeterminado de 64 palabras.
Conteo de palabras transmitido (.DLEN)

Este es el nmero de palabras que el mdulo transfiere despus de que la instruccin conluye la ejecucin. El procesador usa este nmero para verificar la transferencia. Este nmero debe coincidir con el conteo de palabras solicitado (a menos que el conteo de palabras transmitido sea cero). Si estos nmeros no coinciden, el procesador establece el bit .ER (bit 12). Los procesadores PLC-5 con caractersticas mejoradas tambin tienen cdigos de error (palabra 2 del bloque de control de archivo de nmeros enteros almacenado en la palabra .DLEN del bloque de control BT) que el procesador puede establecer durante la transferencia. Si ocurre un error de transferencia en bloques en un procesador PLC-5 con caractersticas mejoradas, el cdigo de error se almacena en el conteo de palabras transmitido. Este error se identifica segn su nmero negativo. Se almacena un solo error a la vez (un nuevo cdigo de error sobrescribe cualquier cdigo de error anterior). La Tabla 15.G indica estos cdigos de error.
15-9
Tabla 15.G Cdigos de error de transferencia en bloques del procesador PLC-5 con caractersticas mejoradas
Nmero de error: 1 2 3 Descripcin: No se usa No se usa El tamao de la transferencia en bloques ms el tamao del ndice en la tabla de datos de la transferencia en bloques fueron mayores que el tamao del archivo de la tabla de datos de la transferencia en bloques. Ocurri una transferencia no vlida de datos de transferencia en bloques de escritura entre el mdulo adaptador y el mdulo de transferencia en bloques. Fue incorrecta la suma de comprobacin de los datos de transferencia en bloques de lectura. El mdulo de transferencia en bloques solicit una longitud diferente de la instruccin de transferencia en bloques asociada. Esto puede ocurrir si una instruccin de transferencia en bloques de 64 palabras se ejecut y la longitud predeterminada del mdulo de transferencia en bloques no fue 64 palabras. Se perdieron los datos de transferencia en bloques debido a un canal de comunicacin deficiente. Las causas posibles son ruido, conexiones deficientes y cables sueltos. Revise las resistencias. Error en el protocolo de transferencia en bloques transferencia en bloques no solicitada. El tiempo de espera de transferencia en bloques establecido en la instruccin se sobrepas antes de completarse la transferencia. No hay canales de comunicacin configurados para las E/S remotas o el nmero de rack no aparece en la lista de racks. No hay canales de comunicacin configurados para el rack o ranura solicitados. El adaptador tiene un fallo no no est presente para el comando BT. Las colas para las transferencias en bloques remotas estn llenas.
5 6
8 9 10 11 12 13
Nmero de archivo (.FILE)

Este nmero identifica el nmero de archivo del archivo de nmeros enteros desde el cual se escriben los datos o hacia el cual se leen los datos. Por ejemplo, el nmero de archivo de N7:20 es 7.
Nmero de elemento (.ELEM)

Este nmero identifica la palabra inicial en la direccin de archivo de datos. Por ejemplo, en N7:20 el nmero de palabra es 20.
15-10
Cmo seleccionar la operacin continua
La transferencia en bloques continua es similar a la transferencia de E/S porque las E/S se actualizan continuamente, pero la transferencia en bloques continua actualiza las E/S de transferencia en bloques, tales como los datos de entrada analgica y salida analgica. El modo continuo le permite realizar mltiples transferencias en bloques mediante la programacin de una sola instruccin de transferencia en bloques (sin condiciones de entrada en el rengln). Una vez iniciada la transferencia en bloques, la transferencia se ejecuta continuamente una vez por escn, independientemente de que el procesador contine escaneando el rengln asociado e independientemente de la condicin del rengln. Para habilitar la operacin continua, seleccione Continuous (continuo) cuando introduzca la instruccin de transferencia en bloques. El modo continuo funciona as (Figura 15.3): 1. Cuando el rengln que contiene la instruccin de transferencia en bloques se hace verdadero, el procesador establece el bit .EN. El procesador tambin restablece los bits .DN, .ER, .ST, .EW y .NR. 2. El procesador pone en la cola la solicitud de transferencia en bloques. Cuando la solicitud de transferencia en bloques entra a la cola, el procesador establece el bit .EW. 3. Cuando el procesador comienza a procesar la solicitud de transferencia en bloques, el procesador establece el bit .ST. 4. Si no ocurre un error durante la transmisin, el procesador establece el bit .DN. El procesador copia el nmero de los elementos enviados o recibidos por la instruccin de transferencia en bloques en el conteo de palabras transmitido (palabra 2 del bloque de control). Si ocurre un error, el procesador establece el bit .ER. Si ocurre un error en un procesador PLC-5 con caractersticas mejoradas, el procesador tambin coloca el cdigo de error en la ubicacin del conteo de palabras transmitido como nmero negativo. 5. Si no hay respuesta (y despus de que el procesador establezca el bit .NR), el procesador intenta transmitir nuevamente la transferencia en bloques. si el bit .TO se restablece, el procesador transmite continuamente la solicitud durante cuatro segundos. Si el bit .TO se establece, el procesador vuelve a intentar a transmitir la solicitud una vez solamente. 6. Si una transferencia en bloques continua tiene un error, se debe volver a iniciar para continuar. (Vea la Figura 15.7 en la pgina 15-18 para obtener un ejemplo de programa.)
15-11
Figura 15.3 Diagrama de temporizacin para los bits de estado en instrucciones continuas BTR y BTW
EN
etapa 33 stage
EW ST
etapa 2 2 stage etapa 1 stage 1
CO
DN
ER
Rengln verdadero Rung true La solicitud Request entra a la cola enters the queue La instruccin Instruction inicia la begins ejecucin execution La instruccin se Instruction concluye finishes Rengln falso Rung false Rengln true Rung verdadero
Etapa 1 Si .CO est establecido, retorne a la etapa 2; sito stage 3restablecido, vaya a la etapa 3 Stage 1 - If .CO set, return to stage 2; if .CO reset, go .CO est Etapa 2 Retorne ac para la operacin continua Stage 2 - Return here for continuous operation Etapa 3 Vaya a esta etapa si .CO est restablecido Stage 3 - Go here if .CO is reset
Una transferencia en bloques continua contina siempre que el procesador permanezca en el modo marcha o prueba y la transferencia no tenga un error. Si cambia al modo de programacin o si el procesador tiene un fallo, la transferencia en bloques se detiene y no volver a iniciarse hasta que el procesador escanee el rengln que contiene la instruccin de transferencia en bloques. Vea el Apndice B si se ejecutan transferencias en bloques continuas desde los diagramas de funcin secuenciales. Para detener la opercin continua, modifique la instruccin de transferencia en bloques y seleccione no continuo o restablezca el bit .CO.
15-12
Cmo seleccionar la operacin no continua
La transferencia en bloques no continua actualiza las E/S de transferencia en bloques una vez cuando el rengln se hace verdadero. Una transferencia en bloques no continua maintiene la integridad del bloque. Se actualiza todo el bloque de datos cada vez que el procesador ejecuta la instruccin de transferencia en bloques. Use el modo no continuo cuando desee controlar cundo ocurre la transferencia en bloques o cuntas veces ocurre la transferencia en bloques. El modo no continuo funciona as (Figura 15.4): 1. Cuando el rengln que contiene la instruccin de transferencia en bloques se hace verdadero, el procesador establece el bit .EN. El procesador tambin restablece los bits .DN, .ER, .ST, .EW y .NR. 2. El procesador pone en la cola la solicitud de transferencia en bloques. Cuando la solicitud de transferencia en bloques entra a la cola, el procesador establece el bit .EW. 3. Cuando el procesador comienza a procesar la solicitud de transferencia en bloques, el procesador establece el bit .ST. 4. Si no ocurre un error durante la transmisin, el procesador establece el bit .DN despus de que la instruccin de transferencia en bloques se complete. Si ocurre un error, el procesador establece el bit .ER. 5. Esto significa que se complet una transferencia en bloques. La prxima vez que el rengln se hace falso, el procesador restablece el bit .EN.
Figura 15.4 Diagrama de temporizacin para los bits de estado en las instrucciones no continuas BTR y BTW
EN EW ST CO DN
ER
Rengln verdadero Rung true La solicitud Request entra a la cola enters the queue La instruccin Instruction inicia la begins ejecucin execution La instruccin se Instruction concluye finishes Rengln falso Rung false Rengln true Rung verdadero
15-13
Temporizacin de transferencias en bloques Procesadores PLC-5 clsicos
El tiempo necesario para completar una transferencia en bloques en un procesador PLC-5 clsico depende de: el tiempo de ejecucin de la instruccin el tiempo de espera en la cola el tiempo de transferencia
Tiempo de ejecucin de la instruccin

El tiempo en microsegundos que necesita el procesador para ejecutar una instruccin de transferencia en bloques se define segn estas frmulas:
Escritura: 310 + 11.2Q + 5.4W Lectura: 250 + 11.2Q
Donde: Q W
Representa: el nmero de solicitudes de transferencia en bloques al mismo chasis de E/S con el conjunto de bits continuos el nmero de palabras que se deben transferir
Tiempo de espera en la cola

El tiempo de espera en la cola es la suma de los tiempos de transferencia por ocurrir antes de la solicitud de transferencia en bloques (para la cual se calcula el tiempo) al mismo chasis de E/S.
Tiempo de transferencia
El tiempo de transferencia en milisegundos entre el bfer activo y el mdulo comienza cuando el procesador establece el bit de inicio y se termina cuando el procesador establece el bit de efectuado. El tiempo de transferencia se define segn estas frmulas:
Escritura: local 0.9 + 0.1W 13 + 30C + 0.3W Lectura: local 0.9 + 0.1W 9 + 21.3C + 0.3W
remoto (57.6 K baud)
remoto (57.6 K baud)
Donde: C W
Representa: el nmero de racks lgicos remotos completos el nmero de palabras que se deben transferir
15-14
Temporizacin de transferencias en bloques Procesadores PLC-5 con caractersticas mejoradas
El tiempo necesario para completar una transferencia en bloques en los procesadores PLC-5 con caractersticas mejoradas depende de: el tiempo de ejecucin de la instruccin el tiempo de espera en la zona de espera (cola) el tiempo de transferencia
Tiempo de ejecucin de la instruccin

El tiempo que el procesador necesita para ejecutar una instruccin de transferencia en bloques es el tiempo para una lectura o escritura: 450 microsegundos.
Tiempo de espera en la zona de espera

El tiempo de espera en la zona de espera es la suma de los tiempos de transferencia por ocurrir antes de la solicitud de transferencia en bloques (para la cual se calcula el tiempo) al mismo chasis de E/S.
Tiempo de transferencia
El tiempo de transferencia en milisegundos entre el bfer activo y el mdulo comienza cuando el procesador establece el bit de inicio y se termina cuando el procesador establece el bit de efectuado. El tiempo de transferencia se define segna esta frmula (se usa la misma frmula para la lectura o escritura):
local 600 seg + x(w)
remoto (57.6 K baudios 4 + 8C + 0.3W remoto (115 K baudios) 4 + 4.6C + 0.15W remoto (230 K baudios) 4 + 3.2C + 0.075W
Donde: x
Representa: 8 menos transferencias en bloques en la cola en el rack local = 86 seg ms de 8 transferencias en bloques en la cola en el rack local = 300 seg Nota: esta temporizacin supone que no hay otras transferencias en bloques en la cola a la misma ranura y que las transferencias en bloques sucesivas a la misma ranura se ejecutan cada 1000 seg. el nmero de racks lgicos remotos completos el nmero de palabras que se deben transferir
C W
15-15
Ejemplos de programacin
Programe el procesador para la transferencia en bloques con el uso de uno de los siguientes mtodos segn los requisitos de la aplicacin (Tabla 15.H):
Tabla 15.H Mtodos de programacin de transferencia en bloques
Si desea: Programar las transferencias en bloques hacia y desde el mismo mdulo cuando desea que el orden de ejecucin siga el mismo orden escaneado al programa Repetir continuamente las transferencias en bloques alternantes bidireccionales y se escanear el paso Programar transferencias en bloques hacia y desde el mismo mdulo cuando desea que las transferencias continen independientemente de cules pasos SFC estn activos Programar una BTR desde o un BTW hacia un mdulo cuando desea que la transferencia en bloques se ejecuten en base a un evento Repetir continuamente una transferencia en bloques y se escanear el paso Programar una BTR desde o una BTW hacia un mdulo cuando desea que la transferencia contine independientemente de cules pasos SFC estn activos Asegurar la integridad del bloque Use este mtodo: Alternante bidireccional
Repeticin alternante bidireccional Continuo bidireccional*
Direccional no continuo
Repeticin direccional Continuuo direccional*
Almacenamiento de datos de transferencia en bloques en el bfer
* Use el modo continuo solamente cuando desee que una transferencia en bloques contine ejecutndose aun cuando no se escanee la lgica que controla la transferencia.
Importante: Estos ejemplos muestran un procesador PLC-5 con caractersticas mejoradas usando el tipo de archivo BT. Si usa un procesador PLC-5 clsico, sustituya un archivo de nmeros enteros apropiado.
15-16
Ejemplo de transferencia en bloques alternante bidireccional

La Figura 15.5 muestra un ejemplo de una transferencia en bloques alternante bidireccional. El uso de renglones como los de este ejemplo asegura que las solicitudes de transferencia en bloques se ejecuten en el orden en que se enviaron a la cola. El procesaor alterna entre las BTR y las BTW en el orden en que se escanearon segn la condicin XIO. La condicin XIO impide que la transferencia en bloques de lectura y la transferencia en bloques de escritura se pongan en la cola simultneamente. La transferencia en bloques contina siempre que la condicin de rengln sea verdadera. En los renglones de lgica, puede incluir tantas condiciones opcionales como desee a la izquierda de la transicin de condicin del bit de habilitacin requerida (XIO).
Figura 15.5 Ejemplo de transferencia en bloques alternante bidireccional
BTR
Precondicin Precondition
BT10:0 EN BTR enable bit
BT10:1 EN BTW enable bit
BLOCK TRANSFER READ Rack Group Module Control Block Data file Length Continuous
EN 3 2 0 BT10:0 N11:0 10 N0 DN ER
BTW enable bit

BTR enable bit BT10:0 EN
BTW BLOCK TRANSFER WRITE Rack Group Module Control Block Data file Length Continuous EN 3 2 0 BT10:1 N11:10 11 NO DN ER
BT10:1 EN
Los renglones de la transferencia en bloques se deben escanear para que Block-transfer rungs must be scanned for the transfers to occur. ocurran las transferencias. Las precondiciones permiten transferencias The preconditions allow time-driven or event-driven transfers. activadas por tiempo o activadas por eventos.
15-17
Ejemplo de transferencia en bloques de repeticin alternante bidireccional

La Figura 15.6 muestra un ejemplo de una transferencia en bloques de repticin alternante bidireccional. El uso de renglones segn este ejemplo asegura que las solicitudes de transferencia en bloques se ejecuten en el orden en que se enviaron a la cola. El procesaor alterna entre las BTR y las BTW en el orden en que se escanearon segn la condicin XIO. La condicin XIO impide que la transferencia en bloques de lectura y la transferencia en bloques de escritura se pongan en la cola simultneamente. La transferencia en bloques contina siempre que la condicin de rengln sea verdadera.
Figura 15.6 Ejemplo de transferencia en bloques de repeticin alternante bidireccional
BTR BT10:0 EN BTR enable bit BT10:1 EN BTW enable bit BLOCK TRANSFER READ Rack Group Module Control Block Data file Length Continuous EN 3 2 0 BT10:0 N11:0 10 N0
DN ER
BTW enable bit BT10:1 EN
BTR enable bit BT10:0 EN
BTW BLOCK TRANSFER WRITE Rack Group Module Control Block Data file Length Continuous EN 3 2 0 BT10:1 N11:10 11 NO DN ER
Los renglones de transferencia en bloques Block-transfer rungs must ocurran las se deben escanear para quebe scanned for the transferencias transfers to occur.
15-18
Ejemplo de transferencia en bloques continua bidireccional

La Figura 15.7 muestra un ejemplo de una transferencia en bloques continua bidireccional.
Figura 15.7 Ejemplo de transferencia en bloques continua bidireccional
Precondicin Preconditions
BTR BLOCK TRANSFER READ Rack Group Module Control Block Data file Length Continuous
EN 3 6 1 BT10:0 N7:100 0 YES DN ER
Precondicin Preconditions
Escanee el rengln una vez para iniciar las transferencias en bloques Scan the rung once to start continuous block transfers. The continuous continuas. La opercin continua comienza durante una transicin de operation starts on a false-to-true rung transition and continues, rengln de falso a verdadero y contina independientemente de que los whether or not the rungs are scanned again. To stop continuous renglones se escaneen o no se escaneen nuevamente. Para detener la operation, use the Data Monitor to reset the continuous bit (.CO or operacin continua, use el monitor de datos para restablecer el bit bit 11), or change the Continuous field in the instruction to NO. continuo (.CO o bit 11) o cambie el campo continuo en la instruccin a NO.
BTW BLOCK TRANSFER WRITE Rack Group Module Control Block Data file Length Continuous
EN 3 6 1 BT10:1 N7:200 0 YES DN ER
BT10:0 ER BT10:1 ER
BT10:0 U EN BT10:1 U EN Estos renglones restablecern transfers and should bloques y se debenwhere rungs are donde se These rungs will reset block las transferencias en be placed in logic colocar en la lgica escanean los renglones para la recuperacin demust rescan the block transfersescanear las transferencias being scanned for error recovery. Your logic errores. La lgica debe volver a with en bloques con true in order to verdaderas para reiniciar las transferencias en bloques continuas. preconditions precondiciones restart continuous block transfers.
15-19
Ejemplo de transferencia en bloques no continua bidireccional

La Figura 15.8 muestra un ejemplo de una transferencia en bloques no continua bidireccional. La transferencia en bloques se ejecuta una vez para cada transicin de falso a verdadero de la precondicin.
Figura 15.8 Ejemplo de transferencia en bloques no continua bidireccional
BTR
Use elthe same method foruna BTW.Therengln debe Use mismo mtodo para a BTW. El rung ir must go a verdadero para que ocurra la de falso from false to true for the transfer transferencia. to occur.
BLOCK TRANSFER READ Rack Group Module Control Block Data file Length Continuous
EN 2 5 1 BT10:0 N7:500 0 NO DN ER
Ejemplo de transferencia en bloques de repeticin direccional

La Figura 15.9 muestra un ejemplo de una transferencia en bloques de repeticin direccional.
Figura 15.9 Ejemplo de transferencia en bloques de repeticin direccional
BTR BT10:0 EN BLOCK TRANSFER READ Rack Group Module Control Block Data file Length Continuous EN 2 5 1 BT10:0 N7:500 0 NO DN ER
Use el mismo mtodo para una BTW. La Use the same method for a BTW. The block transferencia en bloques continuar siempre que el transfer will continue as long as the step paso se escanee. is scanned.
15-20
Ejemplo de transferencia en bloques continua bidireccional

La Figura 15.10 muestra un ejemplo de una transferencia en bloques continua bidireccional.
Figura 15.10 Ejemplo de transferencia en bloques continua bidireccional
Escanee el rengln una vez para iniciar las transferencias en Use the same method for a BTW. Scan comienza durante bloques continuas. La operacin continua the rung once to transicin de rengln de falso a verdadero y contina una start continuous block transfers. The continuous operation starts on a que los renglones se escaneen o independientemente defalse-to-true rung transition and no continues, nuvamente. Para detener la operacin se escaneenwhether or not the rungs are scanned again. To stop monitor de operation, use the Data continua, use el continuous datos para restablecer el bit Monitor to reset 11) o cambie el campo continuo en continuo (.CO o bitthe continuous bit (.CO or bit 11), orla change the NO. instruccin a Continuous field in the instruction to NO.
BTR BLOCK TRANSFER READ Rack Group Module Control Block Data file Length Continuous
2 5 1 BT10:0 N7:500 0 YES
EN DN ER
BitBTRerror de BTR error bit
BT10:0 ER
Bit de BTR habilitacin BT10:0 enable bit BTR
U EN
Estos renglones restablecern las transferencias en bloques y se deben colocar en la lgica donde se This rung will reset block transfers and should be placed in logic where rungs are being escanean los renglones para la recuperacin de errores. La lgica debe volver a escanear las transferencias scanned for error recovery. Your logic must rescan the block transfers with preconditions en bloques con precondiciones verdaderas para reiniciar las transferencias en bloques continuas. true in order to restart continuous block transfers.
15-21
Ejemplo de bfer de datos de transferencia en bloques

Si transfiere datos en bloques repetidamente, almacene en un bfer el archivo examinando el bit de efectuado BTR y ejecutando un movimiento (o copia) de archivo a archivo cuando el bit de efectuado es verdadero. Esto asegura la integridad del archivo de datos de la transferencia en bloques de lectura.
BT10:0 EN Bit de habilitacin BTR BTR enable bit BTR BLOCK TRANSFER READ Rack Group Module Control Block Data File Length Continuous
EN 2 2 1 BT10:0 N7:400 4 NO
DN ER
BT10:0 DN Bit de efectuado BTR BTR done bit
FAL FILE ARITH/LOGICAL Control Length Position Mode Destination Expression
EN R6:4 4 0 ALL #N7:500 #N7:400
DN ER
15-22
Instruccin de transferencia de E/S ControlNet (CIO)

CIO CNET I/O TRANSFER Control Block CT21:50 EN DN ER
El uso de la instruccin CIO le permite realizar transferencias no programadas iniciadas por la lgica de escalera (hasta 64 elementos) a mdulos de E/S (tpicamente analgicos o inteligentes) en una red ControlNet. Vea el Manual del usuario de los controladores programables PLC-5 ControlNet para obtener ms informacin acerca de las operaciones de E/S ControlNet. Cuando las condiciones de entrada cambian de falso a verdadero, los datos se transfieren segn los parmetros de instruccin establecidos cuando se introdujo la instruccin CIO. Para programar la instruccin CIO, debe proporcionar al procesador PLC-5 ControlNet una direccin de bloque de control, la cual contiene los parmetros de estado e instruccin. Despus de que usted introduce los parmetros del bloque de control, el terminal muestra una pantalla para la introduccin de instrucciones mediante la cual introduce los parmetros de instruccin almacenados en la direccin del bloque de control.
Direccin del bloque de control

Con los procesadores PLC-5 ControlNet, use un tipo de archivo de transferencia ControlNet (CT) para el bloque de control. Por ejemplo, CT12:1 es una direccin de bloque vlida CIO. Importante: No puede usar direcciones indirectas para las direccin del bloque de control en una instruccin CIO. Despus de que introduzca la direccin del bloque de control para la instruccin CIO, el terminal de programacin muestra una pantalla para la introduccin de instrucciones.
15-23
Cmo usar la instruccin CIO
Puede usar la instruccin CIO para transferir hasta 64 elementos de datos (por instruccin CIO) mediante de una red ControlNet. La pantalla para la introduccin de instrucciones CIO le permite configurar la informacin siguiente (Tabla 15.I). Importante: El software de programacin de texto estructurado PLC-5 no es compatible con la instruccin CIO.
Tabla 15.I Configuracin de la pantalla para la introduccin de instrucciones CIO
Si desea: Cambiar el tipo de comando. Alterne entre lo siguiente: La lectura 1771 selecciona una transferencia en bloques de lectura. La escritura 1771 selecciona una transferencia en bloques de escritura. La accin de fallo 1794 selecciona la accin que el mdulo realiza cuando el adaptador tiene un fallo y la conexin se termina. La accin de inactividad 1794 selecciona la accin que el mdulo toma cuando la conexin est en inactividad. Los datos de configuracin 1794 cambian la configuracin para el mdulo 1794. Los datos de estado de seguridad 1794 cambian el valor de los datos de estado de seguridad para el mdulo 1794. Introducir una direccin de la tabla de datos PLC-5 del procesador ControlNet Introducir el tamao en elementos. Escriba el nmero de elementos y presione [Enter]. 1 (accin de fallo 1794 y accin de inactividad 1794) 1-15 (datos de configuracin 1794 y datos de estado de seguridad 1794) 0-64 (lectura 1771 y escritura 1771) Nota: si introduce 0 para la lectura 1771 y escritura 1771, hay 64 palabras reservadas para la transferencia en bloques. Introduzca la direccin de red de destino. Escriba un nmero (1-99) y presione [Enter]. Introduzca un nmero de ranura de destino. Escriba un nmero y presione [Enter]. 0-7 (tipos de comando 1794) 0-15 (tipos de comando 1771) Nota: el nmero de ranura representa la ranura fsica en el chasis ocupado por el mdulo. Para encontrar el nmero de ranura, cuente desde la ranura de E/S izquierda a partir de 0. Presione esta tecla: [F1] Command Type
[F2] PLC-5 Address [F3] Size in Elements
[F8] Local Node [F9] Slot Number
15-24
Despus de introducir y aceptar el rengln que contiene la instruccin CIO, la pantalla del monitor de datos para la instruccin CIO le permite mostrar los parmetros para el bloque de control de la instruccin CIO actual. La pantalla del monitor de datos le permite definir los siguientes parmetros (Tabla 15.J).
Tabla 15.J Parmetros del bloque de control de la instruccin CIO
Si desea: Alternar el bit de control en el cual se encuentra el cursor. Puede alternar entre los bits TO, EW, CO, ER, DN, ST y EN. Cambiar el tamao del bloque de datos que se debe enviar o recibir Cambiar la direccin para la cual se muestran los datos Mostrar en pantalla los valores de la tabla de datos para el prximo archivo. Mostrar en pantalla los valores de la tabla de datos para el archivo anterior. Mostrar en pantalla los valores de la tabla de datos para el prximo elemento. Mostrar en pantalla los valores de la tabla de datos para el elemento anterior. Presione esta tecla: [F2] Toggle Bit [F3] Size in Elements [F5] Specify Address [F7] Next File [F8] Previous File [F9] Next Element [F10] Previous Element

Este bit: Habilitacin .EN (bit 15) Inicio .ST (bit 14) Efectuado .DN (bit 13)
La instruccin CIO usa los siguientes bits de estado:

Se establece: cuando el rengln se hace verdadero. El bit .EN se restablece cuando el bit .DN o el bit .ER se establece. Este bit indica que la instruccin est habilitada. cuando el procesador comienza a ejecutar la instruccin CIO. El bit .ST se restablece cuando el bit .DN o el bit .ER se establece. cuando se transfiri la ltima palabra de la instruccin CIO. El bit .DN se restablece la prxima vez que el rengln asociado va de falso a verdadero. El bit .DN est activo solamente en el modo no continuo. cuando el procesador detecta que fall la transferencia de mensaje. El bit .ER se restablece la prxima vez que el rengln asociado cambia de falso a verdadero. manualmente para la operacin repetida de la instruccin CIO despus del primer escn independientemente de que el procesador contine escaneando el rengln. cuando el procesador detecta que una solicitud de mensaje entr en la cola. El procesador restablece el bit .EW cuando se establece el bit .ST. mediante la lgica de escalera para detener el procesamiento del mensaje. El procesador establece el bit .ER.
Error .ER (bit 12) Continuo .CO (bit 11) Habilitado-esperando .EW (bit 10) Tiempo de espera .TO (bit 08)
15-25
ATENCION: El procesador controla los bits .ST y .EW asncronamente con el escn de programa. Si examina estos bits en la lgica de escalera, copie el estado a un bit de almacenamiento cuyo estado est sincronizado con el escn de programa. De lo contrario, los problemas de temporizacin pueden anular el programa, con posibles daos al equipo o lesiones corporales.
ATENCION: Para que el modo continuo funcione correctamente, debe establecer el bit .CO (en la pantalla de configuracin y mediante la lgica de escalera) antes de habilitar la instruccin CIO.
Cmo usar el bloque de control CT

Adems de los bits de estado, el bloque de control CT contiene estos parmetros que usa el procesador PLC-5 ControlNet para controlar las instrucciones CIO.
Palabra: 0 Bloque de control CT: .EN a .TO Descripcin: Bits de estado Vea Cmo usar los bits de estado. Cdigo de error El procesador almacena el cdigo de error aqu si ocurre un problema durante la transmisin del mensaje. Longitud solicitada Este es el nmero de elementos solicitado que desea transferir con la instruccin de mensaje. Longitud de efectuado Este es el nmero de elementos que el mdulo realmente transfiri despus de que la instruccin concluye la ejecucin. Este nmero debe coincidir con la longitud solicitada (a menos que la longitud solicitada sea 0). Nmero de archivo Este nmero identifica el nmero del archivo desde el cual se escriben los datos o hacia el cual se leen los datos. Por ejemplo, el nmero de archivo N12:1 es 12. Nmero de elemento Este nmero identifica la palabra inicial en la direccin del archivo de datos. Por ejemplo, en N12:1, el nmero de palabra es 1.
.ERR
.RLEN
.DLEN
.FILE
.ELEM
15-26
Notas:
Captulo
16

Cmo usar la instruccin de mensaje
Esta instruccin de mensaje (MSG) se usa para leer o escribir un bloque de datos a otra estacin en la red DH+, a un coprocesador de control conectado, al VMEbus que usa un procesador PLC-5 VME o a otro nodo en una red Ethernet. La instruccin MSG tambin se usa para crear mensajes no programados iniciados por un procesador PLC-5 ControlNet y enviadas a otro procesador PLC-5 ControlNet y para permitir que los procesadores PLC-5 con caractersticas mejoradas (que no sean PLC-5 Ethernet) programen mensajes no solicitados de carga/descarga mediante Ethernet por el mdulo de interface Ethernet PLC-5. La instruccin MSG se programa en la lgica de escalera. La instruccin MSG mediante DH+ puede comunicarse con los procesadores PLC-2, PLC-3, PLC-5, PLC-5/250, SLC 5/03 y SLC-5/04 en redes locales o remotas. Vea el Apndice C para obtener ms informacin acerca de los operandos (y los tipos/valores de datos vlidos de cada operando) usados por la instruccin MSG.
Message (MSG)
Descripcin:
MSG SEND/RECEIVE MESSAGE Control Block EN DN ER
La instruccin MSG transfiere hasta 1000 elementos de datos (120 palabras usando un coprocesador de control). El tamao de cada elemento depende de la seccin de la tabla de datos que usted especifica y el tipo de comando de mensaje que usa. Por ejemplo, un elemento binario contiene una palabra de 16 bits y un elemento de punto flotante (coma flotante) contiene dos palabras de 16 bits. La instruccin MSG transfiere datos en paquetes. Cada paquete de datos DH+ puede contener hasta 120 palabras. Si la transferencia de mensaje contiene demasiadas palabras para el paquete, la transferencia requiere ms de un paquete de datos de transferencia. Cuantos ms datos hay para la transferencia, tanto ms tiempo se requiere para realizar la transferencia. Cada paquete puede contener hasta 709 palabras a travs de la red Ethernet. Por lo tanto, sta es una opcin de conexin en red ms eficaz.
16-2
La tabla siguiente indica cules procesadores PLC-5 con caractersticas mejoradas (serie o revisin) puede usar con la instruccin MSG para transferir datos desde/hacia un procesador o hacia/desde un procesador SLC 5/04 5/04 en el modo nativo SLC.
Serie/revisin del procesador Serie A / revisin M Serie A / revisin J Serie A / revisin H Serie B / revisin J Serie C / revisin G Serie C / revisin H Serie D / revisin A Procesadores: PLC-5/40, -5/40L, -5/60, -5/60L PLC-5/30 PLC-5/11, -5/20 PLC-5/40, -5/40L, -5/60, -5/60L Procesadores con caractersticas mejoradas, Ethernet y PLC-5 VME PLC-5 ControlNet Procesadores con caractersticas mejoradas, Ethernet, ControlNet y PLC-5 VME
Especifique una direccin de bloque de control cuando introduzca la instruccin MSG por primera vez. El bloque de control almacenar toda la informacin relacionada con el mensaje. Despus de que se introduzca el bloque de control, el terminal de programacin muestra automticamente una pantalla para la introduccin de datos mediante la cual se introducen parmetros de instruccin almacenados en la direccin del bloque de control. Tambin puede usar la pantalla del monitor para la instruccin MSG a fin de editar parmetros seleccionados.

Use un archivo de nmeros enteros (N) con los procesadores PLC-5 clsicos sin el smbolo # para el bloque de control de mensaje. Por ejemplo, N7:0 es una direccin de bloque de control MSG vlida.
Si tiene este procesador: PLC-5 clsico PLC-5 con caractersticas mejoradas, PLC-5 Ethernet o PLC-5 VME Use esta direccin de bloque de control: un archivo de nmeros enteros (N) sin el smbolo # para el bloque de control de mensaje. Ejemplo: N7:0 un archivo de nmeros enteros (N) o el tipo de archivo de mensaje (MG) para obtener acceso al bloque de control de mensaje para transferencias DH+. Ejemplo: MG10:0 Cuando se usa el bloque de control MG, el tamao del bloque est fijo en 56 palabras. Este tamao se muestra en la pantalla en el campo BLOCK SIZE (tamao del bloque). Debe usar el bloque de control MG si enva mensajes a un procesador SLC 500 que usa los comandos de lectura y escritura SLC o si enva mensajes por cualquier puerto que no sea el canal 1A. PLC-5 Ethernet, PLC-5 ControlNet, PLC-5 VME un tipo de archivo de mensaje (MG) para obtener acceso a la red VMEbus, Ethernet o ControlNet
16-3
No puede usar direcciones indirectas para la direccin del bloque de control en una instruccin MSG. Si tiene una instruccin MSG creada con la versin 3.21 anteriores que usa un bloque de control con una direccin indirecta, debe eliminar la instruccin y volver a introducirla sin una direccin indirecta. Para que los procesadores PLC-5 VME realicen transferencias al VMEbus, es necesario programar la instruccin MSG con un bloque de control MG. Para que los procesadores PLC-5 ControlNet realicen transferencias en la red ControlNet, es necesario programar la instruccin MSG con un tipo de datos MG en el bloque de control. El tamao del bloque de control vara segn la longitud del mensaje. Si se comunica con un procesador PLC-2, el archivo de control tendr una longitud aproximada de 11 12 palabras. Si se comunica con un procesador PLC-3, PLC-5 PLC-5/250, el archivo de control tendr una longitud aproximada de 11 a 15 palabras. Puede usar un archivo de nmeros enteros (excepto los procesadores PLC-5 ControlNet) o un tipo de archivo de mensaje (MG) para los procesadores PLC-5 con caractersticas mejoradas a fin de obtener acceso al bloque de control de mensaje para las transferencias DH+. Por ejemplo, MG10:0 es una direccin de bloque de control MSG vlida para los procesadores PLC-5 con caractersticas mejoradas. El uso del tipo de archivo MG fija el tamao del bloque de control en 56 palabras. Este tamao se muestra en pantalla en el campo BLOCK SIZE. Cuando se trata de los procesadores PLC-5 Ethernet, la instruccin MSG que pasa por el puerto 2, el puerto Ethernet, usa dos elementos de mensaje consecutivos (es decir, MG10:0 y MG10:1). El software de programacin puede mostrar en pantalla una advertencia cuando selecciona el puerto 2.
Pantalla para la introduccin de datos MSG

Despus de que usted introduzca la direccin del bloque de control para una instruccin MSG, el software de programacin muestra automticamente una pantalla para la introduccin de datos para la instruccin MSG con el uso del tipo de datos apropiado (nmeros enteros o mensaje). Presone las teclas de funcin para los datos que desea modificar. Puede especificar los siguientes parmetros MSG mediante la pantalla de introduccin:
Esta tecla de funcin: [F1] Command Type [F2] PLC-5 Address Especifica esta informacin: Si la instruccin MSG realiza una operacin de lectura o escritura y a qu tipo de procesador se enva el mensaje La direccin del archivo de datos del procesador que contiene la instruccin de mensaje. Si la operacin MSG es de escritura, esta direccin es la palabra incial del archivo de origen. Si la operacin MSG es de lectura, esta direccin es la palabra inicial del archivo de destino. El nmero de elementos (1-1000) que se deben transferir.
[F3] Size in Elements
16-4
Esta tecla de funcin: [F4] Local/Remote
Especifica esta informacin: LOCAL: el mensaje se enva a un dispositivo en la red DH+ local. REMOTE: el mensaje se enva por un puente (DH, DH II, etc.) a otra red DH+. Si selecciona REMOTO, estn activas las teclas de funcin [F5] Remote Estation, [F6] Link ID y [F7] Remote Link.
[F5] Remote Station
La direccin DH o DH II (1-376 octal) de la estacin receptora. Los procesadores PLC-2 y PLC-3 requiere mdulos adaptadores de comunicacin (1771-KA2 y 1775-KA, respectivamente) cuando operan como estaciones en DataHighway. En estas configuraciones, la direccin de estacin remota es la direccin del mdulo adaptador de comunicaciones.
[F6] Link ID [F7] Remote Network [F8] Local Node
La red remota donde reside el procesador con el cual usted desea comunicarse. El valor predeterminado es 0. Alterna entre DH, DH II y otras selecciones para encontrar lo que conecta la red remota a la DH+ local. La direccin de estacin local en la DH+ (0-77) local. Si se comunica con otro procesador en la red local, esta direccin es la direccin de la estacin receptora en la red local. Si se comunica con otra estacin receptora en una red remota, esta direccin es el nmero de estacin del mdulo adaptador de comunicacin que conecta DataHighway.
[F9] Destination Address [F10] Port Number
La direccin inicial del archivo de origen o destno en el lprocesador receptor. El canal para las comunciaciones de mensaje. Las opciones vlidas con 0, 1A (predeterminado), 1B, 2A, 2B y 3A para el comando ASCII.
Si selecciona la opcin ASCII usando la tecla [F1] Command Type , (para uso con el PLC-5/V40 que realiza las lecturas/escrituras al VMEbus), el software muestra una nueva pantalla mediante la cual se introduce el texto para las comunicaciones ASCII. Vea el Manual del usuario de los controladores programables VMEbus PLC-5/V40 para obtener la sintaxis de texto de comando necesaria para realizar transferencias VMEbus. Use las selecciones siguientes para las transferencias de datos del coprocesador de control usando la instruccin MSG: comando de comunicacin seleccione un rango de palabra PLC-3 de lectura o un rango de palabra PLC-3 de escritura direccin de destino de la tabla de datos 00 a 31; coincide con el administrador de memoria de lectura/escritura correspondiente en el programa de aplicacin del coprocesador Nmero de puerto 3A
16-5
Cmo usar la instruccin de mensaje para las comunicaciones Ethernet
La instruccin de mensaje (MSG) transfiere hasta 1000 elementos de datos. El tamao de cada elemento depende de la seccin de la tabla de datos que usted especifica y el tipo de comando de mensaje que usa. Por ejemplo, un elemento binario contiene una palabra de 16 bits y un elemento de punto flotante (coma flotante) contiene dos palabras de 16 bits. La instruccin MSG transfiere datos en paquetes. Cada paquete puede contener hasta 709 palabras para los procesadores Ethernet. Si la transferencia de mensaje contiene demasiadas palabras para el paquete, la transferencia requiere ms de un paquete de datos de transferencia. Cuantos ms datos hay para la transferencia, tanto ms tiempo es necesario para realizar la transferencia.

El bloque de control almacena toda la informacin relacionada con el mensaje. Las instrucciones de mensaje Ethernet usan dos elementos MSG consecutivos. El primero contiene informacin del mensaje y el segundo contiene la direccin de destino. Importante: Puesto que los mensajes Ethernet necesita dos bloques de control consecutivos, el bloque de control de mensaje que usted especifique debe comenzar en un nmero par. ATENCION: Durante la configuracin de las instrucciones MSG para las redes DH+ y en serie, tome en cuenta los archivos usados para los bloques de control MSG Ethernet. Si selecciona un archivo que se usa como bloque de control Ethernet, el software de programacin le invita a sobrescribir el archivo. Si selecciona sobrescribir el archivo, puede ocurrir una operacin inesperada de la mquina. Despus de introducirse el bloque de control, el terminal de programacin muestra automticamente una pantalla para la introduccin de datos mediante la cual se introducen los parmetros de instruccin que se almacenan en la direccin del bloque de control. Debe introducir un nmero de puerto de 2 para habilitar una pantalla especial para las transferencias Ethernet.
16-6
Este campo: Command Type
Especifica esta informacin: Si la instruccin MSG realiza una operacin de lectura o escritura. El software alterna entre: PLC-5 Typed Read PLC-5 Typed Write PLC-5 Typed Write to SLC PLC-5 Typed Read from SLC SLC Typed Logical Read SLC Typed Logical Write PLC-2 Unprotected Read PLC-2 Unprotected Write PLC-3 Word Range Read PLC-3 Word Range Write ASCII La direccin del archivo de datos del procesador que contiene la instruccin de mensaje. Si la operacin MSG es de escritura, esta direccin es la palabra incial del archivo de origen. Si la operacin MSG es de lectura, esta direccin es la palabra inicial del archivo de destino. El nmero de elementos (1-1000) que se deben transferir. El nodo de destino de la instruccin MSG. Si el destino es otro PLC-5/20E, -5/40E o -5/80E, el destino debe ser una direccin Internet completa. Si el destino es un programa de cliente INTERCHANGETM, introduzca la palabra CLIENT (cliente) como el nodo de destino. No introduzca una direccin IP. Nota: debe establecer [F10] port number a 2 para obtener acceso a esta funcin. La direccin inicial del archivo de origen o destino en el procesador receptor. El canal para las comunicaciones de mensaje. Las comunicaciones Ethernet usan el canal 2. Seleccione YES si desea enviar la instruccin MSG a un dispositivo ControlLogix. Use la ficha Multihop (multisaltos) para especificar la ruta de acceso de la instruccin MSG. Vea Cmo configurar una instruccin MSG de multisaltos Ethernet en la pgina 16-9.
PLC-5 Address
Size in Elements IP Address
Destination Address Port Number Multihop
Los procesadores PLC-5 Ethernet no son compatibles con nombres de computadora principal como medio para direccionar mensajes. Sin embargo, puede usar los nombres de computadora principal con el software de programacin PLC-5 para conectarse a los procesadores PLC-5 Ethernet si un servidor de nombre se encuentra en la red o si un archivo de la computadora principal se mantiene en su estacin de trabajo.
16-7
Cmo usar la instruccin de mensaje para las comunicaciones del mdulo de interface PLC-5 Ethernet
Use la instruccin MSG para que los procesadores PLC-5 con caractersticas mejoradas puedan programar y cargar/descargar mensajes no solicitados (hasta 1000 elementos cada uno) mediante Ethernet por el mdulo de interface Ethernet PLC-5. El tamao de cada elemento depende del comando de mensaje que usa. Por ejemplo, un elemento binario contiene una palabra de 16 bits y un elemento de punto flotante (coma flotante) contiene dos palabras de 16 bits. Para programar una instruccin MSG, debe proporcionar al mdulo de interface Ethernet PLC-5 y al procesador PLC-5 con caractersticas mejoradas una direccin de control, la cual contiene los parmetros de estado e instruccin. Despus de que se introduzcan los parmetros del bloque de control, el terminal de programacin muestra una pantalla para la introduccin de instrucciones mediante la cual se introducen los parmetros de instruccin almacenados en la direccin del bloque de control.

El bloque de control almacena toda la informacin relacionada con el mensaje. Las instrucciones de mensaje Ethernet usan dos elementos MSG consecutivos. El primero contiene informacin de mensaje y el segundo contiene la direccin de destino. Importante: Puesto que los mensajes Ethernet necesitan dos bloques de control consecutivos, el bloque de control de mensaje que usted especifique debe comenzar en un nmero par. Despus de introducirse el bloque de control, el software de programacin PLC-5 muestra automticamente una pantalla para la introduccin de datos mediante la cual se introducen los parmetros de instruccin que se almacenan en la direccin del bloque de control.
16-8
Debe introducir un nmero de puerto de 3A para habilitar una pantalla especial para las transferencias mediante Ethernet con el uso del mdulo de interface Ethernet PLC-5.
Este campo: Command Type Especifica esta informacin: Si la instruccin MSG realiza una operacin de lectura o escritura. El software alterna entre: PLC-5 Typed Read PLC-5 Typed Write PLC-5 Typed Write to SLC PLC-5 Typed Read from SLC SLC Typed Logical Read SLC Typed Logical Write PLC-2 Unprotected Read PLC-2 Unprotected Write PLC-3 Word Range Read PLC-3 Word Range Write ASCII La direccin del archivo de datos del procesador que contiene la instruccin de mensaje. Si la operacin MSG es de escritura, esta direccin es la palabra incial del archivo de origen. Si la operacin MSG es de lectura, esta direccin es la palabra inicial del archivo de destino. El nmero de elementos (1-1000) que se deben transferir. El nodo de destino de la instruccin MSG. Si el destino es un procesador PLC-5 con caractersticas mejoradas, el destino debe ser una direccin Internet completa. Si el destino es un programa de cliente INTERCHANGETM, introduzca la palabra CLIENT (cliente) como el nodo de destino. No introduzca una direccin IP. Nota: debe establecer [F10] port number a 2 para obtener acceso a esta funcin. La direccin inicial del archivo de origen o destino en el procesador receptor. El canal para las comunicaciones de mensaje. Las comunicaciones del mdulo de interface Ethernet PLC-5 usan el canal 3A.
PLC-5 Address
Size in Elements IP Address
Destination Address Port Number
El retiro del mdulo de interface Ethernet PLC-5 no cambiar el formato de las instrucciones MSG definidas para el mdulo.
16-9
Cmo configurar una instruccin MSG de multisaltos Ethernet
Los procesadores PLC-5 de serie E, revisin D y posteriores, pueden comunicarse mediante Ethernet con dispositivos ControlLogix o mediante un mdulo Ethernet (1756-ENET) ControlLogix con otros procesadores PLC-5. Se necesita un procesador PLC-5 Ethernet o cualquier procesador PLC-5 que tenga el mdulo sidecar 1785-ENET de serie A, revisin E. El diagrama siguiente muestra un procesador PLC-5 Ethernet y los otros procesadores PLC y SLC con los cuales se puede comunicar usando una instruccin MSG de multisaltos.
Ethernet PLC-5 processor
o procesador PLC-5 con sidecar 1785-ENET Procesador PLC-5 Ethernet
or PLC-5 processor with 1785-ENET sidecar
Ethernet
Chasis ControlLogix
ControlLogix chassis
SLC 5/05 Processor DH+ ControlNet PLC-5 processor with sidecar 1785-ENET 1785-ENET sidecar
Procesador PLC-5 con
Procesador SLC 5/05
Procesador PLC-5
ControlNet PLC-5 processor
Procesador PLC-5 ControlNet
PLC-5 Processor
Para comunicarse a travs de un mdulo 1756-ENET ControlNet, se configura la caracterstica de multisaltos de una instruccin MSG desde el procesador PLC-5 Ethernet (o procesador PLC-5 con mdulo sidecar 1785-ENET) hacia el dispositivo receptor. Se necesita el software de programacin RSLogix5. Habilite la opcin de multisaltos cuando especifique el dispositivo receptor. Use la ficha Multihop (multisaltos) para especificar la ruta de acceso de la instruccin MSG. Si desea pasar por el mdulo 1756-ENET ControlLogix y a travs del mdulo 1756-DHRIO hacia el dispositivo receptor: use el software de configuracin Gateway para configurar la tabla de encaminamiento del mdulo 1756-DHRIO en el sistema ControlLogix. especifique un nmero de identificacin de vnculo en las propiedades del canal para el canal 2/3A del procesador PLC-5 Ethernet (o procesador PLC-5 con un mdulo sidecar 1785-ENET).
Vea los documentos del software de programacin para obtener ms informacin acerca de cmo configurar un canal PLC-5 y cmo especificar la ruta de acceso de la instruccin MSG.
16-10
Cmo usar la instruccin de mensaje para las comunicaciones ControlNet
Use la instruccin MSG para crear mensajes no programados (hasta 1000 elementos cada uno) iniciados por un procesador PLC-5 ControlNet y enviados a otro procesador PLC-5 ControlNet. Vea el Manual del usuario de los controladores programables PLC-5 ControlNet para obtener ms informacin acerca de las operaciones de E/S ControlNet. Cuando las condiciones de entrada cambian de falso a verdadero, los datos se transfieren segn los parmetros de instruccin que estableci al introducir la instruccin MSG. Para programar una instruccin MSG, debe proporcionar al procesador PLC-5 ControlNet una direccin de bloque de control que contenga los parmetros de estado e instruccin. Despus de que se introducen los parmetros del bloque de control, el terminal de programacin muestra una pantalla para la introduccin de instrucciones mediante la cual se introducen los parmetros de instruccin almacenados en la direccin del bloque de control.

Use un archivo de datos de mensaje (MG) con los procesadores PLC-5 ControlNet para el bloque de control de mensaje. Por ejemplo, MG20:50 es una direccin de bloque de control MSG vlida. Puede usar el tipo de archivo de mensaje (MG) y la instruccin MSG para enviar dos comandos mediante ControlNet dentro de la red ControlNet local: PLC-5 Typed Write PLC-5 Typed Read Despus de que usted introduce la direccin del bloque de control para la instruccin MSG, el terminal de programacin muestra una pantalla para la instruccin de instrucciones. Presione la tecla de funcin para los datos que desea modificar. Puede especificar lo siguiente mediante la pantalla de la introduccin de instrucciones:
Este campo: Command Type Especifica esta informacin: Cambie el tipo de comando. Alterne entre lo siguiente: PLC-5 Typed Write selecciona una operacin de escritura a un procesador PLC-5 ControlNet PLC-5 Typed Read selecciona una operacin de lectura de otro procesador PLC-5 ControlNet La direccin de la tabla de datos PLC-5 del procesador ControlNet. Si la operacin MSG es de escritura, esta direccin es la palabra incial del archivo de origen. Si la operacin MSG es de lectura, esta direccin es la palabra inicial del archivo de destino. El nmero de elementos (1-1000) que se deben transferir. La direccin del nodo de destino (1-99). La direccin inicial del archivo de origen o destino en el procesador receptor. El canal para las comunicaciones de mensaje. El nmero de puerto debe ser 2 para ControlNet. Seleccione YES si desea enviar la instruccin MSG a un dispositivo ControlLogix. Use la ficha Multihop (multisaltos) para especificar la ruta de acceso de la instruccin MSG. Vea Cmo configurar una instruccin MSG de multisaltos ControlNet en la pgina 16-11.
PLC-5 Address
Size in Elements Local Node Destination Address Port Number Multihop
16-11
Cmo configurar una instruccin MSG de multisaltos ControlNet
Los procesadores PLC-5 ControlNet de serie F, revisin A y posteriores, pueden comunicarse mediante ControlNet con dispositivos ControlLogix o por un mdulo ControlNet (1756-CNB) ControlLogix con otros procesadores PLC-5 ControlNet en otras redes. Los procesadores PLC-5 ControlNet de series anteriores se pueden actualizar para ser compatibles con los mensajes de red de ControlNet a ControlNet y responder a mensajes de multisaltos mediante una red DH+. Los procesadores PLC-5 ControlNet de serie F, revisin A, aaden compatibilidad para mensajes de red de ControlNet a otros dispositivos. El diagrama siguiente muestra un procesador PLC-5 ControlNet y los otros procesadores PLC y SLC con los cuales se puede comunicar usando una instruccin MSG de multisaltos.
ControlNet
Chasis ControlLogix ControlLogix chassis
Procesador SLC 5/05 SLC 5/05 Processor Procesador PLC-5 processor ControlNet PLC-5 ControlNet
DH+
ControlNet

Procesador PLC-5
PLC-5 Processor
Para comunicarse por un mdulo 1756-CNB ControlLogix, usted configura la caracterstica de multisaltos de una instruccin MSG desde el procesador PLC-5 ControlNet hacia el dispositivo receptor. Se necesita el software de programacin RSLogix 5. Habilite la opcin de multisaltos cuando especifique el dispositivo receptor. Use la ficha Multihop para especificar la ruta de acceso de la instruccin MSG. Si desea pasar por el mdulo 1756-ENET ControlLogix y a travs del mdulo 1756-DHRIO hacia el dispositivo receptor: use el software de configuracin Gateway para configurar la tabla de encaminamiento del mdulo 1756-DHRIO en el sistema ControlLogix. especifique un nmero de identificacin de vnculo en las propiedades del canal para el canal 2/3A del procesador PLC-5 Ethernet (o procesador PLC-5 con un mdulo sidecar 1785-ENET).
Vea los documentos del software de programacin para obtener ms informacin acerca de cmo configurar un canal PLC-5 y especificar la ruta de acceso de la instruccin MSG.
16-12
La instruccin MSG usa los siguientes bits de estado: ATENCION: No modifique ningn bit de estado cuando la instruccin est habilitada. Puede resultar en una operacin inesperada de la mquina, con posibles daos al equipo y lesiones corporales.
Importante: Los etiquetas de bit (.EN, .ST, .CO, etc.) se pueden usar solamente con el tipo de archivo de mensaje (MG).
Este bit: Habilitacin .EN (bit 15) Se establece: cuando el rengln se hace verdadero. Este bit indica que la instruccin est habilitada (que la instruccin se ejecuta). En el modo no continuo, el bit .EN permance establecido hasta que el mensaje se completa y el rengln se hace falso. En el modo continuo, una vez establecido el bit .EN, permanece establecido independientemente de la condicin del rengln. cuando el procesador comienza a ejecutar la instruccin MSG. El bit .ST se restablece cuando el bit .DN o el bit .ER se establece. cuando se transfiri el ltimo paquete de la instruccin MSG. El bit .DN se restablece la prxima vez que el rengln asociado cambia de falso a verdadero. El bit .DN est activo solamente en el modo no continuo. cuando el procesador detecta que la transferencia de mensaje ha fallado. El bit .ER se restablece la prxima vez que el rengln asociado cambia de falso a verdadero. manualmente para la operacin repetida de la instruccin MSG despus del primer escn independientemente de que el procesador contine escaneando el rengln. Restablezca el bit .CO si desea que la condicin de rengln inicie los mensajes (retornar al modo no continuo). cuando el procesador detecta que una solicitud de mensaje ha entrado a la cola. El procesador restablece el bit .EW cuando el bit .ST est establecido. si el procesador receptor no responde a la primera solicitud MSG. El bit .NR se restablece cuando el rengln asociado va de falso a verdadero. si usted establece el bit .TO a travs de la lgica de escalera, el procesador deja de procesar el mensaje y establece el bit .ER (error de tiempo de espera 55). Un tiempo de espera de mensaje DH+ de 30-60 segundos. Un mensaje ControlNet tendr un tiempo de espera de 4 segundos. si usted establece el bit .NC, la conexin abierta se cierra cuando el MSG se efecta. Si este bit permanece restablecido, la conexin permanece abierta aun cuando el MSG se ha efectuado.
Inicio .ST (bit 14) Efectuado .DN (bit 13)
Error .ER (bit 12) Continuo .CO (bit 11)
Habilitado-esperando .EW (bit 10) No respuesta .NR (bit 09) Tiempo de espera .TO (bit 08)
Sin cach .NC (procesadores ControlNet solamente)
ATENCION: El procesador controla los bits de estado .ST y .EW asncronamente con el escn de programa. Si examina estos bits en la lgica de escalera, copie el estado a un bit de almacenamiento cuyo estado est sincronizado con el escn de programa. De lo contrario, los problemas de temporizacin pueden invalidar el programa, con posibles daos al equipo y lesiones corporales.
Importante: Si los bits de reinicio SFC y .CO se ponen a cero, los bits .EN, .ST, .DN, .ER, .ET y .NR se ponen a cero durante el preescn.
16-13
Adems de los bits de estado, el bloque de control contiene otros parmetros que el procesador usa para controlar las instrucciones de mensaje. La Tabla 16.A indica dichos valores.
Tabla 16.A Valores en el bloque de control
Palabra Bloque de control de nmeros enteros 0 0 - byte bajo 2 - byte alto 2 - byte bajo 3 Bloque de control de mensaje .EN a .RW .ERR .RLEN .DLEN
Descripcin Bits de control Cdigo de error Longitud solicitada Longitud de efectuado Datos internos
Cdigo de error (.ERR)

El procesador almacena el cdigo de error aqu si ocurre un problema durante la transmisin del mensaje. Los cdigos de error aparecen en la Tabla 16.E.
Longitud solicitada (.RLEN)

Esta es la cantidad solicitada de elementos que el usuario desea transferir con la instruccin de mensaje.
Longitud transmitida (.DLEN)

Este es el nmero de elementos que el mdulo transfiere despus de que la instruccin concluye la ejecucin. Este nmero debe coincidir con la longitud solicitada.
16-14
Cmo introducir los parmtros
Comando de comunicacin
La tabla siguiente describe los comandos de comunicacin.
Si desea que la instruccin: lea datos identificados por un cdigo de tipo. Este comando lee las estructuras de datos sin la necesidad de especificae la longitud de palabra. Por ejemplo, si selecciona una lectura de tipo de la seccin de datos del temporizador PLC-5 con un tamao de datos solicitado de 5 elementos, la instruccin MSG lee 15 palabras (5 estructuras de temporizador de 3 palabras cada una). escriba los datos identificados por un cdigo de tipo. Este comando escribe las estructuras de datos sin la necesidar de especificar la longitud de palabra. lea las palabras de 16 bits desde cualquier zona de la tabla de datos PLC-2 archivo de compatibilidad PLC-2. escriba las palabras de 16 bits hacia cualquier zona de la tabla de datos PLC-2 archivo de compatibilidad PLC-2. lea los datos identificados por un cdigo de tipo. Este comando lee las estructuras de datos sin la necesidad de especificar la longitud de palabra. Este comando proporciona verificacin adicional de datos para las comunicaciones entre un procesador PLC-5 y SLC 500.1 escriba los datos identificados por un cdigo de tipo. Este comando escribe las estructuras de datos sin la necesidad de especificar la longitud de palabra. Este comando proporciona verificacin adicional de datos para las comunicaciones entre un procesador PLC-5 y SLC 500.1 lea un rango de palabras, a partir de la direccin especificada para la direccin externa en el archivo de control MSG y leyendo secuencialmente el nmero de palabras especificado para el campo de tamao solicitado en el archivo de control MSG. Los datos ledos se almacenan, a partir de la direccin especificada para la direccin interna en el archivo de control MSG. Esto se usa para la comunicacin entre el procesador PLC-5 y SLC 500.1 escriba un rango de palabras, a partir de la direccin especificada para la direccin interna en el archivo de control MSG y escribiendo secuencialmente el nmero de palabras especificado para el campo de tamao solicitado en el archivo de control MSG. Se escriben los datos de la direccin interna, a partir de la direccin especificada para la direccin externa en el archivo de control MSG. Esto se usa para la comunicacin entre el procesador PLC-5 y SLC 500.1 lea un rango de palabras, a partir de la direccin especificada para la direccin externa en el archivo de control MSG y leyendo secuencialmente el nmero de palabras especificado para el campo de tamao solicitado en el archivo de control MSG. Los datos ledos se almacenan, a partir de la direccin especificada para la direccin interna en el archivo de control MSG. escriba un rango de palabras, a partir de la direccin especificada para la direccin interna en el archivo de control MSG y escribiendo secuencialmente el nmero de palabras especificado para el campo de tamao solicitado en el archivo de control MSG. Se escriben los datos de la direccin interna, a partir de la direccin especificada para la direccin externa en el archivo de control MSG.
Seleccione el comando: PLC-5 Typed Read
PLC-5 Typed Write PLC-2 Unprotected Read PLC-2 Unprotected Write PLC-5 Typed Read from SLC2, 3
PLC-5 Typed Write from SLC2, 3
SLC Typed Logical Read
SLC Typed Local Write3
PLC-3 Word Range Read
PLC-3 Word Range Write
1El PLC-5 est limitado a un mensaje mximo de 103 palabras (206 bytes). El tamao de mensaje mximo para los procesadores SLC 5/03 y SLC 5/04 es 103 palabras (206 bytes). La capacidad del tamao de mensaje mximo de todos los dems procesadores SLC 500 es 41 palabras (82 bytes). 2 Estos comandos son vlidos solamente con cualquier procesador SLC 5/04 y SLC 5/03 de serie C y posteriores. 3 Estos comandos son vlidos solamente con los procesadores que aparecen en la lista en la pgina 16-2.
Puede usar los comandos de Typed Read y Typed Write para transferir secciones de la tabla de datos sin contar las palabras por elemento de la tabla de datos. Es necesario especificar solamente el nmero de elementos que desea transferir. Por ejemplo en la seccin del temporizador de la tabla de datos, un elemento contiene 3 palabras, en cambio, en la seccin binaria de la tabla de datos, un elemento contiene una palabra.
16-15
Direcciones externas de la tabla de datos

La tabla siguiente indica las direcciones externas vlidas de la tabla de datos.
Este comando de comunicacin: PLC-5 Typed Read PLC-5 Typed Write A este dispositivo: PLC-5/250 PLC-5 1775-S5 1775-SR5 PLC-2 Unprotected Read PLC-2 Unprotected Write PLC-3 Word Range Read PLC-3 Word Range Write Compatible con PLC-2 PLC-2 PLC-5/250 PLC-5 1775-S5 1775-SR5 Coprocesadores de control 1771-DMC SLC Typed Logical Read SLC Typed Logical Write PLC-5 Typed Read to SLC PLC-5 Typed Write from SLC Procesadores SLC 500 Procesadores SLC 5/03 y 5/04 nmero octal de offset de palabra de 16 bits la direccin entre comillas la direccin entre comillas con un carcter inicial de $ la direccin entre comillas con un carcter inicial de $ o la direccin solamente (esto es un poco ms rpido) la direccin entre comillas 00 a 31 para coincidir con el programa C la direccin la direccin 025 Requiere que introduzca: la direccin entre comillas la direccin la direccin entre comillas con un carcter inicial de $ Ejemplo de direccin: 1N0:0 N7:0 $N7:0
1N7:0 $N7:0 $N7:0 N7:0
01
N7:0 N7:0
Archivos de compatibilidad de PLC-2 a PLC-5

Para enviar un mensaje entre un PLC-2 y un PLC-5, debe usar un archivo de compatibilidad PLC-2 dentro del procesador PLC-5. Este nmero de archivo debe ser la equivalencia decimal de la direccin octal del PLC-2. Recomendamos que la direccin octal del PLC-2 sea mayor que 10 para que no interfiera con los archivos de datos PLC-5 predeterminados. Por ejemplo, si un PLC-2 se encuentra en la estacin 12, cualquier mensaje que ste enve retorna predeterminadamente al archivo 10 en el PLC-5 (la equivalencia decimal a 12 octal). Adems, tome nota de que las direcciones PLC-2 son octales, si usted tiene una direccin PLC-2 como 024 en un comando de escritura, la escritura se realiza realmente en la palabra del PLC-5 (la equivalencia decimal a 24 octal).
16-16
Cmo enviar los comandos SLC Typed Logical Read y SLC Typed Logical Write
Siga estas pautas cuando programe los comandos SLC Typed Logical Read y SLC Typed Logical Write: Debe usar el tipo de datos MG para el bloque de control MSG.. Los tipos de la direccin de la tabla de datos PLC-5 y la direccin de destino deben coincidir cuando el tipo de datos es compatible con los procesadores PLC 5/03 y 5/04. Si desea enviar un tipo de datos que no es compatible con los procesadores SLC 5/03 y SLC 5/04, los procesadores SLC interpretan dichos datos como nmeros enteros. Esta tabla asigna los tipos de datos de los procesador PLC-5 a los procesadoress SLC 5/03 y 5/04.
Es interpretado por los procesadores SLC 5/03 y 5/04 como: Bit Nmeros enteros Nmeros enteros Nmeros enteros Nmeros enteros ASCII Nmeros enteros Nmeros enteros Cadena Nmeros enteros Nmeros enteros Temporizador Contador Contador Punto flotante (coma flotante) Nmeros enteros Nmeros enteros
Este tipo de datos PLC-5:
Binario (B) Nmeros enteros (N) Salida (O) Entrada (I) Estado (S) ASCII (A) BCD (D) Escado SFC (SC) Cadena (ST) Control BT (BT) Transferencia ControlNet (CT) Temporizador (T) Contador (C) Control (R) Punto flotante (coma flotante) (F) Control MSG (MG) Control PID (PD)
Para leer/escribir desde el archivo SLC de entrada, salida (lectura solamente) o estado, especifique una direccin de la tabla de datos PLC-5 de nmero entero y especifique la direccin del archivo SLC de entrada, salida o estado. Por ejemplo, S:37 para la palabra 37 del archivo de estado SLC. Especifique las direcciones SLC de entrada/salida segn el formato lgico, es decir, O:001 hace referencia a la ranura 1.
16-17
Los datos ASCII PLC-5 son datos de bytes (1/2 palabra). En cambio, un elemento de datos ASCII SLC es una palabra. Por lo tanto, si solicita una lectura de tipo PLC-5 de 10 elementos, el procesador SLC 500 enva un paquete con contiene 20 bytes (10 palabras) Los procesadores PLC-5 permiten 1000 elementos para la mayor parte de los tipos. En cambio, los procesadores SLC 500 permiten solamente 256 elementos.
Cmo monitorear una instruccin de mensaje
Para monitorear o editar los parmetros y bits de estado de la instruccin MSG despus de introducir la instruccin MSG, muestre la pantalla del monitor de datos para la instruccin MSG y el tipo de archivo que usa.
Si usa este tipo de archivo: Nmeros enteros (N) Mensaje (MG) Vea la: Tabla 16.A Tabla 16.C
Si usa un tipo de archivo de nmeros enteros (N), puede hacer lo siguiente mediante la pantalla del monitor de datos (Tabla 16.B):
Tabla 16.B Pantalla del monitor de datos para la instruccin MSG Tipo de archivo N
Se desea: especificar el nmero de elmentos (1-1000) que desea leer desde o escribir hacia la estacin de la red establecer y restablecer los bits de estado Presione esta tecla: [F3} Size in Elements
[F9] Toggle Bit
Si usa un tipo de archivo de mensaje (MG), puede hacer lo siguiente mediante la pantalla del monitor de datos (Tabla 16.C):
Tabla 16.C Pantalla del monitor de datos para la instruccin MSG Tipo de archivo MG
Se desea: Alternar el bit de control en que se encuentra el cursor. Puede alternar entre los bits TO, NR, EW, CO, ER, DN, ST y EN Cambiar el tamao del bloque de datos que desea enviar o recibir. Cambiar la direccin para la cual los datos se muestran en pantalla. Mostrar en pantalla los valores de la tabla de datos para el prximo archivo. Mostrar en pantalla los valores de la tabla de datos para el archivo anterior. Mostrar en pantalla los valores de la tabla de datos para el prximo elemento. Mostrar en pantalla los valores de la tabla de datos para el elemento anterior. Presione esta tecla: [F2] Toggle Bit [F3] Size in Elements [F5] Specify Address [F7] Next File [F8] Previous File [F9] Next Element [F10] Previous Element
16-18
Cmo seleccionar la operacin continua
El modo continuo le permite usar mltiples transferencias de mensaje porque programa solamente una instruccin MSG (sin condiciones de entrada en el rengln). Una vez que la transferencia de mensaje se inicia, la transferencia se ejecuta continuamente independientemente de que el procesador contine escaneando el rengln asociado e independientemente de la condicin del rengln. Establezca el bit .CO para habilitar la operacin continua. ATENCION: Para que el modo continuo opere correctamente, se debe establecer el bit .CO (en la pantalla de configuracin o mediante la lgica de escalera) antes de habilitar la instruccin MSG.
El modo continuo funciona as (Figura 16.1): 1. Cuando el rengln que contiene la instruccin MSG se hace verdadero, el procesador que inicia la instruccin MSG establece el bit .EN. El procesador tambin restablece los bits .ER y .DN. 2. El procesador pone en la cola la solicitud de mensaje. Cuando la solicitud de mensaje entra a la cola, el procesador establece el bit .EW. 3. Cuando el procesador comienza a procesar la solicitud de mensaje, el procesador establece el bit .ST. La prxima vez que el procesador recibe el control de red, el procesador transmite el mensaje. 4. Si ocurre un error, el procesador establece el bit .ER y almacena un cdigo de error en el byte inferior de la palabra 0 del bloque de control para los procesadores PLC-5 clsicos y palabra 1 del bloque de control para los procesadores PLC-5 con caractersticas mejoradas. Importante: La Figura 16.1 corresponde a los procesadores PLC-5 con caractersticas mejoradas solamente. Puede restablecer los procesadores PLC-5 clsicos si alterna los bits de error o habilitacin.
16-19
Figura 16.1 Diagrama de temporizacin para los bits de estado en las instrucciones MSG continuas
EN EW A ST CO DN
ER
Rengln verdadero Rung true
Datos enviados Data sent by por la instruction instruccin y and received recibidos en in the queue la cola
La transmisin Rengln falso MSG inicia la MSG begins MSG Rung false MSG se transmisin en transmission transmission concluye la red on network completes estos eventos son asncronos con el escn de programa these events are asynchronous to ladder program scan de lgica de escalera
Rengln Rung true verdadero
Cuandothe transmisin MSG concluye, el ciclo se inicia nuevamente aqu sin transiciones de rengln. When la MSG transmission completes, the cycle starts over here without rung transitions
Una transferencia de mensaje continua contina siempre que el procesador permanezca en el modo marcha o prueba. Si cambia al modo de programacin o si el procesador falla, la transferencia de mensaje se detiene y no se reanuda hasta que el procesador escanea el rengln que contiene la instruccin MSG. Restablezca el bit .CO para detener la operacin continua. Los procesadores PLC-5 anteriores a la serie E restablecen el bit .EN de un MSG continuo cuando el rengln se escanea como falso y el bit se establece.EN o .ER. Los procesadores de serie 5 y posteriores dejan el bit .EN establecido cuando el rengln es falso y el bit .DN est establecido. Esto indica el estado real de la instruccin MSG, la cual todava est operando. Sin embargo, si el rengln es falso y el bit .ER est establecido, el bit .EN se restablece. Esto le permite reiniciar una instruccin MSG continua con error si alterna el estado del rengln.
Cmo seleccionar la operacin no continua
El modo no continuo realiza la transferencia de mensaje una vez por cada transicin de falso a verdadero del rengln que contiene la instruccin MSG. La operacin no continua ocurre siempre que el bit .CO permenezca restablecido. Use el modo no continuo cuando desea controlar cundo ocurre la transferencia de mensaje o el nmero de veces que ocurre la transferencia de mensaje. El modo no continua funciona as (Figura 16.2): 1. Cuando el rengln que contiene la instruccin MSG se hace verdadero, el procesador que inicia la instruccin MSG establece el bit .EN. El procesador tambin restablece los bits .EN y .ER.
16-20
2. El procesador pone en la cola la solicitud de mensaje. Cuando la solicitud de mensaje entra en al cola, el procesador establece el bit .EW. 3. Cuando el procesador comienza a procesar la solicitud de mensaje, el procesador establece el bit .ST. La prxima vez que el procesador recibe el control de red, el procesador transmite el mensaje. 4. Si no ocurre un error durante la transmisin, el procesador establece el bit .DN y restablece el bit .ST despus de que se transfiere el ltimo paquete en la primera ejecucin de la instruccin MSG. Si ocurre un error, el procesador establece el bit .ER, restablece el bit .ST y almacena un cdigo de error en el byte inferior de la palabra 0 del bloque de control para el PLC-5 clsico y palabra 1 del bloque de control para los procesadores PLC-5 con caractersticas mejoradas. 5. La prxima vez que el rengln se hace falso, el procesador restablece el bit .EN. Cuando el rengln asociado se hace verdadero nuevamente, el ciclo de transferencia de mensaje se vuelve a iniciar.
Figura 16.2 Diagrama de temporizacin para los bits de estado en las instrucciones MSG no continuas
EN EW ST CO DN ER
Rengln verdadero Rung true
Datos enviados Data sent by porinstruction la instruccin y and received recibidos queue in the en la cola
MSG inicia la MSG begins transmisin en transmission la red on network
La MSG transmisin Renglnfalse Rung falso MSG concluye transmission completes
Rengln Rung true verdadero
estos eventos son asncronos con el escn de programa these events arede lgica de escalera asynchronous to ladder program scan
Temporizacin MSG
El tiempo que requiere un procesador PLC-5 para enviar o recibir un mensaje hacia/desde otro procesador en la red DH+ depende del nmero de: estaciones en la red DH+ mensajes transmitidos desde estaciones activas bytes de datos de todos los mensajes transmitidos solicitudes de mensaje que ya estn en la cola La temporizacin empieza con el establecimiento del bit de habilitacin y termina con el establecimiento del bit de efectuado en el programa de lgica de escalera de la estacin que inicia el mensaje. El orden de operacin aparece en la Tabla 16.D.
16-21
Tabla 16.D Operacin de la instruccin de mensaje

Recepcin de MSG (la estacin A lee/recibe desde la estacin B) la estacin A habilita la instruccin de mensaje en el programa de lgica de escalera la estacin A obtiene el testigo y transmite el comando de lectura (la estacin B conforma inmediatamente) la estacin B obtiene el testigo y transmite los datos solicitados la estacin A recibe los datos y confirma inmediatamente la estacin A establece el bit de efectuado Transmisin de MSG (la estacin A escribe/enva hacia la estacin B) la estacin A habilita la instruccin de mensaje en el programa de lgica de escalera la estacin A obtiene el testigo y transmite los datos (la estacin B conforma inmediatamente) la estacin B almacena los datos en memoria la estacin B obtiene el testigo y responde que la escritura se ha completado la estacin A establece el bit de efectuado cuando recibe una respuesta
Se puede calcular el tiempo necesario (en milisegundos) para transmitir un paquete mediante DH+ con el uso de las siguientes frmulas :
Tipo de procesador PLC-5 clsico PLC-5 con caractersticas mejoradas Frmula: Tiempo de mensaje = TP + TT + OH + P + 8 (nmero de mensajes) Tiempo de mensaje = TP + TT + OH + 8 (nmero de mensajes)
donde:
TP =
paso de testigo = (1.5) (1 + nmero de estaciones en la red DH+) tiempo de transmisin = (0.28) (nmero de palabras de datos) Nmero de palabras de datos en todos los mensajes transmitidos para un paso de testigo alrededor de la red DH+. tiempo de procesamiento interno DH+ = 20 ms el escn de programa ms largo para cualquier procesador en la red DH+ (valor de aplicacin en milisegundos)
TT =
OH = P=
Vea el Manual del usuario de los controladores programables PLC-5VMEbus y el Manual de los controladores programables PLC-5 Ethernet para obtener las cifras de rendimiento y los puntos de referencias.
16-22
Cdigos de error
Cuando el procesador detecta un error durante la transferencia de datos de mensaje, el procesador establece el bit .ER e introduce un cdigo de error que usted puede monitorear mediante el terminal de programacin. Si el mensaje no es continuo, el procesador establece el bit .ER la primera vez que el procesador escanea la instruccin MSG.
Tabla 16.E Errores detectados por el procesador
Cdigo:
PLC-51 con caractersticas mejoradas Tipo de datos MG 0037 0083 0089
PLC-52 clsico Tipo de datos N 55 131 137
Ethernet solamente 0037 0083 0089
Descripcin (se muestra en la pantalla del monitor de datos message timed out in local processor processor is disconnected message buffer is full Si el MSG sale del canal 0, no hay disponibles suficientes bferes internos. Disminuye el nmero de instrucciones MSG a este puerto. De lo contrario, el nodo de destino devolvi un MSG que indic que los bferes estn completos. Disminuya el nmero de instrucciones MSG que van al nodo de destino.
0092 00D3 00D5 0200 0300 0400 0500 0600 0700 0800 1000 2000 3000 4000 5000 6000 7000
1 2
146 211 213 2 3 4 5 6 7 8 129 130 131 132 133 134 135
0092 00D3 00D5
no response (regardless of station type) you formatted the control block incorrectly incorrect address for the local data table link layer timed out or recieved a NAK duplica token holder detected by a link layer local port is disconnected application layer timed out waiting for a response duplicate node detected station is off line hardware fault
1000 2000
illegal command from local processor communication module not working remote node is missing, disconnected, or shut down
4000 5000 6000 7000
processor connected but faulted (hardware) you usted the wrong station number requested function is not available processor is in program mode
Hexadecimal palabra 1 del bloque de control Decimal byte inferior de la palabra 0 del bloque de control
16-23
Cdigo: PLC-51 con caractersticas mejoradas Tipo de datos MG 8000 9000 B000 F001 F002 F003 F006 F007 F00A F00B F00C F00D F011 F012 00103 0011
3
PLC-52 clsico Tipo de datos N 136 137 139 231 232 233 236 237 240 241 242 243 247 248
Ethernet solamente 8000 9000 B000 F001 F002 F003 F006 F007 F00A F00B F00C F00D F011 F012 0010 0011 0012 0013 0014 0015 0016 0017 0018 0019 001A F01A
Descripcin (se muestra en la pantalla del monitor de datos processors compatibility file does not exist remote node cannot buffer command processor is downloading so it is inaccessible processor incorrectly converted the address incomplete address incorrect address addressed file does not exist in targ processor destination file is too small for number of words requested target processor cannot put requested information in packets privilege error, access denied requested function is not available request is redundant data type requested does not match data available incorrect command parameters no IP address configured for the network already at maximum number of connections invalid internet address or host name no such host cannot communication with the name server connection not completed before user-specified timeout connection timed out by the network connection refused by destination host connection was broken reply not received before user-specified timeout no network buffer space available file owner active the file is being used
00123 00133 00143 0015

3
00163 00173 00183 00193 001A

3
1 2
Hexadecimal palabra 1 del bloque de control Decimal byte inferior de la palabra 0 del bloque de control 3Errores detectados por un procesador PLC-5 con caractersticas mejoradas conectado a un mdulo de interface Ethernet PLC-5 solamente.
16-24
Cdigo: PLC-51 con caractersticas mejoradas Tipo de datos MG PLC-52 clsico Tipo de datos N
Ethernet solamente F01B
Descripcin (se muestra en la pantalla del monitor de datos program owner active someone is downloading, online editing, or set the program owner with APS in the WHO Active Screen
1Hexadecimal 2Decimal
palabra 1 del bloque de control byte inferior de la palabra 0 del bloque de control 3 Errores detectados por un procesador PLC-5 con caractersticas mejoradas conectado a un mdulo de interface Ethernet PLC-5 solamente.
Tabla 16.F Errores detectados por el procesador VME

PLC-5/40V (hexadecimal palabra 1 del bloque de control) 0000 0001 0002 0003 0004 0005 0006 0007 0008 0009 000A 000B 000C 000D 000E
Descripcin (se muestra en la pantalla del monitor de datos success invalid ASCII message format invalid file type invalid file number invalid file element invalid VME address invalid VME transfer width invalid numer of elements requested for transfer invalid VME interruptor level invlaid VME interrupt status-id level VMEbus transfer error (bus error) unable to assert requested interrupt (already pending) raw data transfer setup error raw data transfer crash (PLC switched out of run mode) unknown message type (message type not ASCII)
Captulo
17
Cmo usar las instrucciones ASCII para los procesadores PLC-5 con caractersticas mejoradas solamente
Las instrucciones ASCII leen, escriben, comparan y convierten las cadenas ASCII. Estas instrucciones son compatibles solamente con los procesadores PLC-5 con caractersticas mejoradas. La. Tabla 17.A indica las instrucciones ASCII disponibles.
Tabla 17.A Instrucciones ASCII disponibles
Que se encuentra en la pgina: 17-4 17-5 17-6 17-7 17-7 17-8 17-9 17-10 17-12 17-14 17-15 17-15 17-17
Si desea:
ver cuntos caracteres hay en el bfer hasta el carcter de fin de lnea inclusive ver el total de caracteres en el bfer convertir una cadena en un valor entero concatenar dos cadenas en una extraer una porcin de una cadena para crear una nueva cadena configurar las lneas de handshake del mdem convertir un valor entero en una cadena leer los caracteres desde el bfer y ponerlos en una cadena leer una lnea de caracteres desde el bfer y ponerla en una cadena buscar una cadena en otra cadena comparar dos cadenas escribir una cadena con caracteres aadidos configurados por el usuario escribir una cadena
ABL ACB ACI ACN AEX AHL AIC ARD ARL ASC ASR AWA AWT
Vea el Apndice C para obtener ms informacin acerca de los operandos (y los valores/tipos de datos vlidos de cada operando) usados por las instrucciones descritas en este captulo.
17-2
Hay dos tipos de instrucciones ASCII:

Tipo de instruccin ASCII: Control de puerto ASCII Descripcin: lee, escribe, establece/restablece las lneas de handshaking, examina la longtitud del bfer (ARD, ARL, AWT, AWA, AHL, ACB, ABL) manipula datos de cadena, tales como comparacin, bsqueda, extraccin, concatenacin, conversin de/a nmero entero (ASR, ASC, AEX, ACN, ACI, AIC)
Cadena ASCII
Las instrucciones ASCII dependen el una de otra. Por ejemplo, si tiene una ARD (instruccin de lectura ASCII) y luego una AWT (escritura ASCII), el bit de efectuado en la ARD se debe establecer para que la AWT pueda comenzar a ejecutarse (aun cuando la AWT se habilit mientras el procesador ejecutaba la ARD). Una segunda instruccin ASCII no puede comenzar hasta que se complete la primera. Sin embargo, el procesador no espera hasta que la instruccin ASCII se complete para continuar ejecutando el programa de lgica de escalera (instrucciones no ASCII).

Usted puede examinar los bits de estado en el programa de lgica de escalera para examinar un evento determinado. El procesador cambia los estados de los bits de estado a la vez que el procesador ejecuta la instruccin. Usted direcciona los bits de estado mediante mnemnicos (o por nmero de bit) en la direccin del elemento de control. Las instrucciones ASCII usan los campos de longitud (.LEN) y posicin (.POS) en algunas instrucciones as como los siguientes bits de estado:
Descripcin: Encontrado .FD (08) Descarga .UL (10) Explicacin del bit de estado: Reservado El usuario puede usar este bit para cancelar una lectura o escritura ASCII que est en progreso. El exceso del tiempo de espera puede ocurrir inmediatamente o hasta 6 segundos ms tarde. La instruccin no logr completarse. Nota: si este bit est establecido, el bit .EN se pone a cero y el bit .DN se establece durante el preescn. El bit se establece durante el primer escn de la instruccin despus que sta concluye El bit se establece inmediatamente una vez que la instruccin concluye con xito, asncronamente con el escn de programa. Nota: si este bit est establecido, el bit .EN se pone a cero y el bit .DN se establece durante el preescn. El bit se establece cuando la instruccin logra ponerse en la cola. El bit se establece cuando el rengln se hace verdadero y se restablece cuando concluye la instruccin y el rengln se hace falso. Nota: si este bit est establecido y los bits .DN y .ER se ponen a cero, se borra la palabra de control durante el preescn.
Error.ER (11)
Efectuado sncrono .EM (12) Efectuado asncrono .DN (13)
Cola .EU (14) Habilitacin .EN (15)
17-3

Adems de los bits de estado, el bloque de control contiene otros parmetros que el procesador usa para controlar las instrucciones de transferencia ASCII. La Tabla 17.B indica estos valores.
Tabla 17.B Valores en la palabra de control
Palabra Bloque de control de nmero entero 0 1 2
Bloque de control ASCII .EN, .DN, etc .LEN .POS
Descripcin Bits de estado Longitud de palabra Posicin de carcter
Longitud (.LEN)
Este es el nmero de caracteres en que se realiza la operacin.
Posicin (.POS)
Este es el nmero actual de caracteres que la operacin ha ejecutado.
Cmo usar las cadenas

Puede direccionar las longitudes de cadenas agregando .LEN a cualquier direccin de cadena (por ejemplo, ST17:1.LEN). Las longitudes de cadenas deben ser entre 0 y 82 bytes. Por lo general, las longitudes que se encuentran fuera de este rango causan que el procesador establezca un fallo menor (S:17/8) y la instruccin no se ejecuta. Importante: Puede configurar caracteres aadidos o de fin de lnea en la pantalla de configuracin del canal. Los caracteres aadidos predeterminados son el retorno de carro y lel salto de lnea. El carcter de fin de lnea (terminacin) predeterminado es el retorno de carro. Vea el manual del usuario del software para obtener ms informacin.
17-4
Test Buffer for Line (ABL)

Descripcin:
ABL ASCII TEST FOR LINE Channel Control Characters EN DN ER
Use la instruccin ABL para averigar cuntos caracteres hay en el bfer hasta los caracteres de fin de lnea (terminacin) inclusive. Durante una transicin de falso a verdadero, el sistema indica el nmero de caracteres en el campo de posicin y establece el bit de efectuado. El puerto en serie debe estar en el modo usuario.

Debe proporcionar la siguiente informacin para usar la instruccin ABL:
Parmetro: Canal Control Caracteres Definicin: el nmero del puerto RS-232. (El nico valor vlido es 0.) la direccin de un elemento de archivo de control usado para los bits de estado de control. el nmero de caracteres en el bfer (incluso los caracteres de fin de lnea/terminacin) que el procesador encuentra. Este campo es de visualizacin solamente.
Ejemplo:
I:012 10 Si el bit 10 de la palabra de set, the 12 est If input word 12, bit 10 is entrada processor establecida, elABL operation for channel 0. performs an procesador realiza una operacin ABL para el canal 0. [
ABL ASCII TEST FOR LINE Channel Control Characters 0 R6:32
EN DN ER
Cuando el rengln cambia de falso a verdadero, el bit de habilitacin del elemento de control (.EN) se establece. La instruccin se pone en la cola de instrucciones ASCII, el bit .EU se establece y el escn de programa contina. La instruccin se ejecuta en paralelo con el escn de programa. El procesador determina el nmero de caracteres (hasta los caracteres de fin de lnea/terminacin inclusive) y coloca este valor en el campo de posicin. El bit de efectuado se establece. Si aparece un cero en el campo de posicin, no se encontr ningn carcter de fin de lnea/terminacin. El bit .FD se establece si el campo de posicin se estableci en un valor que no sea cero. Cuando el programa escanea la instruccin y encuentra el bit .DN efectuado, el procesador establece el bit .EM. El bit .EM sirve como bit de efectuado secundario para el escn del programa. El bit de error (.ER) se establece durante la ejecucin de la instruccin si: la instruccin se cancela el puerto en serie no est en el modo usuario la instruccin se cancela debido a un cambio de modo del procesador
17-5
Number of Characters in Buffer (ACB)

Descripcin:
ACB ASCII CHARS IN BUFFER Channel Control Characters EN DN ER
Use la instruccin ACB para averigar el total de caracteres en el bfer. Durante una transicin de falso a verdadero, el sistema determina el nmero total de caracteres y lo indica en el campo de caracteres. El puerto en serie debe estar en el modo usuario.

Debe proporcionar la siguiente informacin para usar la instruccin ACB:
Parmetro: Canal Control Caracteres Definicin: el nmero del puerto RS-232. (El nico valor vlido en este campo es 0.) la direccin de un elemento de archivo de control usado para los bits de estado. el nmero de caracteres en el bfer que el procesador encuentra (0-256). Este campo es de visualizacin solamente.
Ejemplo:
I:012 [ 10 SiIfel bit 10 de la palabra de entrada 12 est input word 12, bit 10 is set, the processor establecido,an ACB operation for channel 0. performs el procesador realiza una operacin ACB para el canal 0. [ ACB ASCII CHARS IN BUFFER Channel Control Characters 0 R6:32 EN DN ER
Cuando el rengln cambia de falso a verdadero, el bit de habilitacin del elemento de control (.EN) se establece. La instruccin se pone en la cola de instrucciones ASCII, el bit .EU se establece y el escn de programa contina. La instruccin se ejecuta en paralelo con el escn de programa. El procesador determina el nmero de caracteres en el bfer y coloca este valor en el campo de posicin. El bit de efectuado se establece. Si aparece un cero en el campo de posicin, no se encontr ningn carcter. El bit .FD se establece si el campo de posicin se estableci en un valor que no sea cero. Cuando el programa escanea la instruccin y encuentra el bit .DN efectuado, el procesador establece el bit .EM. El bit .EM sirve como bit de efectuado secundario para el escn de programa. El bit de error (.ER) se establece durante la ejecucin de la instruccin si: la instruccin se cancela el puerto en serie no est en el modo usuario la instruccin se cancela debido a un cambio de modo del procesador
17-6
ASCII String to Integer (ACI)

Descripcin:
ACI
STRING TO INTEGER CONVERSION
Use la instruccin ACI para convertir una cadena ASCII en un valor de nmero entero entre -32,768 y 32,767. El procesador busca en el origen (tipo de archivo ST) el primer carcter que sea entre 0 y 9. Todos los caracteres numricos se extraen hasta que se alcanza un carcter no numrico o el fin de la cadena. Se permiten las comas y los signos (, +) en la cadena. La cadena numrica extrada se convierte en un nmero entero entre -32,768 y 32,767. Si no se encuentra ningn carcter numrico, una accin no es necesaria. Adems, si la cadena tiene una longitud no vlida (menor que cero o mayor que 82), el bit de fallo (S:17/8) se establece y la instruccin no se ejecuta. Esta instruccin tambin establece los indicadores aritmticos (que se encuentran en la palabra 0, bits 0-3 en el archivo de estado del procesador S):
Bit: S:0/0 S:0/1 S:0/2 S:0/3 Descripcin: Acarreo (C) Overflow (V) Cero (Z) Signo (S) Indica: que el acarreo se gener durante la conversin de la cadena en un nmero entero que el nmero entero se encontr fuera del rango vlido que el valor entero es cero el valor entero es negativo
Source Destination
Ejemplo:
I:012 [ 10
Si el bit 10 de la palabra de entrada 12 est establecido, If input la cadena en ST38:90 en un nmero entero convierteword 12, bit 10 is set, convert the string in y ST38:90 to an integer and store almacena el resultado en N7:123. the result in N7:123. 1785-6.1ES Noviembre de 1998
ACI [ STRING TO INTEGER Source Destination ST38:90 N7:123 75
17-7
ASCII String Concatenate (ACN)

Descripcin:
ACN STRING CONCATENATE Source A Source B Destination
La instruccin ACN aade el origen B al fin del origen A y almacena el resultado en el destino. Si el resultado es ms largo que 82 caracteres, se escriben solamente los 82 primeros caracteres al archivo de destino y el bit de error (S:17/8) es establece. Adems, si la longitud de las cadenas no es vlida (menor que cero o mayor que 82), el bit de fallo se establece y la cadena en la direccin de destino no se cambia.
Ejemplo:
I:012 [ [ 10 SiIfel bit 10 de la palabra de entrada 12 est establecido, input word 12, bit 10 is set, concatenate the string concatena la cadena en ST37:42 con la cadena en ST38:91 in ST37:42 with the string in ST38:91 and store the y result in ST52:76 almacena el resultado en ST52:76 ACN STRING CONCATENATE Source A Source B Destination ST37:42 ST38:91 ST52:76
ASCII String Extract (AEX)

Descripcin:
AEX STRING EXTRACT Source Index Number Destination
Use la instruccin AEX para crear una nueva cadena mediante la extraccin de una porcin de una cadena existente.

Debe proporcionar la siguiente informacin para usar la instruccin AEX:
Parmetro: Origen Indice Definicin: la cadena existente. la posicin inicial (de 1 a 82) de la porcin de la cadena que desea extraer. (Un ndice de 1 indica el carcter del extremo izquierdo de la cadena.) el nmero de caracteres (de 0 a 82) que desea extraer a partir de la posicin indexada. Si el ndice ms el nmero son mayores que el total de caracteres en la cadena de origen, la cadena de destino ser los caracteres desde el ndice hasta el fin de la cadena de origen. Si introduce 0 para el nmero, la longitud de la cadena de destino se establece en cero. el elemento de cadena (ST) donde desea almacenar la cadena extrada.
Nmero
Destino
Ejemplo:
I:012 10 SiIfel bit 10 de la palabra de entrada 12 est characters input word 12, bit 10 is set, extract 10 establecido, extrae 10 caracteres a character 42 carcterandST38:40 y starting at the 42nd partir del of ST38:40 de store almacena elin ST52:75. ST52:75. the result resultado en [ [ AEX STRING EXTRACT Source Index Number Destination ST38:40 42 10 ST52:75
Las condiciones siguientes causan que el procesador establezca el bit de fallo (S:17/8):
17-8
longitud de cadena no vlida o longitud de cadena de cero valores de ndice o nmero fuera del rango valor de ndice mayor que la longitud de la cadena de origen
La cadena de destino no se cambiar en ninguna de las condiciones anteriores.
ASCII Set or Reset Handshake Lines (AHL)

Descripcin:
AHL ASCII HANDSHAKE LINE Channel AND Mask OR Mask Control Channel Status EN DN ER
Use la instruccin para establecer o restablecer las lneas de handshaking DTR y RTS RS-232 para el mdem. Durante la transicin de falso a verdadero, el sistema usa dos mscaras para determinar si debe establecer o restablecer las lneas DTR y RTS o dejarlas sin cambio. Importante: Antes de usar la instruccin, asegrese de no interferir con las lneas de control automticas al mdem.

Debe proporcionar la siguiente informacin para usar la instruccin AHL:
Parmetro: Canal Mscara AND Definicin: el nmero del puerto RS-232 que desea usar. Actualmente se puede establecer o restablecer el canal 0 solamente. la mscara para restablecer las lneas de control DTR y RTS. El bit 0 corresponde a la lnea DTR y el bit 1 corresponde a la lnea RTS. El nmero 1 en el bit de mscara causa que la lnea se restablezca. El nmero 0 no cambia la lnea. la mscara para establecer las lneas de control DTR y RTS. El bit 0 corresponde a la lnea DTR y el bit 1 corresponde a la lnea RTS. El nmero 1 en el bit de mscara causa que la lnea se restablezca. El nmero 0 no cambia la lnea. la direccin de la estructura de control de resultado en la zona de control de la memoria para el resultado. muestra en pantalla el estado actual (0000 a FFFF) de las lneas de handshaking para el canal especificado anteriormente. Este campo es para la muestra en pantalla solamente. Convierta el estado hexadecimal en binario y vea la tabla siguiente:
Mscara OR
Control Estado de canal
Bit Lnea
1 RTS
0 DTR
17-9
Ejemplo: (restablecimiento de las lneas DTR y RTS)

I:012 [ 10 I:012 [ [ 11 [ AHL ASCII HANDSHAKE LINES Channel AND Mask OR Mask Control Channel Status EN 0 0003 0000 R6:23 DN ER
Si el bit 10 de 12, bit 10 is set, bit 012 est establecido, los If input word la palabra de entrada and bit 1 of the AND bits 0 yis setla mscara(OFF) se establecenRTS lines. mask 1 de to RESET AND the DTR and en RESTABLECER (OFF) las lneas DTR y RTS. El estado de canal mostrar Channel status will display a 000D. 000D.
Ejemplo: (establecimiento de las lneas DTR y RTS)

AHL ASCII HANDSHAKE LINES Channel AND Mask OR Mask Control Channel Status EN 0 0000 0003 R6:22 DN ER
Si el bit 10 de la palabra de entrada 12 est establecido, los If input word 12, bit 11 is set, bit 0 and bit 1 of the OR bits 0 y 1 de la mscara OR se establecen en ESTABLECER mask is set to SET (ON) the DTR and RTS lines. (ON) las lneas DTR y RTS. El estado de canal mostrar 001F. Channel status will display a 001F.
El bit de error (.ER) se establece durante la ejecucin de la instruccin si la instruccin se cancela debido al cambio de modo del procesador.
ASCII Integer to String (AIC)

Descripcin:
AIC INTEGER TO STRING Source Destination
Use la instruccin AIC para convertir un valor entero (entre -32,768 y 32,767) en una cadena ASCII. El origen puede ser una constante o una direccin de nmero entero.
Ejemplo:
I:012 [ 10
Si el bit 10 de la palabra de entrada 12 est establecido, If input el valor 867 10 is cadena y almacena el convierte word 12, biten unaset, convert the value resultado 867 to a string and store the result in ST38:42. en ST38:42.
AIC INTEGER TO STRING Source Destination 867 ST38:42
17-10
ASCII Read Characters (ARD)

Descripcin:
ARD ASCII READ Channel Destination Control String Length Characters Read EN DN ER
Use la instruccin ARD para leer caracteres desde el bfer y almacenarlos en una cadena. Para repetir la operacin, el rengln debe ir de falso a verdadero. El puerto en serie debe estar en el modo usuario.

Debe proporcionar la siguiente informacin para usar la instruccin ARD:
Parmetro: Canal Control Destino Longitud de cadena Definicin: el nmero del puerto RS-232. (El nico valor vlido es 0.) el elemento del archivo de control usado para los bits de estado de control. el elemento de cadena donde desea almacenar los caracteres. el nmero de caracteres que desea leer desde el bfer. El mximo es 82 caracteres. Si especifica una longitud mayor que 82, se leen solamente 82 caracteres. (Si especifica 0, la longitud de cadena tiene un valor predeterminado de 82.) el nmero de caracteres que el procesador movi del bfer a la cadena (0 a 82). Este campo es de visualizacin solamente.
Caracteres ledos
Ejemplo:
I:012 [ 10
Si el bit 10 de la palabra de entrada 12 est establecido, If input word 12, bit 10 bfer read 50 characters lee 50 caracteres desde elis set, y los mueve a ST52:76. from the buffer and move them to ST52:76.
ARD ASCII READ Channel Destination Control String Length Characters Read 0 ST52:76 R6:23 50
EN DN ER
Cuando el rengln cambia de falso a verdadero, el bit de habilitacin del elemento de control (.EN) se establece. La instruccin se pone en la cola de instrucciones ASCII, el bit .EU se establece y el escn de programa contina. La instruccin se ejecuta en paralelo con el escn de programa. Una vez que el nmero de caracteres solicitado est en el bfer, los caracteres se mueven a la cadena de destino. El nmero de caracteres movidos se coloca en la palabra de posicin del elemento de control y el bit de efectuado se establece. Cuando el program escanea la instruccin y encuentra el bit .DN establecido, el procesdor establece el bit .EM. El bit .EM sirve como un bit de efectuado secundario que corresponde al escn del programa.
17-11
Puede usar el bit .UL para terminar una instruccin ARD antes de que concluya (por ejemplo, es posible que desee terminar la instruccin si sabe que el dispositivo ASCII conectado al puerto no transmite datos o si la conexin se interrumpe despus de que la instruccin comienza a ejecutarse). Establezca el bit .UL en la estructura de control (el bit .ER se establece). Importante: Cuando usted establece el bit .UL, la instruccin no se termina inmediatamente. El proceso puede tomar varios segundos. Si una instruccin ARD comienza a ejecutarse con el bit .UL ya establecido y no hay caracteres en el bfer, la instruccin se termina. Si una instruccin comienza a ejecutarse con el bit .UL ya establecido y hay caracteres en el bfer, la instruccin se realiza normalmente. El bit de error (.ER) se establece durante la ejecucin de la instruccin si: la instruccin se cancela el puerto en serie no est en el modo usuario la instruccin se cancela debido al cambio de modo del procesador cuando se usa un mdem, el mdem se desconecta
Figura 17.1 Ejemplo de un diagrama de temporizacin ARD

Condicin de rengln Rung Condition
ON OFF
Bit de habilitacin (.EN) Enable Bit (.EN)
ON OFF
Bit de cola (.EU) (.EU) Queue Bit
ON OFF
Bit Done Bit de efectuado Bit de error Error Bit ON (.DN o .ER) (.DN or. ER) OFF
Bit Done Bit (.EM) Synchronousde efectuado asncrono (.EM)
ON OFF
1 2 3 4 5 11 - rung goes true verdadero - el rengln se hace 2 - la instruccin logra ponerse en la cola 32 - instruction de la instruccin se completa - la ejecucin successfully queued 43 - instruction execution complete - la instruccin se escanea por primera vez despus de completarse la ejecucin 54 - instruction scanned for the first time after execution is complete - el rengln se hace falso 5 - rung goes false
17-12
ASCII Read Line (ARL)

Descripcin:
ARL ASCII READ LINE Channel Destination Control String Length Characters Read EN DN ER
Use la instruccin ARL para leer caracteres desde el bfer hasta los caracteres de fin de lnea (terminacin) inclusive y almacenarlos en una cadena. Los caracteres de fin de lnea se especifican en la pantalla de configuracin del canal (la opcin predeterminada es un retorno de carro). Vea el manual del usuario del software para obtener ms informacin acerca de la configuracin del canal.

Debe proporcionar la siguiente informacin para usar la instruccin ARL:
Parmetro: Canal Control Destino Longitud de cadena Definicin: el nmero del puerto RS-232. (El nico valor vlido es 0.) el elemento del archivo de control usado para los bits de estado de control. el elemento de cadena donde desea almacenar los caracteres. el nmero de caracteres (mximo de 82) que desea leer desde el bfer. Si el procesador encuentra los caracteres de fin de lnea antes de leer el nmero de caracteres especificado, solamente los caracteres ledos y el fin de lnea se mueven al destino. el nmero de caracteres que el procesador movi del bfer a la cadena (0 a 82). Este campo es de visualizacin solamente.
Caracteres ledos
Ejemplo:
I:012 [ 10
Si el bit 10 word palabra 10 is set, readestcharacters lee If input de la 12, bit de entrada 12 18 establecido, 18 (or until end-of-line)el fin de lnea) desde el bfer y los caracteres (o hasta from the buffer and move mueve a to ST52:72. them ST52:72.
ARL ASCII READ LINE Channel Destination Control String Length Characters Read
EN 0 ST52:72 R6:23 18 DN ER
Cuando el rengln cambia de falso a verdadero, el bit de habilitacin del elemento de control (.EN) se establece. La instruccin se pone en la cola de instrucciones ASCII, el bit .EU se establece y el escn de progama contina. La instruccin se ejecuta en paralelo con el escn de programa. Una vez que el nmero de caracteres solicitado (o los caracteres de fin de lnea) est en el bfer, todos los caracteres (incluso los caracteres de fin de lnea) se mueven a la cadena de destino. El nmero de caracteres movidos se coloca en la palabra de posicin del elemento de control y el bit de efectuado se establece.
17-13
Cuando el programa escanea la instruccin y encuentra el bit .DN establecido, el procesador establece el bit .EN. El bit .EM sirve como un bit de efectuado secundario que corresponde al escn del programa. Puede usar el bit .UL para terminar una instruccin ARL antes de que concluye (por ejemplo, es posible que desee terminar la instruccin si sabe que el dispositivo ASCII conectado al puerto no transmite datos o si la conexin se interrumpe despus de que la instruccin comienza a ejecutarse). Establezca el bit .UL en la estructura de control (el bit .ER se establece). Importante: Cuando usted establece el bit .UL, la instruccin no se termina inmediatamente. Es posible que el proceso tome varios segundos. Si una instruccin ARL comienza a ejecutarse con el bit .UL ya establecido y no hay caracteres en el bfer, la instruccin se termina. Si una instruccin comienza a ejecutarse con el bit .UL ya establecido y hay caracteres en el bfer, la instruccin se realiza normalmente. El bit de error (.ER) se establece durante la ejecucin de la instruccin si el canal est en el modo sistema (o si cambia al modo sistema), el procesador cambia al modo de programacin/prueba o si el mdem se pierde (cuando se usa el control de mdem).
Figura 17.2 Ejemplo de un diagrama de temporizacin ARL
Condicin de renglnON Rung Condition OFF
Bit de habilitacin (.EN) ON Enable Bit (.EN) OFF
Bit de cola Bit (.EU) Queue (.EU)
ON OFF
Bit de efectuado Done Bit Bit de error Error Bit (.DN o .ER) (.DN or. ER)
ON OFF
Bit de Bit (.EM) Empty vaco (.EM)
ON OFF
1 2 3 4 5 1 - rung goes true 1 -2el rengln se hace verdadero - instruction successfully queued 2 - la instruccin logra ponerse en la cola - instruction execution complete 3 -3la ejecucin de la instruccin se completa - instruction scanned for the first time after execution is complete 4 -4la instruccin se escanea por primera vez despus de completarse la ejecucin - rung goes false 5 -5el rengln se hace falso
17-14
ASCII String Search (ASC)

Descripcin:
ASC STRING SEARCH Source Index Search Result
Use la instruccin ASC para buscar la ocurrencia de la cadena de origen en una cadena existente (cadena de bsqueda).

Debe proporcionar la siguiente informacin para usar la instruccin ASC:
Parmetro: Bsqueda Origen Indice Resultado Definicin: la cadena que desea examinar. la cadena que desea encontrar cuando examina la cadena de bsqueda. la posicin inicial (de 1 a 82) de la porcin de la cadena de bsqueda que desea buscar. Un ndice de 1 indica el carcter del extremo izquierdo. una direccin de nmeros enteros en que el procesador almacena la posicin de la cadena de bsqueda donde comienza la cadena de origen. Si no hay coincidencias, 0 se almacena en el resultado.
Ejemplo:
I:012 [ 10 [
ASC STRING SEARCH Source Index Search Result ST38:40 35 ST52:80 N10:0
Si el bit 10 de la palabra de entrada 12 est establecido, busca la If input word 12, bit 10 is set, search the string in ST52:80 cadena encontrada en ST38:40 en la cadena ST52:80 a partir del starring at the 35th character, for the string found in 35 carcter. En este ejemplo, el resultado se almacena en N10:0. ST38:40. In this example, the result is stored in N10:0.
Las condiciones siguientes causan que el procesador establezca el bit de fallo (S:17/8): longitud de cadena no vlida o longitud de cadena de cero valores de ndice fuera del rango valor de ndice mayor que la longitud de la cadena de origen
El resultado se pone en cero en cualquiera de las condiciones anteriores.
17-15
ASCII String Compare (ASR)

Descripcin:
Use la instruccin ASR para comparar dos cadenas ASCII. El sistema busca una coincidencia de uso de longitud y mayscula/minscula. Si las dos cadenas son idnticas, el rengln es verdadero. Si hay diferencias, el rengln es falso.
Ejemplo:
ASR ASCII STRING COMPARE Source A Source B ST37:42 ST38:90 01
Si If the string in ST37:42 isidntica a la cadena la cadena en ST37:42 es identical to the enstring in ST38:90, set outputsalida O:013/01. ST38:90, establece el bit de bit O:013/01.
O:013
Una longitud de cadena no vlida causa que el procesador establezca el bit de fallo (S:17/8) y el rengln es falso.
ASCII Write with Append (AWA)

Descripcin:
AWA ASCII WRITE APPEND Channel Source Control String Length Characters Sent EN DN ER
Use la instruccin AWA para escribir caracteres desde el origen hacia un dispositivo de visualizacin. Esta instruccin de caracteres aadidos aade 1 2 caracteres (los cuales usted configura en la configuracin del canal). El valor predeterminado es un retorno de carro y salto de lnea aadidos al fin de la cadena. Puede usar esta instruccin con el puerto en serie en el modo usuario o sistema.

Debe proporcionar la siguiente informacin para usar la instruccin AWA:
Parmetro: Canal Origen Control Longitud de cadena Caracteres transmitidos Definicin: el nmero del puerto RS-232. (El nico valor vlido es 0.) la cadena que desea escribir. la direccin del elemento de archivo de control usado para los bits de estado de control. el nmero mximo de caracteres que desea escribir desde la cadena de origen (0 a 82). Si introduce 0, se escribe toda la cadena. el nmero de caracteres que el procesador transmiti a la zona de visualizacin (0 a 82). Este campo se actualiza solamente despus de transmitirse toda la cadena (no se almacena un total corriente para cada carcter). Este campo es de visualizacin solamente.
17-16
Ejemplo:
I:012 [ 10
Si el bit 10 de la palabra de entrada 12 est establecido, If input word 12, bit 10 is set, read 25 characters from lee 25 caracteres desde ST37:42 y los escribe al ST37:42 and write it to the display device. Then write dispositivo de visualizacin. Luego escribe un retorno de a carriage return and line feed (default). carro y salto de lnea (predeterminados). 1785-6.1ES Noviembre de 1998
AWA ASCII WRITE APPEND Channel Source Control String Length Characters Sent 0 ST37:42 R6:23 25
EN DN ER
Cuando el rengln cambia de falso a verdadero, el bit de habilitacin del elemento de control (.EN) se establece. La instruccin se pone en la cola la instrucciones ASCII, el bit .EU se establece y el escn de programa contina. La instruccin se ejeucta en paralelo con el escn de programa. Veinticinco caracteres a partir del inicio de la cadena ST37:42 se transmiten al dispositivo de visualizacin y luego se transmiten los caracteres aadidos configurados por el usuario. El bit de efectuado se establece y un valor de 27 se enva a la palabra de posicin. Cuando el programa escanea la instruccin y encuentra el bit .DN establecido, el procesador establece el bit .EM para que sirva como bit de efectuado secundario correspondiente al escn de programa. Puede usar el bit .UL para terminar una instruccin AWA antes de que concluye (por ejemplo, puede ser que desee terminar la instruccin si sabe que el dispositivo ASCII conectado al puerto no puede aceptar datos o si la conexin se interrumpe despus de que la instruccin comienza a ejecutarse). Establezca el bit .UL en la estructura de control (el bit .ER se establece). Importante: Cuando usted establece el bit .UL, la instruccin no se termina inmediatamente. El proceso puede tomar varios segundos. Si una instruccin AWA comienza a ejecutarse con el bit .UL ya establecido, la instruccin se cancela inmediatamente. El bit de error (.ER) se establece durante la ejecucin de la instruccin si la instruccin se cancela debido al cambio de modo del procesador o si el mdem se pierde (cuando se usa el control de mdem). Si el mdem ya se haba perdido, la instruccin contina ejecutndose.
17-17
Figure 17.3 Ejemplo de un diagrama de temporizacin AWA

Condicin de Rung Condition rengln
ON OFF
Bit de Enable Bit (.EN) habilitacin (.EN)
ON OFF
Bit de cola (.EU)
Queue Bit (.EU)
ON OFF
Bit de efectuado Bit de error Done Bit (.DN o Bit Error .ER)
(.DN or. ER)
ON OFF
Bit de vaco Empty (.EM) Bit (.EM)
ON OFF
1 --el rengln se hace verdaderoqueued 2 instruction successfully 2 --la instruccin execution complete 3 instruction logra ponerse en la cola 3 - la ejecucin de la instruccin se completa 4 instruction se escanea por primera vez after execution is complete 4 --la instruccin scanned for the first timedespus de completarse la ejecucin 5 rung goes hace 5 --el rengln se false falso
1 - rung goes true
1 2
3 4
ASCII Write (AWT)

Descripcin:
AWT ASCII WRITE Channel Source Control String Length Characters Sent EN DN ER
Use la instruccin AWT para escribir caracteres desde el origen hacia un dispositivo de visualizacin. Para repetir la instruccin, el rengln debe ir de falso a verdadero. Puede usar esta instruccin con el puerto en el modo sistema o usuario.

Debe proporcionar la siguiente informacin para usar la instruccin AWT:
Parmetro: Canal Origen Control Longitud de cadena Caracteres transmitidos Definicin: el nmero del puerto RS-232. (El nico valor vlido es 0.) la cadena que desea escribir. la direccin del elemento de archivo de control usado para los bits de estado de control. el nmero mximo de caracteres que desea escribir desde la cadena de origen (0 a 82). Si introduce 0, se escribe toda la cadena. el nmero de caracteres que el procesador transmiti a la zona de visualizacin (0 a 82). Este campo se actualiza solamente despus de transmitirse toda la cadena (no se almacena un total corriente para cada carcter). Este campo es de visualizacin solamente.
17-18
Ejemplo:
I:012 [ 10
Si el bit 10 de la palabra de set, write 40 characters If input word 12, bit 10 is entrada 12 est establecido, escribeST37:20 and write it to the display device. al from 40 caracteres desde ST37:20 y los escribe dispositivo de visualizacin. 1785-6.1ES Noviembre de 1998
AWT ASCII WRITE Channel Source Control String Length Characters Sent EN 0 ST37:20 R6:23 40 DN ER
Cuando el rengln va de falso a verdadero, el bit de habilitacin del elemento de control (.EN) se establece. La instruccin se pone en la cola de instrucciones ASCII, el bit .EU se establece y el escn del progama contina. La instruccin se ejecuta en paralelo con el escn del programa. Cuarenta caracteres de la cadena ST37:20 se enva a travs del canal 0. El bit de efectuado se establece y un valor de 40 se enva a la palabra de posicin. Cuando el programa escanea la instruccin y encuentra el bit .DN establecido, el procesador establece el bit .EM para que sirva como bit de efectuado secundario correspondiente al escn de programa. Puede usar el bit .UL para terminar una instruccin AWT antes de que concluye (por ejemplo, puede ser que desee terminar la instruccin si sabe que el dispositivo ASCII conectado al puerto no puede aceptar datos o si la conexin se interrumpe despus de que la instruccin comienza a ejecutarse). Establezca el bit .UL en la estructura de control (el bit .ER se establece). Importante: Cuando usted establece el bit .UL, la instruccin no se termina inmediatamente. Es posible que el proceso tome varios segundos. Si una instruccin AWT comienza a ejecutarse con el bit .UL ya establecido, la instruccin se cancela inmediatamente. El bit de error (.ER) se establece durante la ejecucin de la instruccin si la instruccin se cancela debido al cambio de modo del procesador o si el mdem se pierde (cuando se usa el control de mdem). Si el mdem ya se haba perdido, la instruccin contina ejecutndose.
17-19
Figura 17.4 Ejemplo de un diagrama de temporizacin AWT

Condicin de Rung Condition rengln
ON OFF
Bit de Enable Bit (.EN) habilitacin (.EN)
ON OFF
Bit de cola (.EU)
Queue Bit (.EU)
ON OFF
Bit de efectuado Done Bit Bit de error Error .ER) (.DN o Bit
(.DN or. ER)
ON OFF
Bit de vaco(.EM) Empty Bit (.EM)
ON OFF
1 --el rengln se hace verdaderoqueued 2 instruction successfully 2 - la instruccin logra ponerse en la cola 3 instruction execution complete 3 --la ejecucin de la instruccin se completa 4 instruction se escanea por primera vez after execution is complete 4 --la instruccin scanned for the first timedespus de completarse la ejecucin 5 rung goes hace 5 --el rengln se false falso
1 - rung goes true
1 2
3 4
17-20
Notas:
Captulo
18
Instrucciones de rutina de aplicacin personalizada SDS, DFA

Objetivos del captulo
Este captulo presenta las instrucciones de rutina de aplicacin personalizada (CAR) (SDS y DFA) para el software de programacin PLC-5. Se necesita el software de rutina de aplicacin personalizada (CAR) para usar estas instrucciones.
Para obtener informacin acerca de: Utilidades CAR SDS o DFA AGA3 AGA7 NX19 API Vea: Manual del usuario de control distribuido diagnstico y de mquina Manual de programacin de rutina de aplicacin personalizada de flujo en masa AGA PLC-5 Manual del usuario de CAR de flujo volumtrico PLC-5 para la medicin de turbina y de desplazamiento Manual del usuario de CAR de flujo volumtrico PLC-5 para la medicin de orificios Manual del usuario de CAR de flujo volumtrico PLC-5 para la medicin de turbina y de desplazamiento
18-2
Smart Directed Sequencer (SDS) Descripcin general

SDS SMART DIRECTED SEQUENCER Control File Step Desc. File Length No. of Steps Position/Step: No. of I/O Prog file number EN ST ER ES
La instruccin del secuenciador dirigido inteligente (SDS) proporciona el control de estado que se puede usar para definir condiciones normales y anormales. La instruccin SDS permite dos tipos bsicos de ecuaciones lgicas: transicionales de combinacin
Este tipo de ecuacin lgica: Transicional
Hace lo siguiente: proporciona el control tradicional basado en el estado. Este tipo de instruccin SDS se construye alrededor del concepto de transicin de estado en que cada transicin de entrada dirige la instruccin a un prximo estado nico usando una estructura lgica OR. Un cambio de entrada dirige la instruccin al paso A y la otra al paso B, etc. proporciona la funcin AND a las entradas adems de la funcin OR usada en las ecuaciones de transicin. Esto permite que las combinaciones complejas se procesen ms fcilmente dentro de las estructuras SDS con un nmero mnimo de pasos.
De combinacin
Cmo programar la instruccin SDS

Es necesario hacer lo siguiente para programar la instruccin SDS: descargar el CAR SDS introducir la instruccin SDS introducir la informacin de configuracin introducir la informacin de E/S
Importante: No se puede usar los tipos de datos BT, PD, MG, ST o SC dentro de la lista de E/S de la instruccin SDS. Importante: Cuando introduzca los operandos Control File y Step Desc. File , asegrese de que los nmeros de archivo (por ejemplo, 7, 10) no sean los mismos. Vea el Manual del usuario de control distribuido diagnstico y de mquinas para obtener ms informacin acerca de la instruccin SDS.
18-3
Descripcin general del anunciador de fallo diagnstico (DFA)

DFA EN DIAGNOSTIC FAULT ANNUNCIATOR Control File No. of I/O Program file number ER
La instruccin del anunciador de fallo diagnstico (DFA) monitorea las entradas que usted define, pero no puede controlar las salidas. Las entradas vlidas pueden ser: puntos de almacenamiento, tales como bits binarios bits de efectuado de contador / temporizador salidas (reales o lgicas) cualquier direccin de bit vlida indicadores de nivel de lubricante alarmas bits de fallo establecidos por otro dispositivo (como un controlador de movimiento IMC) o por la lgica de escalera
Puede usar la instruccin DFA para generar mensajes cuando ocurre un fallo. Adems, puede crear otros tipos de mensajes operacionales y diagnsticos con la instruccin DFA, tales como los mensajes de cambio de herramienta e instrucciones de operacin.
Cmo programar la instruccin DFA

Es necesario hacer lo siguiente para programar la instruccin DFA: descargar el CAR DFA introducir la instruccin DFA introducir la informacin de configuracin introducir la informacin de E/S
Vea el Manual del usuario de control distribuido diagnstico y de mquinas para obtener ms informacin acerca de la instruccin DFA.
18-4
Notas:
Apndice

El tiempo que necesita un procesador para escanear una instruccin depende del tipo de instruccin, el tipo de direccionamiento, el tipo de datos, si la instruccin debe convertir datos y si la instruccines es verdadera o falsa. Los clculos de los requisitos de temporizacin y memoria en este captulo presuponen lo siguiente: direccionamiento directo datos enteros (las excepciones se indican) ningunas conversiones del tipo de datos direcciones dentro de las 4098 primeras palabras de la tabla de datos para los procesadores PLC-5 clsicos; direcciones dentro de las 2048 primeras palabras para los procesadores PLC-5 con caractersticas mejoradas tiempos de ejecucin indicados en s
Los requisitos de memoria se refieren al nmero de palabras que la instruccin usa. En algunos casos, una instruccin puede tener requisitos de rango de memoria. El rango de palabras existe porque la instruccin puede usar diferentes tipos de datos y modos de direccionamiento. Las tablas se organizan segn los requisitos de tiempos y memoria de la instruccin especficos a cada procesador.
Si usa este procesador: PLC-5 con caractersticas mejoradas, serie C: Instrucciones de bit y palabra Instrucciones de archivo PLC-5 clsico (todas las series): Instrucciones de bit y palabra Instrucciones de archivo Vea la pgina:
A-2 A-5
A-10 A-13
A-2
Temporizacin para los procesadores PLC-5 con caractersticas mejoradas
Instrucciones de bit y palabra

La Tabla A.A muestra los requisitos de temporizacin y memoria para las instrucciones de bit y palabra de los procesadores PLC-5 con caractersticas mejoradas.
Tabla A.A Requisitos de temporizacin y memoria para las instrucciones de bit y palabra (procesadores PLC-5 con caractersticas mejoradas solamente)
Tiempo de ejecucin No. entero (s) Verdadero Falso .16 .16 .16 .16 .48 .16 .16 .16 2.6 Tiempo de ejecucin (s) Punto flotante (coma flotante) Verdadero Falso 12 12 12 12 12 1 1 1 2-3
Categora
Cdigo
Ttulo
Palabras de memoria1
Rel
XIC XIO OTL OTU OTE
examine if closed examine if open output latch output unlatch output energize branch end next branch branch start
.32 .32 .48 .48 .48 .16 .16 .16 3.8
Bifurcacin
Temporizador y contador
TON
timer on (0.01 base) (base 1.0)
4.1 TOF timer off (0.01 base) (base 1.0) retentive timer on (base 0.01) (base 1.0) 2.6
2.5 3.2 2-3
2.6 RTO 3.8
3.2 2.4 2-3
4.1 CTU CTD RES count up count down reset 3.4 3.3 2.2
2.3 3.4 3.4 1.0 2-3 2-3 2-3 (Contina)
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. 2. Para cada direccin de bit mayor que las 256 primeras palabras de memoria en la tabla de datos, aada 0.16 ms y 1 palabra de memoria.
A-3
Categora
Cdigo
Ttulo
Tiempo de ejecucin (s) Nmero entero Verdadero Falso 1.4 1.4 1.4 1.4 1.3 1.3 1.1 30 34 1.3 1.3 1.4 1.4
Tiempo de ejecucin (s) Punto flotante (coma flotante) Verdadero 14.9 15.6 18.2 23.4 35.6 6.0 3.9 162+E22.9 329+E77.5 Falso 1.4 1.4 1.4 1.4 1.3 1.3 1.1 36 34
Aritmtico
ADD SUB MUL DIV SQR NEG CLR AVE STD TOD FRD RAD DEG SIN COS TAN ASN ACS ATN LN LOG XPY SRT
add subtract multiply divide square root negate clear average file standard deviation convert to BCD convert from BCD radian degree sine cosine tangent inverse sine inverse cosine inverse tangent natural log log X to the power of Y
6.1 6.2 9.9 12.2 9.9 4.8 3.4 152+E25.8 321+E84.3 7.8 8.1 57.4 55.9
4-7 4-7 4-7 4-7 3-5 3-5 2-3 4-7 4-7 3-5 3-5
50.1 50.7 414 404 504 426 436 375
1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.5
3-5 3-5 3-5 3-5 3-5 3-5 3-5 3-5 3-5 3-5 4-7 3-5
409 411 897
1.4 1.4 1.5
403 403 897
sort file (5/11, -5/20) (-5/30, 276 + 12[E**1.34] 227 -5/40, -5/60, -5/80) 224 + 25[E**1.34] 189
278 + 16[E**1.35] 227 230 + 33[E**1.35] 189 (Contina)
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. E = Nmero de elementos procesados por escn. SRT verdadero es una aproximacin solamente. El tiempo real depende de la naturaleza aleatoria de los nmeros.
A-4
Categora
Cdigo
Ttulo
Tiempo de ejecucin (s) Nmero entero Verdadero Falso 1.4 1.4 1.4 1.3 1.3 1.4 1.7 1.0 1.0 1.0 1.0 1.0 1.0 1.1 1.1
Tiempo de ejecucin (s) Punto flotante (coma flotante) Verdadero Falso
Lgica
AND OR XOR NOT
and or exclusive or no move masked move bit distributor equal not equal less than less than or equal greater than
5.9 5.9 5.9 4.6 4.5 6.2 10.0 3.8 3.8 4.0 4.0 4.0
4-7 4-7 4-7 3-5 5.6 1.3 3-5 4-7 6-9 4.6 4.5 5.1 5.1 5.1 5.1 8.4 1.0 1.0 1.0 1.0 1.0 1.0 1.1 3-5 3-5 3-5 3-5 3-5 3-5 4-7 4-7 2.48 + ([0.8 + i]) 2.16 + Wi[0.56] 2.48.+ ([0.8 + i]) 2.16 + Wi[0.56] 2+Wi 2+Wi
Mover
MOV MVM BTD
Comparacin
EQU NEQ LES LEQ GRT GEQ LIM MEQ
greater than or equal 4.0 limit test mask compare if equal all all 6.1 5.1
Comparar Calcular
CMP CPT
2.48 + ([0.8 + i]) 2.16 + Wi[0.56] 2.48.+ ([0.8 + i]) 2.16 + Wi[0.56]
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. i = El tiempo de ejecucin de cada instruccin (operacin, por ejemplo ADD, SUB, etc.) usada dentro de la expresin CMP o CPT Wi = El nmero de palabras de memoria usadas por la instruccin (operacin, por ejemplo, ADD, SUB, etc.) dentro de la expresin CMP o CPT. Las instrucciones CMP o CPT se calculan con el direccionamiento directo corto.
A-5
Instrucciones de archivo
Vea la Tabla A.B para obtener la temporizacin de instruccin para las instrucciones de archivo.
Tabla A.B Requisitos de temporizacin y memoria para las instrucciones de archivo, control de programa y ASCII (procesadores PLC-5 con caractersticas mejoradas solamente)
Tiempo (s) Nmero entero Verdadero 11 + ([2.3 + i])E Tiempo (s) Punto flotante (coma flotante) Verdadero 11 + ([2.3 + i])E
Categora
Cdigo Ttulo
Palabras de memoria1 Falso 6.16 + Wi[0.16] 3-5 +Wi
Falso 6.16 + Wi[0.16]
aritmtica y lgica de archivos
FAL
all
Bsqueda y FSC comparacin de archivos Archivo COP
all
11 + ([2.3 + i])E
6.16 + Wi[0.16]
11 + ([2.3 + i])E
6.16 + Wi[0.16]
3-5 +Wi
copy counter, timer, and control
16.2+E[0.72] 15.7+E[2.16] 15.7+E[0.64] 15.1+E[1.60] 10.6+B[0.025] 11.1 + B[0.025] 8.9 10.0+E[0.43] 9.1 10.6 15.4 + B[0.055] 22.4 + B[0.055] 29.9+ B[0.055] 15.4 + B[0.055] 24.5 + B[0.055] 34.2 + B[0.055] 5.3
1.4 1.4 1.5 1.5 5.2 5.2 3.8 3.8 3.7 3.8 2.9 2.9 2.9 2.9 2.9 2.9 5.3
17.8+E[1.44]
1.4
4-6
FLL
fill counter, timer, and control
18.1+E[0.80]
1.5
4-6
Registro de desplazamiento
BSL BSR FFL FFU LFL LFU
bit shift left bit shift right FIFO load FIFO unload LIFO load LIFO unload 0 mismatch 1 mismatch 2 mismatches
4-7 4-7 4-7 4-7 4-7 4-7 6-11
Diagnstico
FBC
DDT
0 mismatch 1 mismatch 2 mismatches
6-11
DTR
data transitional
4-7 (Contina)
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. i = El tiempo de ejecucin de cada instruccin (operacin, por ejemplo ADD, SUB, etc.) usada dentro de la expresin CMP o CPT E = El nmero de elementos procesados por escn B = El nmero de bits afectados por escn Wi = El nmero de palabras de memoria usadas por la instruccin (operacin, por ejemplo, ADD, SUB, etc.) dentro de la expresin CMP o CPT. Las instrucciones FAL o FSC se calculan con el direccionamiento directo corto
A-6
Requisitos de temporizacin y memoria de la instruccin Tiempo (s) Punto flotante (coma flotante) Verdadero
Categora
Cdigo Ttulo
Tiempo (s) Nmero entero Verdadero 7.9 7.9 9.7 357 307 1.1 361 301 1.1 200 + 1.4 (para cada palabra) 200 + 1.4 (para cada palabra) 1.1 1.3 3.5 3.7 1.1
Palabras 1 de memoria Falso 5-9 4-7 5-9 2
Falso
Secuenciador
SQI SQL SQO
sequencer input sequencer load sequencer output immediate input (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) immediate output (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) immediate data iput (-5/20C) (-5/40C, -5/60C y -5/80C)
E/S IIN inmediatas2
IOT
IDI
4-7
IDO
immediate data output (-5/20C) 230 + 1.4 (para cada palabra) (-5/40C, -5/60C y -5/80C) 250 + 1.7 (para cada palabra) master control jump label 0.16
4-7
Control de zona Control de programa
MCR JMP LBL
0.16
1 2 2+posicin en la tabla de etiquetas 3+ parmetros/ JSR 1+ parmetros/ RET
8.9 + (nmero de 1.4 + (nmero de archivo 2) 0.96 archivo 2) 0.96 0.32 0.32
JSR3/ RET
jumb to subroutine/ return PLC-5/11, -5/20, -5/30, -5/40, -5/40L, -5/60, -5/60L, -5/20E, -5/40E 0 parameters 1 parameter increase/parameter PLC-5/80 0 parameters 1 parameter increase/parameter
12.3 16.1 3.8 315 340 31
1.0 1.0 n/a 1.0 1.0 n/a
n/a 17.3 5.0 349 33
n/a 1.0 n/a
1.0 (Contina)
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. 2. La temporizacin para las instrucciones de E/S inmediatas es el tiempo necesario para que la instruccin se ponga en la cola para el procesamiento 3. Calcule los tiempos de ejecucin as: (tiempo) + (cantidad de parmetros adicionales)(tiempo/parmetro). Por ejemplo, si pasa 3 parmetros de nmero entero en una JSR dentro de un procesador PLC-5/11, el tiempo de ejecucin =16.1 + (2)(3.8)=23.7 s. B = El nmero de bits afectados por escn
A-7
Categora
Cdigo Ttulo
Tiempo (s) Nmero entero Verdadero 12.3 16.1 3.8 negligible 1.0 1.0
Falso
Tiempo (s) Punto flotante (coma flotante) Verdadero
Palabras de memoria1 Falso 1+ parameters
Control de programa
SBR
0 parameters 1 parameter increase/parameter
17.3 5.0
1.0
END TND EOT AFI ONS OSR OSF FOR/ NXT BRK UID
end temporary end end of transition always false one shot one shot rising one shot falling for next loop (PLC-5/80) break user interrupt disable (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) user interrupt enable (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80)
1 1 1
0.16 3.0 6.2 6.2 8.1+ L[15.9] (151+L[277]) 11.3 + N[0.75] 175 119
0.16 3.0 6.0 5.8 5.3 + N[0.75] (152+N[6.1]) 0.9 1.0
1 2-3 4-6 4-6 FOR 5-9 NXT 2 1 1
UIE
1.0 170 100
(Contina)
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. L = El nmero de lazos FOR/NXT N = El nmero de palabras en la memoria entre FOR/NXT o BRK/NXT
A-8
Categora
Cdigo Ttulo
Tiempo (s) Nmero entero Verdadero
Falso
Palabras 1 de memoria Falso 5-9
Control de proceso Ganancias
PID
PID loop control Independent (-5/11, -5/20, -5/20E, 462 -5/20C) (-5/30, -5/40, -5/40E, 655 -5/40C, -5/40L, -5/60, -5/60C, -5/60L, -5/80, -5/80E, -5/80C) ISA (-5/11, -5/20, -5/20E, 560 -5/20C) (-5/30, -5/40, -5/40E, 895 -5/40C, -5/40L, -5/60, -5/60C, -5/60L, -5/80, -5/80E, -5/80C) 3.0 882 58
1142
Modos
Manual (-5/11, -5/20, -5/20E, 372 -5/20C) (-5/30, -5/40, -5/40E, 420 -5/40C, -5/40L, -5/60, -5/60C, -5/60L, -5/80, -5/80E, -5/80C) Set output (-5/11, -5/20, -5/20E, 380 -5/20C) (-5/30, -5/40, -5/40E, -5/40C, -5/40L, -5/60, 440 -5/60C, -5/60L, -5/80, -5/80E, -5/80C)
900
882
Cascada
Slave Master
1286 840 3-5 316 388 214 150 3-5 316 389 214 150 1.4 220 + C[11] 140 + C[21.4] (Contina) 3-5
ASCII2
ABL2
test buffer for line (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) no. of characters in buffer (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) string to integer (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80)
ACB 2
ACI
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. 2. La temporizacin para las instrucciones ASCII es el tiempo necesario para que la instruccin se ponga en la cola para el pro cesamiento en el canal 0.
A-9
Categoa ASCII2
Cdigo Ttulo
Tiempo (s) Nmero entero Verdadero 1.9 237 + C[2.6] 179 + C[5.5] 1.9 226 + C[1.1] 159 + C[2.2]
Falso
Palabras de memoria1 Falso 4-7
ACN
string concatenate (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) string extract (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) set or rest lines (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) integer to string (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) read characters (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) read line (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) string search (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) string compare (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) write with append (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80) write (-5/11, -5/20) (-5/30, -5/40, -5/60, -5/80)
AEX
5-9
AHL2
5-9 318 526 260 270 4-7 315 380 214 149 4-7 316 388 214 151 1.9 222 + C[1.7] 151 + C[3.0] 3-5 234 + C[1.3] 169 + C[2.4] 202 119 4-7 319 345 318 344 215 154 4-7 215 151 5-9 213 157 1.4 3-5
AIC
ARD2
ARL2
ASC
ASR
AWA2
AWT2
1. Use el nmero mayor para las direcciones que contienen ms de 2048 palabras en la tabla de datos del procesador. 2. La temporizacin para las instrucciones ASCII es el tiempo necesario para que la instruccin se ponga en la cola para el pro cesamiento en el canal 0. C = Nmero de caracteres ASCII
A-10
Temporizacin para los procesadores PLC-5 clsicos
Instrucciones de bit y palabra

La Tabla A.C indica los requisitos de temporizacin y memoria para las instrucciones de bit y palabra (procesadores PLC-5 clsicos)
Tabla A.C Requisitos de temporizacin y memoria para las instrucciones de bit y palabra (procesadores PLC-5 clsicos)
Tiempo de ejecucin (s) Nmero entero Verdadero Falso 0.8 0.8 0.8 0.8 1.6 0.8 0.8 0.8 27 28 43 51 2-3 Tiempo de ejecucin (s) punto flotante (coma flotante) Verdadero Falso 12 12 12 11 12 1 1 1 2-3 39 44 30 30
Categora
Cdigo
Ttulo
Rel
XIC XIO OTL OTU OTE
examine if closed examine if open output latch output unlatch output energize brand end next branch branch start
1.3 1.3 1.6 1.6 1.6 0.8 0.8 0.8
Bifurcacin
Temporizador y contador
TON
timer on
(base 0.01) (base 1.0) (0.01 base) (1.0 base)
TOF
timer off
RTO
retentive timer on (base 0.01) (base 1.0) count up count down reset
2-3 39 44 32 34 30 24 24 34 34 14 2-3 2-3 2-3
CTU CTD RES

1 2
Use el nmero menor si todas las direcciones son menores que la palabra 4096. Use el nmero mayor si todas las direcciones son mayores que 4096. Para cada direccin de bit mayor que las 256 primeras palabras de memoria en la tabla de datos, aada 0.89 s al tiempo de ejecucin y 1 palabra de memoria a los requisitos.
(Contina)
A-11
Categora
Cdigo
Ttulo
Tiempo de ejecucin (s) Nmero entero Verdadero Falso 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14 14
Tiempo de ejecucin (s) Punto flotante (coma flotante) Verdadero 92 92 98 172 212 36 23 Falso 14 14 14 14 14 14 14
Aritmtico
ADD SUB MUL DIV SQR NEG CLE TOD FRD
add subtract multiply divide square root negate clear convert to BCD convert from BCD and or exclusive or not move masked move egual not egual less than less than or equal greater than greater than or equal limit test mask compare if equal
36 36 41 49 82 28 18 52 44 36 36 36 27 26 55 32 32 32 32 32 32 42 41
4-7 4-7 4-7 4-7 3-5 3-5 2-3 3-5 3-5 4-7 4-7 4-7 3-5
Lgico
AND OR XOR NOT
Mover
MOV MVM
35
14
3-5 6-9
Comparacin
EQU NEQ LES LEQ GRT GEQ LIM MEQ
42 42 42 42 42 42 60
14 14 14 14 14 14 14
3-5 3-5 3-5 3-5 3-5 3-5 4-7 4-7
1 Use
el nmero menor si todas las direcciones son menores que la palabra 4096. Use el nmero mayor si todas las direcciones son mayores que 4096.
(Contina)
A-12
Categora
Cdigo
Ttulo
Tiempo de ejecucin (s) Nmero entero Verdadero Falso 34 34 34 34 33 33 30 33 33 33 34 34 34 34 34 34 34 34 34 34
Tiempo de ejecucin (s) Punto flotante (coma flotante) Verdadero 124 124 130 204 244 68 55 Falso 34 34 34 34 34 34 34
Clculo
CPT
add subtract multiply divide square root negate clear move convert to BCD convert from BCD AND OR XOR NOT
67 67 73 80 113 59 49 58 84 75 68 68 68 59 63 63 63 63 63 63
6-9 6-9 6-9 6-9 5-7 5-7 4-5 5-7 5-7 5-7 6-9 6-9 6-9 5-7
Comparacin
CMP
equal not equal less than less than or equal greater than greater than or equal
73 73 73 73 73 73
34 34 34 34 34 34
5-7 5-7 5-7 5-7 5-7 5-7
1Use
A-13
Instrucciones de archivo
La temporizacin de instruccin para las instrucciones depende del tipo de datos, nmero de archivos procesados por escn, nmero de elementos procesadores por escn y si la instruccin convierte los datos entre los formatos de nmero entero y punto flotante (coma flotante). para la conversin de nmero entero en punto flotante (coma flotante) aada: 8 s para cada direccin de elemento 10 s para cada direccin de archivo (prefijo de #) para la conversin de punto flotante (coma flotante) en nmero entero aada: 33 s para cada direccin de elemento 44 s para cada direccin de archivo (prefijo de #)
Tabla A.D Requisitos de temporizacin y memoria para las instrucciones de archivo (procesadores PLC-5 clsicos)
Tiempo (s) Punto flotante (coma flotante) Verdadero 98 + W[95.1 + N] 98 + W[95.1 + N] 98 + W[101.2 + N] 98 + W[180.3 + N] 98 + W[220.5 + N] 98 + W[37.2 + N] 98 + W[24.0 + N] 98 + W[36.2 + N] Tiempo (s) No. entero o punto flotante (coma flotante) Falso 54 54 54 54 54 54 54 54 54 54 7-12 7-12 7-12 7-12 6-10 6-10 5-8 6-10 6-10 6-10
Categora
Cdigo
Ttulo
Tiempo (s) Nmero entero
Verdadero Aritmtica y lgica de archivos FAL add subtract multiply divide square root negate clear move convert to BCD convert from BCD 98 + W[36.7 + N] 98 + W[36.7 + N] 98 + W[42.5 + N] 98 + W[51.1 + N] 98 + W[84.7 + N] 98 + W[29.2 + N] 98 + W[18.4 + N] 98 + W[27.3 + N] 98 + W[54.3 + N] 98 + W[45.4 + N]
1 Use el nmero menor si todas las direcciones son menores que la palabra 4096. Use el nmero mayor si todas las direcciones son mayores que 4096. W = Nmero de elementos afectados por escn N = 2 x (nmero de direcciones de archivo entero) + 8 x (nmero de direcciones de archivo de punto flotante [coma flotante]) + 6 x (nmero de direcciones de archivo de temporizador, contador o control) + (nmero de conversiones entre los formatos de nmero entero y punto flotante [coma flotante])
(Contina)
A-14
Categora
Cdigo
Ttulo
Tiempo (s) No. entero o punto flotante (coma flotante) Falso 54 54 54 54
Verdadero Aritmtica y lgica de archivos AND OR XOR NOT Bsqueda y comapracin de archivos Archivo FSC COP all comparisons copy counter, timer, and control FLL fill counter, timer, and control Registro de desplazamiento BSL BSR FFL FFU Diagnstico FBC bit shift left bit shift right FIFO load FIFO unload file bit compare 0 mismatch 1 mismatch 2 mismatches DDT diagnostic detect 0 mismatch 0 mismatch 2 mismatches 71 + 6W 150 + 6W 161 + 6W 75 + 6W 130 + 6W 151 + 6W 98 + W[37.2 + N] 98 + W[37.2 + N] 98 + W[37.2 + N] 98 + W[28.2 + N] 93 + W[32.7 +N] 88 + 2.7W 98 + 5.8W 81 + 2/.1 W 97 + 4.4W 74 + 3.4W 78 + 3.0W 54 68 + 3.2W
7-12 7-12 7-12 6-10 6-10 4-7
93 + W[43.3 +N] 104 + 3.8W
54 20
100 + 3.1W
15
4-7
57 57 44 46
4-7 4-7 4-7 4-7 6-11
31 31 31 6-11 31 31
1 Use el nmero menor si todas las direcciones son menores que la palabra 4096. Use el nmero mayor si todas las direcciones son mayores que 4096. W = Nmero de elementos afectados por escn N = 2 x (nmero de direcciones de archivo entero) + 8 x (nmero de direcciones de archivo de punto flotante [coma flotante]) + 6 x (nmero de direcciones de archivo de temporizador, contador o control) + (nmero de conversiones entre los formatos de nmero entero y punto flotante [coma flotante])
(Contina)
A-15
Categora
Cdigo
Ttulo
Tiempo (s) No. entero o punto flotante (coma flotante) Falso 18
Verdadero Control de zona E/S inmediatas MCR IIN master control immediate input local remote IOT immediate output local remote Secuenciador SQI SQL SQO Salto y subrutina JMP JSR SBR sequencer input sequencer load sequencer output jump jump to subroutine 0 parameters 1 parameter add per parameter RET return from sub. 0 parameters 1 parameter add per parameter LBL
1
12
1 2-3
196 204
16 16 2-3
202 166 57 55 77 45
16 16 14 42 42 15 5-9 4-7 5-9 2-3
56 91 21
15 15
2-3 3-5
48 70 21 12
13 13
1 2-3
label
12
Use el nmero menor si todas las direcciones son menores que la palabra 4096. Use el nmero mayor si todas las direcciones son mayores que 4096.
(Contina)
A-16
Categora
Cdigo
Ttulo
Tiempo (s) No. entero o punto flotante (coma flotante) Falso insignificante 15 13 30 41 14 34
Verdadero Varios END TND AFI ONS DTR BTD PID BTR BTW MSG
1 Use
end temporary end always false one shot data transitional bit distributor PID loop control block transfer read block transfer write message
insignificante insignificante 15 28 41 77 608 Vea el captulo 15
1 1 1 2-3 4-7 6-11 5-9
Vea el captulo 16
A-17
Constantes de programa
Use las constantes de programa en las instrucciones de comparacin, clculo y archivo para mejorar los tiempo de ejecucin de la instruccin. Las constantes de nmeros enteros y las constantes de punto flotante (coma flotante) se ejecutan en menos de 1 s. El tiempo de ejecucin adicional para los elementos direccionados directa e indirectamente depende de la ubicacin en la memoria, la referencia al inicio de todos los archivos de datos (archivo de salida, palabra 0), si los datos se almacenan en la direccin de origen o destino y si la instruccin convierte datos. La Tabla A.E indica los tiempos que se suman a los tiempos de ejecucin de las estructuras.
Tabla A.E Tiempo de ejecucin adicional (procesadores PLC-5 con caractersticas mejoradas)
Modificador en seg (se aade para cada operando) 0 0 1.1 1.8 2.4 0.24 1.0 6.6 + W[0.09] 5.6
Elementos directos o indirectos Procesadores PLC-5 con caractersticas mejoradas
Modo de direccionamiento Directo
Tipo de datos
Nmero entero Punto flotante (coma flotante) Nmero entero Punto flotante (coma flotante) Contadortemporizador-control Nmero entero Punto flotante (coma flotante)
Indice
Inmediato
Indirecto Punto flotante (coma flotante) a nmero entero Nmero entero a punto flotante (coma flotante)
8.4
A-18
Elementos directos o indirectos Procesadores PLC-5 clsicos
El tiempo de ejecucin adicional para los elementos direccionados directamente depende de la ubicacin en la memoria, la referencia al inicio de todos los archivos de datos (archivo de salida, palabra 0), si los datos se almacenan en la direccin de origen o destino y si la instruccin convierte datos. La Tabla A.F indica los tiempos que se suman a los tiempos de ejecucin de las instrucciones.
Tabla A.F Tiempo de ejecucin adicional basado en las direcciones de origen y destino (procesadores PLC-5 clsicos)
Origen (nmero entero a punto flotante [coma flotante]) 0-2 K entero punto flotante conversin de datos 0 0 8 2-4 K 1 3 9 4 K+ 2 4 10 Destino (punto flotante [coma flotante] a nmero entero) 0-2 K 0 0 33 2-4 K 1 3 34 4 K+ 2 4 35
Tipo de datos
Aada lo siguiente cuando las direcciones de archivo (prefijo #) en la expresin o la direccin de destino contengan las direcciones indirectas para los nmeros de archivo: 45 s 48 s 48 s cuando la direccin indirecta es de tipo de nmero entero cuando la direccin indirecta es de tipo de punto flotante (coma flotante) cuando la direccin indirecta es de tipo de temporizador, contador o control
Aada lo siguiente cuando las direcciones de archivo en la expresin o el destino contengan direcciones indirectas para los nmeros de elemento: 45 s 46 s 46 s cuando la direccin directa es de tipo de nmero entero cuando la direccin directa es de tipo de punto flotante (coma flotante) cuando la direccin directa es de tipo de temporizador, contador o control
Si la direccin de archivo contiene dos direcciones indirectas, aada solamente un valor (el mayor). Por ejemplo, para #F[N7:20][N7:30], aada 48 s (direccin de archivo de punto flotante [coma flotante]).
A-19
Multiplique el tiempo adicional por el nmero de elementos en el archivo para cualquier tipo de archivo o direccin de archivo. Por ejemplo: Expresin: #N[N7:100]:10 * F8:20 aada 10 para convertir en punto flotante (coma flotante) aada 45 para la direccin indirecta Destino: #N7:30 aada 44 para convertir en nmero entero
multiplicacin FAL: 98 + W[42.5 + N + direccionamiento indirecto] N = 2(2) +8 (1) + 6(0) + 10 + 44 = 66 W = 16 Tiempo de ejecucin en el modo TODOS (ALL): 98 + 16[42.5 + 66 +45] 2554 s
Direcciones indirectas de bits o elementos Procesadores PLC-5 clsicos
Los tiempos de ejecucin adicionales para los bits y elementos direccionados indirectamente depende del nmero de direcciones indirectas en la direccin general. La Tabla A.G indica los tiempos adicionales.
Tabla A.G Tiempo de ejecucin adicionales para los bits y elementos direccionados indirectamente Procesadores PLC-5 clsicos
Tiempo (s) para archivo de variables o elemento 57 60 64 42 43 61 71 85 Tiempo (s) para archivo de variables y elemento 60 63 66 42 44 64 77 81
Tipo de datos
Bit en archivo binario Bit en archivo entero Bit en archivo de temporizador, contador o control Nmero entero (N) Archivo de temporizador (T), contador (C) o control (R) Punto flotante (coma flotante) (F) Conversin de nmero entero en punto flotante (coma flotante) Conversin de temporizador, contador o control en punto flotante (coma flotante)
A-20
Otras consideraciones asociadas con la temporizacin Procesadores PLC-5 clsicos
La Tabla A.H indica otras consideraciones asociadas con la temporizacin.

Tabla A.H Otras consideraciones asociadas con la temporizacin Procesadores PLC-5 clsicos
Tareas Mantenimiento interno Escn de E/S locales residentes Escn de E/S remotas Tiempo (milisegundos) 4.5 mx 1 por nmero de rack asignado 10 por nmero de rack asignado a 57.6 Kb
Apndice
Referencia SFC
Objetivos del apndice
Use este apndice para asegurarse de que el SFC satisface los requisitos del procesador y asegurarse de que el SFC funciona segn las expectativas. Este apndice describe lo siguiente: informacin de estado SFC en el archivo de estado del procesador asignacin de memoria restricciones dinmicas secuencias de escn tiempos de ejecucin
Informacin de estado SFC en el archivo de estado del procesador
La Tabla B.A indica las palabras y los bits en el archivo de estado (S) del procesador que contienen informacin SFC.
Tabla B.A Palabras de estado SFC
Palabra: S:1/15 Ttulo: Primera pasada Descripcin: El procesador inici el primer escn del prximo paso activo en la SFC Restabl.: El procesador complet el escn del paso activo actual El tiempo necesario para que el procesador escanee todos los pasos activos una sola vez Si usa mltiples programas de control principales en un procesador PLC-5 con caractersticas mejoradas, este tiempo es el total actual de un escn de todos los programas de control principales. S:9 Tiempo de escn mximo de programa El tiempo mximo necesario para que el procesador escanee todos los pasos activos una sola vez (palabras S:8) Si usa mltiples programas de control principales en un procesador PLC-5 con caractersticas mejoradas, este tiempo es el mximo de todos los totales anteriores. Este valor se mantiene hasta que el usuario lo restablece. S:11/3 Fallo SFC Establ.: El procesador detect un fallo SFC y almacen un cdido de fallo en la palabra 12 Restabl.: No hay fallo SFC El procesador detect un fallo de proteccin de encendido (vea la palabra 26, bit 1) No hay fallo. Se permite el encendido (Contina) Establ.:
Tiempo de escn actual de programa
S:11/5
Fallo de encendido
Set: Reset:
B-2
Referencia SFC
Palabra: S:12
Ttulo: Cdigos de fallo
Descripcin: 74 75 77 78 79 Fallo en el archivo SFC SFC tiene ms de 24 pasos activos Falta archivo o es un archivo incorrecto para el tipo de paso, accin o transicin La ejecucin SFC no puede continuar despus de la interrupcin SFC no se puede ejecutar porque el PLC-5 no es compatible
S:13 S:14 S:26/0 *
Nmero de archivo con fallo Nmeros de rengln con fallo Reinicio/ continuacin
Contiene el nmero de archivo si ocurri un fallo SFC Contiene el nmero de rengln con fallo Establ.: El procesador reinicia SFC en los pasos activos donde se detuvo debido a la prdida de energa o cambio de modo del procesador Restabl.: El procesador reinicia PLC en el primer paso Set: La proteccin est habilitada. El procesador va a la rutina de fallo en el momento del encendido y el procesador establece la palabra 11, bit 5 Restabl.: La proteccin est inhabilitada. El procesador se enciende en el modo marcha El tiempo mximo (milisegundos) para escanear un solo paso a travs de todos los pasos activos Si usa mltiples programas de control principales en un procesador PLC-5 con caractersticas mejoradas, este tiempo es el total de un escn de todos los programas de control principales. Informacin acerca de los mltiples programas de control principales individuales. Procesadores PLC-5 con caractersticas mejoradas solamente.
S:26/1 *
Proteccin de encendido despus de prdida de energa
S:28 *
Punto de ajuste del temporizador de control (watchdog) de programa
S:79 * (excepto por el tiempo de escn) S:127
Inhibicin MCP, nmero de archivo y tiempo de escn
* Usted introduce valores para estas palabras/bits.
Referencia SFC
B-3
Asignacin de memoria
Los requisitos de memoria para la SFC dependen de las estructuras que usted use. La Tabla B.B indica el uso de palabras calculado para las estructuras SFC:
Tabla B.B Uso de memoria SFC
Usa esta cantidad de memoria:
Esta estructura: Procesador PLC-5 clsico inicio y fin de programa cada pareja de paso/transicin 2 palabras 8 palabras
Procesador PLC-5 con caractersticas mejoradas 19 palabras 16 + 6a palabras a = nmero de acciones en el paso 6 palabras cada accin 11 + 6a + 7n a = nmero de acciones en el paso n = nmero de rutas de acceso 3n + 1
cada bifurcacin de seleccin
5n + 5 palabras n = nmero de bifurcaciones
cada bifurcacin simultnea con derivacin cada bifuracacin simultnea convergente
n + 1 palabra n = nmero de bifurcaciones n2 + 6n + 3 palabras n = nmero de bifurcaciones
n = nmero de rutas de acceso

5 + 11n + 6a a = nmero de acciones en todos los pasos convergentes para la bifurcacin simultnea n = nmero de rutas de acceso 1 palabra 3 palabras
cada etiqueta o instruccin GOTO cada compresin de diagrama
1 palabra 3 palabras
La Figura B.1 muestra un ejemplo de SFC y los requisitos de memoria calculados para la SFC.
B-4
Referencia SFC
Figura B.1 Ejemplo de SFC y requisitos de memoria

Procesadores PLC-5 clsicos Procesadores PLC-5 con caractersticas mejoradas una accin/paso a=1 16 + 6a=22 palabras divergencia simultnea n=2 3n +1 = 7 palabras bifurcacin de seleccin n=3 a=1 11 + 6a + 7n = 38 palabras
pareja de paso/transicin 8 palabras divergencia simultnea n=2 n +1 = 3 palabras bifurcacin de seleccin n=3 5n + 5 = 20
3 parejas de paso/ transicin 3 x 8 = 24 palabras
3 parejas de paso/ transicin 3 (16 + 6a) = 66 palabras
a =1
convergencia simultnea n=2 n2 + 6n + 3 = 19 palabras
convergencia simultnea n=2 a=2 5 + 11n + 6a = 39 palabras
paso/transicin 8 palabras
una accin/paso a = 1 16 + 6a = 22 palabras 194 palabras (subtotal) + 18 palabras (inicio y fin de programa) (8 acciones * 6 palabras supone 1 accin nica por paso) 260 palabras en total para SFC
82 palabras (subtotal) + 2 palabras (inicio y fin de programa) 84 palabras en total para SFC
Referencia SFC
B-5
Restricciones dinmicas Procesadores PLC-5 clsicos solamente
Si usa un procesador PLC-5 clsico y el SFC tiene ms de 12 rutas de acceso en paralelo, es necesario determinar el nmero de rutas de acceso en paralelo que pueden estar activos a la vez. El lmite dinmico es 24 rutas de acceso en paralelo simultneas para un procesador PLC-5 clsico. Cuando una transicin se hace verdadera, los pasos anteriormente activos (que ahora esperan el post-escn) y los pasos nuevamente activos se encuentran momentneamente en la cola de ejecucin. Puede tener hasta 23 pasos activos en paralelo siempre que se asegure de que slo una transicin se haga verdadera a la vez. Determine el nmero de pasos activos contando los pasos en cada lado de las transiciones que controlan la zona ms amplia del SFC. Por ejemplo, 12 transiciones que son verdaderas a la vez significan por lo menos 24 pasos activos simultneos. Si alguna divergencia nueva simultnea sigue una de estas transiciones, se excede el mximo de 24 rutas de acceso activas. Si el diagrama de funcin en la Figura B.2 se encuentra en el punto donde los 12 pasos sombreados estn activos y todas las transiciones que siguen a dichos pasos se hacen verdaderas simultneamente, el sistema intenta tener 26 pasos activos (12 para el post-escn y 14 para el primer escn) y el procesador entrar en fallo.
B-6
Referencia SFC
Figura B.2 El lmite dinmico de pasos activos se puede exceder (Procesadores PLC-5 clsicos)
Referencia SFC
B-7
Secuencias de escn
El procesador escanea el SFC desde la parter superior hasta la parte inferior y de la izquierda a la derecha. Cuando el escn encuentra pasos activos en paralelo, el procesador ejecuta la lgica de escalera primero en el paso del extremo izquierdo y mueve la lgica de escalera en el prximo paso en paralelo hasta que se ejecute todos los pasos activos. El procesador reconoce los pasos en paralelo segn su posicin con respecto a su divergencia comn y no necesariamente segn su posicin en la pantalla.
Escn de pasos y transiciones

Por lo general, el procesador escanea un paso activo, luego escanea las E/S y contina este ciclo hasta que la lgica de transicin es verdadera. El escn del paso incluye la evaluacin de todos los calificadores de accin del paso y el escn de todas las acciones apropiadas. Cuando la transicin es verdadera, el procesador escanea el paso actual una vez ms (post-escn). Durante el post-escn, el procesador fuerza que todos los renglones en el paso sean falsos y restablece la lgica de rengln. El procesador no actualiza las E/S entre un post-escn y el escn del prximo paso activo. La Figura B.3 indica la secuencia de escn para un paso, transicin y post-escn. Si usa los procesadores PLC-5 con caractersticas mejoradas, puede configurar las operaciones de escn y post-escn. Vea el manual de programacin para obtener ms informacin. Importante: Los subdiagramas activos por un diagrama se escanean antes del mantenimiento interno del sistema..
Figura B.3 Secuencia de escn para un paso, transicin y postescn
A X0 B X1
A escn del paso A A scan of step A pA post-escn del paso A pA postcan of I/O escn de E/S step A hk mantenimiento I/O I/O scan interno hk housekeeping Xn escn de transicin
Xn F transition scan Falso F false T Verdadero T true
F A I/O X0 T
hk F hk pA B I/O X1 T hk pB
15556
hk
B-8
Referencia SFC
Escn de bifurcaciones seleccionadas

El procesador selecciona una ruta de mltiples rutas en paralelo en una bifurcacin seleccionada (Figura B.4). El procesador prueba las transiciones X0 a Xn desde la izquierda hacia la derecha hasta que una de las transiciones se hace verdadera. La ruta con la primera transicin verdadera es la ruta activa.
Figura B.4 Bifurcacin seleccionada Divergencia
// X0 X1 X2 X7
Puesto que hay solamente una ruta activa, la secuencia de escn para la convergencia es idntica a un paso y transicin. La Figura B.5 indica la secuencia de escn para la divergencia y la convergencia de una bifurcacin seleccionada.
Referencia SFC
B-9
Figura B.5 Secuencia de escn para una bifurcacin seleccionada Divergencia y convergencia
A escn del paso A A scan of step paso A pA post-escn del A pA postcan of I/O escn de E/S step A hk mantenimiento I/O I/O scan interno housekeeping ohhk tiempo de procesamiento oh interno overhead Xn escn de transicin Xn transition scan F T n
X0 B X2 C
X1 n X3
F false Falso T true Verdadero n transition number nmero de transicin
Procesadores PLC-5 clsicos: mximo selections Classic PLC-5 Processors: maximum of 7de 7 selecciones Procesadores Processors: maximum mejoradas: mximo de 16 selecciones Enhanced PLC-5PLC-5 con caractersticasof 16 selections
F F oh X1 T
hk F hk pA C I/O X3 T hk pC hk
I/O
X0
F T hk pA B I/O X2 T
hk
hk
pB
15557
Escn de bifurcaciones simultneas

El procesador escanea todas las rutas en paralelo en una bifurcacin simultnea (Figura B.6). Durante el primer escn, el procesador escanea el paso B, luego el paso C, hasta que el procesador escanea todos los pasos en la divergencia.
Figura B.6 Bifurcacin simultnea Divergencia
// B C D N
Durante los escanes siguientes, el procesador escanea desde la izquierda segn el orden de paso, E/S y transicin para cada ruta.
B-10
Referencia SFC
La progresin vertical de paso a paso es independiente de los pasos activos en otras rutas en paralelo (Figura B.7).
Figura B.7 Bifurcacin simultnea Convergencia
//
La transicin comn no puede hacerse verdadera hasta que el procesador escanea todos los pasos en la bifurcacin por lo menos una vez. Una vez que la transicin se hace verdadera, el procesador no escanea las dems rutas en la bifurcacin. El procesador post-escanea cada paso en la bifurcacin. La Figura B.8 indica la secuencia de escn para la divergencia y convergencia de una bifurcacin seleccionada.
Figura B.8 Secuencia de escn para una bifurcacin simultnea Divergencia y convergencia
A X0
A escn del paso A pAA postescn step A A scan of del paso I/O escn de E/S pA postcan of step A hk mantenimiento interno I/O I/O scan Xn escn de transicin hk housekeeping** F Falso XnT transition scan Verdadero F false oc tiempo de procesamiento T true interno de convergencia oc convergence overhead od tiempo de procesamiento od divergence overhead interno de divergencia
X1 Procesadores PLC-5Processors: maximum selecciones Classic clsicos: mximo de 7 of 7 selections Procesadores PLC-5 con caractersticas mejoradas: mximo de 16 selecciones Enhanced PLC-5 Processors: maximum of 16 selections
F X1 F F A I/O X0 T hk pA B od C I/O X1 T
*
hk
I/O T hk pB oc pC
hk X1 F hk B I/O
*
hk pB oc
hk
pB
oc
pC
pC
15558
En un procesador PLC-5 con caractersticas mejoradas, estos estados no ocurren * In an Enhanced PLC-5 Processors, these states do not occur if scan si la configuracin de escn se establece en el modo ADVANCED. configuration is set to ADVANCED mode. ** Los subdiagramas conectados a este MCP se ejecutan ahora seguidos ** Any subcharts tied tosubsiguientes. Si este diagrama esby execution acciones por la ejecucin de MCP this MCP execute now, followed MCP B y tiene of subsequent MCPs. If this MCP A MCP B and has active subchart activas de subdiagrama pero loschart is y C tienen programas de lgica de actions secuencia A and escalera, lawhile MCP es: C have ladder programs the sequence is: MCP A, diagrama en MCP B, subdiagramas MCP A, Chart in MCPMCP B, MCP C de B, MCP B's subcharts, MCP C
Referencia SFC
B-11
Ejemplo de SFC y secuencia de escn

La Figura B.9 muestra un ejemplo de SFC. La Figura B.10 muestra la secuencia de escn para el ejemplo de SFC. Use este ejemplo de SFC y la secuencia de escn como gua. Estas figuras pueden no aplicarse a su sistema.
Figura B.9 Ejemplo de SFC para ejemplo de secuencia de escn
inicio start
X0 B X3 C
X1 D X4
X2
X5
F E H J X7 I X8 X9 X6 G
K X10
fin end
B-12
Referencia SFC
Figura B.10 Ejemplo de secuencia para el ejemplo de SFC

F hk F oh X2 F hk T h k p A D I /O F oh X1 X5 T h k p D J I /O F hk X9 T hk pJ
F hk T hk p A C I/O A I /O X0 X4 T hk p C K I/O F hk X 10 T hk pK
F hk T h k p A B I/O X3 T hk pB E od F X6 F F o d G I /O h k E I /O F I /O X6 T F h k E I/O * T F H I /O X7 * T F G I /O X7
F hk X7 T
A pA I/O Xn
oh oc od hk
escn del paso (A - K) post-escn del paso (A -(A - K) A = step scan K) escn pA E/S de = post scan (A - K) escn I/O transicin de = I/O scan XN F Falso = transition (1 - 10) T=true T Verdadero F=false tiempo de procesamiento interno oh = overhead tiempo de procesamiento interno de convergencia oc = convergence overhead tiempo de = divergence overhead divergencia * od procesamiento interno de mantenimiento interno hk = housekeeping
T o d G I /O h k E I /O p F H I /O G I /O
X7 F T hk pE oc pH oc pG I I /O hk
X8 T hk pI
* En un Enhanced PLC-5 Processor, these states mejoradas, estos estados no ocurren In an procesador PLC-5 con caractersticas do not occur if si la configuracin is set to ADVANCED mode. el modo ADVANCED. scan configuration de escn se establece en
15303
Tiempo de ejecucin Procesadores PLC-5 clsicos
Para determinar el tiempo de ejecucin del archivo de memoria del procesador en un procesador PLC-5 clsico, sume el tiempo de ejecucin para la lgica de escalera y el tiempo de ejecucin para el SFC. Vea el Apndice A para obtener informacin acerca de los tiempos de ejecucin para la lgica de escalera. Use los diagramas de secuencia o ecuaciones para determinar el tiempo de ejecucin de un SFC.
Referencia SFC
B-13
Cmo usar los diagramas de secuencia para determinar el tiempo de ejecucin

La Tabla B.C indica los tiempos de ejecucin que se deben aadir segn el diagrama de secuencia para el SFC.
Tabla B.C Tiempos de ejecucin para secciones del diagrama de secuencia Procesadores PLC-5 clsicos
Necesita esta cantidad de tiempo (en milisegundos): tiempo para ejecutar la lgica de paso A + 0.1 ms tiempo para escanear la lgica de paso A con renglones falsos + 0.1 ms transicin N falsa (F): tiempo para escanear la lgica + 0.1 ms transicin N verdadera (T): tiempo para escanear la lgica + 0.25 ms 0.6 ms 0.7 ms (se aumenta segn el trfico DH+ aumentado) 0.02 ms 0.3 ms 0.2 ms
Este evento: A pA XN
I/O (escn de E/S) hk (mantenimento interno) oh (tiempo de procesamiento interno) od (tiempo de procesamiento interno de divergencia) oc (tiempo de procesamiento interno de convergencia)
Para determinar el tiempo de ejecucin en el peor de los casos, suponga que una transicin se hace verdadera despus de un escn de E/S o despus del escn de una transicin. Esta suposicin requiere una secuencia de escn adicional antes de que la transicin se haga verdadera. El tiempo de escn de un paso y transicin es proporcional al nmero de renglones para el paso y transicin. La Figura B.11 muestra el tiempo de escn mnimo que contiene una sola instruccin OTE y END y una transicin que contiene una sola instruccin XIC y EOT.
B-14
Referencia SFC
Figura B.11 Tiempo de escn mnimo para una pareja de paso y transicin
A X0 B X1 1.6 ms F A I/O X0 T hk pA B I/O X1 T 1.9 ms 1.9 ms
14271
hk
1.6 ms F hk
hk
pB
Cmo usar las ecuaciones para determinar el tiempo de ejecucin

Las ecuaciones que usa dependen de si el escn es de estado constante (paso y transicin sencillos) o divergente y convergente. El tiempo de escn de estado estable significa que todas las transiciones que siguen a los pasos activos son falsas. Use esta ecuacin (Tabla B.D):
Tmilisegundos = 0.8a + 0.7 + Tescn Tabla B.D Variables para el tiempo de escn de estado constante
Donde: Tmilisegundos a Tescn Significa: el tiempo de escn de estado constante en milisegundos el nmero de pasos activos el tiempo total para escanear la lgica en todos los pasos activos y transiciones falsas asociadas
El tiempo de escn divergente se inicia cuando el procesador prueba una transicin y se termina cuando el procesador escanea las E/S del prximo paso. El tiempo de escn divergente incluye el tiempo de escn de transicin, tiempo de post-escn del paso anterior, tiempo de escn del paso nuevo, tiempo de procesamiento interno y tiempo de escn de cada paso activo en paralelo fuera de la divergencia.
Referencia SFC
B-15
Para una divergencia de ruta seleccionada, la mejor condicin es cuando la transicin se hace verdadera antes del escn de E/S. Use esta ecuacin (Tabla B.E):
A // X0 B X1 C X2 D Xn N
Tmilisegundos = TX + pA + TS + 0.02(n1) + 1.55 + 0.8a + T0 Tabla B.E Variables para el tiempo de escn divergente de ruta seleccionada
Donde: Tmilisegundos TX pA TS n a T0 Significa: el tiempo de escn de transicin en milisegundos del paso A al primer paso en la ruta seleccionada N la suma de tiempos de escn de lgica de las transiciones X0, X1, ..., Xn en la divergencia hasta la transicin seleccionada inclusive el tiempo de post-escn para el paso (paso A) que precede la divergencia el tiempo de escn para la lgica en el paso nuevo (paso N) el nmero de la ruta seleccionada (1-7 de izquierda a derecha) el nmero de pasos activos fuera de la divergencia la suma de los tiempos de escn de todos los otros pasos activos y transiciones en paralelo con la divergencia, pero fuera de la divergencia
B-16
Referencia SFC
Para una divergencia simultnea, la mejor condicin es cuando la transicin se hace verdadera antes del escn de E/S. Use esta ecuacin (Tabla B.F):
A X0 // B C D N
Tmilisegundos = TX0 + pA + TS + 0.3(n1) + 1.97 + 0.8a + T0 Tabla B.F Variables para el tiempo de escn divergente de la ruta simultnea
Donde: Tmilisegundos Significa: el tiempo de transicin en milisegundos a partir del momento en que la transicin XO se hace verdadera hasta que el procesador acaba por escanear el ltimo paso simultneo (paso N) en la divergencia el tiempo de escn de lgica en la transicin XO el tiempo necesario para realizar un post-escn del paso A la suma de los tiempos de escn de lgica en los pasos nuevos (paso B, paso C, . . . , paso N) el nmero de pasos activos simultneos en la divergencia el nmero de pasos activos en paralelo fuera de la divergencia la suma de los tiempos de escn de lgica en todos los dems pasos activos y transiciones en paralelo con la divergencia, pero fuera de la divergencia
TX0 pA TS n a T0
En el pero de los casos, suponga que una transicin se hace verdadera despus de un escn de E/S o despus del escn de una transicin. Esta suposicin requiere una secuencia de escn adicional antes de que la transicin se haga verdadera.
Referencia SFC
B-17
El tiempo de escn convergente es cuando se termina una bifurcacin simultnea. El mejor de los casos es cuando la transicin se hace verdadera antes del escn de E/S. Use esta ecuacin (Tabla B.G):
F G H // X1 Z N
Tmilisegundos = TX1 + Tp + TZ + 0.2(n1) + 1.5 + 0.8a + T0 Tabla B.G Variables para el tiempo de escn convergente de ruta simultnea
Donde: Tmilisegundos Significa: el tiempo de transicin en milisegundos a partir del momento en que la transicin X1 se hace verdadera hasta que el procesador acaba de escanear el paso Z el tiempo de escn de lgica en la transicin X1 la suma de los tiempos de post-escn de los pasos F, G, . . . , N el tiempo de escn de lgica en el paso Z el nmero de pasos activos simultneos en la convergencia el nmero de pasos activos en paralelo fuera de la convergencia la suma de los tiempos de escn de lgica de todos los dems pasos y transiciones en paralelo con la convergencia, pero fuera de la convergencia
TX1 Tp TZ n a T0
En el pero de los casos, suponga que una transicin se hace verdadera despus de un escn de E/S o despus del escn de una transicin. Esta suposicin requiere una secuencia de escn adicional antes de que la transicin se haga verdadera.
B-18
Referencia SFC
Notas:
Apndice

Objetivos del apndice
Este apndice indica todas las instrucciones disponibles y los operandos de las mismas adems de los valores/tipos de datos que son vlidos para cada operando. La tabla siguiente explica cada tipo/valor de datos vlido:
Este tipo/valor de datos: inmediato (constante de programa) nmero entero Acepta: cualquier valor entre 32,768 y 32,767 cualquier tipo de datos de nmero entero: nmero entero, temporizador, contador, estado, bit, entrada, salida, ASCII, BCD, control (por ejemplo, N7:0, C4:0, etc.) cualquier tipo de datos de punto flotante (coma flotante) con precisin de 7 dgitos (el rango vlido es 1.1754944e38 a 3.4028237e+38). cualquier tipo de transferencia en bloques (por ejemplo, BT14:0) cualquier tipo de datos CT (por ejemplo, CT14:0) cualquier tipo de datos de mensaje (por ejemplo, MG15:0) cualquier tipo de datos PID (por ejemplo, PD16:0) o tipo de datos de nmero entero (por ejemplo, N7:0) cualquier tipo de datos de cadena (por ejemplo, ST12:0) cualquier tipo de datos de estado SFC (por ejemplo, SC17:0)
punto flotante (coma flotante) transferencia en bloques transferencia ControlNet mensaje PID cadena estado SFC
Operandos de instrucciones y tipos de datos vlidos
La Tabla C.A indica las instrucciones de programacin que puede usar y los operandos para dichas instrucciones. Tambin puede usar esta tabla para formatear las instrucciones en ASCII para la importacin. Vea el manual de programacin para obtener ms informacin acerca de la importacin. Las instrucciones marcadas con un asterisco (*) son compatibles solamente con los procesadores PLC-5 con caractersticas mejoradas. Para introducir la sintaxis de importacin para cualquiera de las instrucciones indicadas en la Tabla C.A: ponga todos los operandos entre parntesis separe cada operando con comas
Por ejemplo, la siguiente es la sintaxis de importacin para la instruccin FAL: FAL (R6:0, 10, 0, ALL, #N7:0, #N7:1+N7:2);
C-2
Tabla C.A Instrucciones de programacin y operandos

Requisito de transicin de falso a verdadero s
Instruccin
Descripcin
Operando
Valor vlido
ABL *
Prueba de lnea bfer de ASCII
canal control
inmediato, nmero entero 0-4 control inmediato, nmero entero control cadena nmero entero cadena cadena cadena inmediato, punto flotante (coma flotante) (en radianes), nmero entero punto flotante (coma flotante) (en radianes), nmero entero inmediato 0 - 999 cadena inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) cadena inmediato, nmero entero 0-82 inmediato, nmero entero 0-82 cadena
ACB *
Nmero de caracteres ASCII en el bfer Cadena ASCII a nmero entero
canal control
ACI *
origen destino
no
ACN *
Concatenado de cadenas ASCII
origen A origen B destino
no
ACS *
Arco coseno
origen
no
destino ACT * Accin SFC (solamente para la importacin/ exportacin ASCII) nmero de accin nmero de archivo destino ADD ADD origen A origen B destino AEX * Extraccin de cadena origen ndice nmero destino AFI Siempre falso ninguno
N/A
no
no
no
C-3
Instruccin
Descripcin
Operando
Valor vlido
Requisito de transicin de falso a verdadero s s
AHL *
Establecimiento/ restablecimiento de las lneas de handshaking ASCII
canal mscara AND de handshaking mscara OR de handshaking control
inmediato, nmero entero 0-4 inmediato, nmero entero hexidecimal inmediato, nmero entero hexidecimal control inmediato, nmero entero cadena nmero entero nmero entero nmero entero inmediato, nmero entero 0-4 cadena control 0 - 82 inmediato, nmero entero 0-4 cadena control 0 - 82 cadena inmediato, nmero entero 0-4 cadena nmero entero inmediato, punto flotante (coma flotante) (en radianes) punto flotante (coma flotante) (en radianes) cadena cadena punto flotante (coma flotante) (en radianes) punto flotante (coma flotante) (en radianes)
AIC *
Nmero entero ASCII a cadena
origen destino
no
AND
Y lgico
no
ARD *
Caracteres de lectura ASCII
canal destino control longitud de cadena
ARL *
Lnea de lectura ASCII
canal destino control longitud de cadena
ASC *
Bsqueda de cadena ASCII
origen ndice bsqueda resultado
no
ASN *
Arco seno
origen destino
no
ASR *
Comparacin de cadenas ASCII
origen A origen B
no
ATN *
Arco tangente
origen destino
no
C-4
Instruccin
Descripcin
Operando
Valor vlido
AVE *
Archivo de promedio
archivo destino control longitud posicin
nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) control 1 - 1000 0 - 999 inmediato, nmero entero 0-4 cadena control 0 - 82 inmediato, nmero entero cadena control 0 - 82
AWA *
Escritura ASCII con anexo
canal origen control longitud de cadena
AWT *
Escritura ASCII
canal origen control longitud
s no
BRK BSL
Interrupcin Desplazamiento de bit a la izquierda
ninguno archivo control direccin de bit longitud binario control bit 1 - 16000 (longitud en bits) binario control bit 1 - 16000 (longitud en bits) inmediato, nmero entero inmediato, (0 - 15) nmero entero nmero entero inmediato (0 - 15) inmediato (1 - 16)
BSR
Desplazamiento de bit a la derecha
archivo control direccin de bit longitud
BTD
Distribuidor de bits
origen bit de origen destino bit de destino longitud
no
C-5
Instruccin
Descripcin
Operando
Valor vlido
BTR1
Transferencia en bloques de lectura
rack grupo mdulo bloque de control archivo de datos longitud continuo
00-277 octal 0-7 0-1 bloque, nmero entero nmero entero 0, 1-64 SI, NO 00-277 octal 0-7 0-1 bloque, nmero entero nmero entero 0, 1-64 SI, NO transferencia ControlNet (1 - 64) inmediato (2-999) para todos los procesadores inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) expresin que usa valores o direcciones con evaluadores (para obtener una lista, vea el captulo 3 de este manual) EXE
BTW1
Transferencia en bloques de escritura
rack grupo mdulo bloque de control archivo de datos longitud continuo
CIO CIR
Transferencia de E/S ControlNet Rutina de entrada personalizada
bloque de control nmero de archivo de programa lista de parmetros de entrada lista de parmetros de retorno
s N/A
(para uso con las aplicaciones CAR solamente)
CLR CMP
Borrar Comparar
destino expresin, expresin relativa, expresin
no no
mnemnico EXE (fin de expresin) para la importacin ASCII solamente
1 En el modo no continuo, las funciones de lgica de escalera BTR y BTW requieren que se ejecute una transicin de falso a verdadero. En el modo continuo, una vez que el rengln se hace verdadero, las funciones BTR y BTW continan ejecutandose independientemente de la condicin del rengln. Vea la pgina 15-8 para obtener ms informacin.
C-6
Instruccin
Descripcin
Operando
Valor vlido
Requisito de transicin de falso a verdadero no
COP
Copiar archivos
origen destino longitud
arreglo arreglo inmediato (1 - 1000) inmediato (2-999) para todos los procesadores inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) inmediato, punto flotante (coma flotante) ( en radianes) expresin que usa valores o direcciones inmediatas de punto flotante (coma flotante) de nmero entero (vea el captulo 4 en este manual para obtener una lista) EXE
COR
Rutina de salida personalizada
nmero de archivo de programa lista de parmetros de entrada lista de parmetros de retorno
no
(para uso con las aplicaciones CAR solamente)
COS * CPT
Coseno Calcular
origen expresin matemtica
no no
mnemnico EXE para la importacin ASCII solamente expresin relativa
direcciones con evaluadores (vea el captulo 4 en este manual para obtener una lista) nmero entero, punto flotante (coma flotante) contador 32,768 - +32,767 32,768 - +32,767 contador 32,768 - +32,767 32,768 - +32.767 s s s
destino CTD Conteo regresivo contador PRE ACC CTU Conteo progresivo contador PRE ACC
C-7
Instruccin
Descripcin
Operando
Valor vlido
DDT
Deteccin diagnstica
arreglo de origen arreglo de referencia arreglo de resultado control de comparacin longitud posicin control de resultado longitud posicin
binario binario nmero entero control 1 - 16000 (longitud en bits) 0 - 15999 control 1 - 1000 0 - 999 inmediato, punto flotante (coma flotante) (en radianes) inmediato, punto flotante (coma flotante) (en grados) nmero entero inmediato (8, 16, 32) inmediato (3-999) inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) inmediato, nmero entero inmediato, nmero entero nmero entero
DEG *
Grado (conversin de radianes en grados)
origen destino
no
DFA
Anunciador de fallo de diagnstico
archivo de control nmero de E/S nmero de archivo de programa
DIV
Dividir
no
DTR
Datos transicionales
origen mscara referencia
no
EOC
fin de compresin SFC (vea (SOC) fin de rengln
solamente para la importacin/ exportacin ASCII solamente para la importacin/ exportacin ASCII ninguno solamente para la importacin/ exportacin ASCII
N/A
EOR
N/A
EOT ESE
fin de transicin fin de la bifurcacin simultnea SFC (vea SEL)
no N/A
C-8
Instruccin
Descripcin
Operando
Valor vlido
EQU
Igual
origen A origen B
nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante)
EOP
fin de programa SFC
solamente para la importacin/ exportacin ASCII solamente en los archivos de exportacin ASCII solamente en los archivos de exportacin ASCII solamente para la importacin/ exportacin ASCII control longitud posicin modo destino expresin matemtica control 1 - 1000 0 - 999 (INC, 1-1000, ALL) nmero entero, punto flotante (coma flotante) instruccin matemtica indexada binario binario nmero entero control 1 - 16000 (longitud en bits) 0 - 15999 control 1 - 1000 0 - 999
N/A
ERI
error en una instruccin de entrada error en una instruccin de salida fin de la bifurcacin simultnea SFC (vea SIM) Aritmtica y lgica de archivos
N/A
ERO
N/A
ESI
N/A
FAL
FBC
Comparacin de bits de archivo
arreglo de origen arreglo de referencia arreglo de resultado control de comparacin longitud posicin control de resultado longitud posicin
C-9
Instruccin
Descripcin
Operando
Valor vlido
FFL
Carga FIFO
operando de origen arreglo FIFO control FIFO longitud posicin
inmediato, indexado, nmero entero indexado, nmero entero control 1 - 1000 0 - 999 indexado, nmero entero indexado, nmero entero control 1 - 1000 0 - 999 indexado, nmero entero, punto flotante (coma flotante) arreglo inmediato (1 - 1000) nmero entero nmero entero inmediato, nmero entero inmediato, nmero entero inmediato, nmero entero inmediato, nmero entero nmero entero control 1 - 1000 0 - 999 inmediato, nmero entero (0, INC, 1-1000, ALL) instruccin matemtica indexada inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante)
FFU
Descarga FIFO
arreglo FIFO destino control FIFO longitud posicin
FLL
Llenar archivo
operando de origen arreglo de destino longitud
no no
FOR
Lazo PARA
nmero LBL ndice valor inicial valor de terminal tamao de paso
no
FRD
De BCD
origen destino
no
FSC
Bsqueda y comparacin de archivos
control longitud posicin modo expresin matemtica
GEQ
Mayor o igual a
origen A origen B
no
C-10
Instruccin
Descripcin
Operando
Valor vlido
GRT
Mayor que
origen A origen B
inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato (0-999), nmero entero inmediato (1-64), nmero entero nmero entero inmediato (0-999), nmero entero inmediato (1-64), nmero entero nmero entero inmediato, nmero entero PLC-5/10, 11, 12 15, 20, 25, 30: 000-077 PLC-5/40, 40L: 000-157 PLC-5/60, 60L, 80, :000-237 inmediato, nmero entero PLC-5/10, 11, 12, 15, 20, 25, 30: 000-077 PLC-5/40, 40L: 000-157 PLC-5/60, 60L, 80: 000-237 inmediato procesadores PLC-5 clsicos: 0-31 procesadores PLC-5 con caractersticas mejoradas: 0-255 inmediato (2 - 999) inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) inmediato procesadores PLC-5 clsicos: 0-31 procesadores PLC-5 con caractersticas mejoradas: 0-255
IDI
Entrada inmediata de datos
offset de archivo de datos longitud destino
IDO
Salida inmediata de datos
offset de archivo de datos longitud origen
IIN
Entrada inmediata
1 palabra (entrada)
no
IOT
Salida inmediata
0 palabra (salida)
no
JMP
Salto
nmero de etiqueta
no
JSR
Salto a subrutina
nmero de programa de lgica de escalera lista de parmetros de entrada lista de parmetros de retorno
no
no N/A
LAB
Etiqueta SFC (importacin/exportacin solamente)
nmero de archivo
C-11
Instruccin
Descripcin
Operando
Valor vlido
LBL
LBL (etiqueta de programa de lgica de escalera)
nmero de archivo
inmediato procesadores PLC-5 clsicos: 0-31 procesadores PLC-5 con caractersticas mejoradas: 0-255 inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato, indexado, nmero entero indexado, nmero entero control 1 - 1000 0 - 999 indexado, nmero entero indexado, nmero entero control 1 - 1000 0 - 999 inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) punto flotante (coma flotante)
LEQ
Menor o igual a
origen A origen B
no
LES
Menor que
origen A origen B
no
LFL *
Carga LIFO
operando de origen arreglo LIFO control LIFO longitud posicin
LFU *
Descarga LIFO
arreglo LIFO destino control LIFO longitud posicin
LIM
Lmite
lmite bajo prueba lmite alto
no
LN *
Algortimo natural
origen destino
no
LOG *
Algortimo a la base 10
origen destino
no no no
MCR
Rel de control maestro
C-12
Instruccin
Descripcin
Operando
Valor vlido
MEQ
Comparacin con mscara para igual
operando de origen mscara de origen operando de comparacin
inmediato, nmero entero inmediato, nmero entero inmediato, nmero entero inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) mensaje, nmero entero inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) inmediato, nmero entero inmediato, nmero entero hexadecimal nmero entero nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero nmero entero
MOV
Mover
origen destino
no
MSG MUL
Mensaje Multiplicar
bloque de control origen A origen B destino
s no
MVM
Mover con mscara
operando de origen mscara de origen destino
no
NEG
Cambiar signo
origen destino
no
NEQ
Diferente
origen A origen B
no
NOT
NO lgico
origen destino
no
NSE
prxima bifurcacin de seleccin SFC prxima bifuracin simultnea SFC
solamente para la importacin/ exportacin ASCII solamente para la importacin/ exportacin ASCII
N/A
NSI
N/A
C-13
Instruccin
Descripcin
Operando
Valor vlido
NXT
Siguiente (lazo FOR)
para los nmeros de etiqueta
inmediato procesadores PLC-5 clsicos: 0-31 procesadores PLC-5 con caractersticas mejoradas: 0-255 inmediato, nmero entero de bits inmediato, nmero entero de bits nmero entero bit inmediato (0 - 15) nmero entero bit bit inmediato (0 - 15) nmero entero bit bit bit PD nmero entero nmero entero inmediato, nmero entero nmero entero inmediato, punto flotante (coma flotante (en grados) punto flotante (coma flotante) (en radianes) inmediato (0 - 255)
OR
O lgico
OSF *
Un frente descendente
bit de almacenamiento bit de salida palabra de salida
s; requiere la ejecucin de una transicin de falso a verdadero s s
ONS OSR *
Un impulso Un frente ascendente
bit de origen bit de almacenamiento bit de salida palabra de salida
OTE OTL OTU PID
Activacin de salida Enclavamiento de salida Desenclavamiento de salida PID
bit de destino bit de destino bit de destino bloque de control bloque de control valor pv valor retenido valor cv
no no no no s
RAD *
Radin (conversin de grados en radianes)
origen destino
no
REF
referencia SFC (vea LAB) (importacin/exportacin ASCII solamente) Restablecimiento de temporizador/contador Retorno
nmero de etiqueta
N/A
RES RET
temporizador, contador, control lista de parmetros de retorno inmediato, nmero entero, punto flotante (coma flotante)
no no
C-14
Instruccin
Descripcin
Operando
Valor vlido
RTO2
Temporizador retentivo a la conexin
temporizador base de tiempo PRE ACC
temporizador inmediato (0.01, 1.0) 0 - 32767 0 - 32767 nmero entero, punto flotante (coma flotante) nmero entero inmediato (8, 16, 32) inmediato (3-999)
SBR SDS
Subrutina Secuenciador dirigido inteligente
lista de parmetros de entrada archivo de control nmero de E/S nmero de archivo de programa
no no
SDZ
inicio de la zona de eliminacin, ediciones no ensambladas bifurcacin de seleccin SFC
solamente en los archivos de exportacin ASCII solamente para la importacin/ exportacin ASCII nmero de archivo SFC reinicio en el paso inmediato (1 - 999) inmediato, nmero entero
N/A
SEL
N/A
SFR*
restablecimiento SFC
no
SIM SIN *
bifurcacin simultnea SFC Seno
solamente para la importacin ASCII origen destino inmediato, punto flotante (coma flotante) (en radianes) punto flotante (coma flotante) (en radianes)
N/A no
SIZ
inicio de la zona de insercin, ediciones no ensambladas inicio de compresin
solamente en los archivos de exportacin ASCII solamente para la exportacin/ importacin ASCII solamente para la exportacin/ importacin ASCII solamente para la exportacin/ importacin ASCII
N/A
SOC
N/A
SOP
inicio de programa SFC
N/A
SOR
inicio de rengln
N/A
2 Esta instruccin requiere escanes peridicos para que se actualice. Vea la pgina 2-13 en este manual o el manual del usuario de texto estructurado para obtener ms informacin.
C-15
Instruccin
Descripcin
Operando
Valor vlido
SQI
Secuenciador de entradas
archivo mscara origen control longitud posicin
nmero entero, indexado inmediato, indexado hexadecimal, nmero entero inmediato, indexado, nmero entero control 1 - 1000 0 - 999 nmero entero, indexado inmediato, indexado, nmero entero control 1 - 1000 0 - 999 nmero entero, indexado inmediato, indexado, nmero entero indexado, nmero entero control 1 - 1000 0 - 999 inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) control 1 - 1000 0 - 999
SQL
Carga secuenciador
archivo origen control longitud posicin
SQO
Secuenciador de salidas
archivo mscara de destino destino control longitud posicin
SQR
Raz cuadrada
origen destino
no
SRT *
Clasificar
archivo de clasificacin control de archivo longitud posicin
SRZ
inicio de la zona de reemplazo, ediciones no ensambladas
solamente en los archivos de exportacin/ importacin ASCII nmero de archivo 2 - 999
N/A
STP
Paso SFC (procesadores PLC-5 clsicos) (importacin/ exportacin ASCII solamente)
N/A
C-16
Instruccin
Descripcin
Operando
Valor vlido
Requisito de transicin de falso a verdadero N/A
STP *
Paso SFC (procesadores PLC-5 con caractersticas mejoradas) (importacin/exportacin solamente)
nmero de archivo del temporizador de paso base de tiempo cualificador nmero de accin (de ACT) nmero de archivo de temporizador base de tiempo
2 - 9999 inmediato (0.01, 1.0) N, S, R, L, D, P1, P0, SL, SD, DS inmediato temporizador inmediato (0.01, 1.0) nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) control 1 - 1000 0 - 999 inmediato, nmero entero, punto flotante (coma flotante) inmediato, nmero entero, punto flotante (coma flotante) nmero entero, punto flotante (coma flotante) inmediato, punto flotante (coma flotante) (en radianes) punto flotante (coma flotante) (en radianes) inmediato
STD *
Desviacin estndar
archivo de desviacin estndar destino control de archivo longitud posicin
SUB
Restar
no
TAN *
Tangente
origen destino
no
TID *
Identificacn de testigo (importacin/exportacin ASCII solamente) Fin temporal A BCD
nmero de identificacin de testigo (debe ser nico por archivo SFC)
N/A
TND TOD
no origen destino inmediato, nmero entero nmero entero temporizador s: requiere la transicin de verdadero a falso para ejecutarse no
TOF 2
Temporizador a la desconexin
temporizador
C-17
Instruccin
Descripcin
Operando
Valor vlido
Requisito de transicin de falso a verdadero s: requiere la transicin de verdadero a falso para ejecutarse s
TOF 2
Temporizador a la desconexin
base de tiempo PRE ACC
inmediato (0.01, 1.0) 0 - 32767 0 - 32767 temporizador inmediato (0.01, 1.0) 0 - 32767 0 - 32767 2 - 999 para todos los procesadores
TON 3
Temporizador a la conexin
temporizador base de tiempo PRE ACC
TRC
Transicin SFC (importacin/exportacin ASCII solamente) Inhabilitacin de interrupcin del usuario Habilitacin de interrupcin del usuario Examina si cerrado Examina si abierto O exclusivo
nmero de archivo
N/A
UID * UIE * XIC XIO XOR
no no bit de origen bit de origen origen A origen B destino bit bit inmediato, nmero entero de bits inmediato, nmero entero de bits nmero entero inmediato, nmero entero inmediato, nmero entero nmero entero no no no no
XPY *
X a la potencia de Y
2 Esta instruccin requiere escanes peridicos para que se actualice. Vea la pgina 2-13 en este manual o el manual del usuario de texto estructurado para obtener ms informacin. 3 Esta instruccin requiere escanes peridicos para que se actualice. Vea la pgina 1-14 en este manual o el manual del usuario de texto estructurado para obtener ms informacin.
C-18
Notas:
I-1
Smbolos &B 3-2, 4-5 &H 3-2, 4-5 &O 3-2, 4-5 A almacenamiento de datos archivos de imagen de E/S 1-2 archivo operaciones de bsqueda y comparacin 9-17 Archivo de compatibilidad PLC2 16-15 archivo de control ejemplo 8-2 archivo de datos manipulacin 8-3 archivos funciones 9-14 instruccin COP 9-19 instrucciones FLL 9-20 modos de operacin 8-5 operaciones aritmticas 9-7 operaciones de copiar 9-5 operaciones lgicas 9-12 archivos de datos rango de valores C-1 archivos de imagen de E/S 1-2 ASCII ABL 17-4 ACB 17-5 ACI 17-6 ACN 17-7 AEX 17-7 AHL 17-8 AIC 17-9 ARD 17-10 ARL 17-12 ASC 17-14 ASR 17-15 AWA 17-15 AWT 17-17 Atencin cambiar el valor del ndice 13-6 colocacin de contadores crticos 2-15, 2-17
conversin de 32 en 16 bits 4-10 direccin indexada AVE 4-16 direccin indexada FAL 9-2 direccin indexada SRT 4-27 direccin indexada STD 4-30 direccionamiento de estructura de control 10-4 direccionamiento indexado 8-2 estado de los bits BTR/BTW 15-7 FOR y NXT con bifurcaciones 13-5 FOR y NXT sin bifurcaciones de salida 13-5 introduccin de direcciones de entrada 1-6, 1-7 modificar los bits de estado de BTR/BTW 15-6 MSG bits de estado .ST y .EW 15-25 parejar las instrucciones de pila 11-6 PID cambiar entradas o unidades 14-19 cambiar la unidad de ingeniera mxima 14-22 cambiar la unidad de ingeniera mnimia 14-22 cambio del escalado 14-6 cmo establecer los lmites de temperatura 14-28 reanudar el ltimo estado 14-10 tiempo de actualizacin 14-21 programacin en lnea con ONS 13-14 programacin en lnea DTR 10-8
1785-6.5.12ES - Noviembre de 1998
I-2
restablecimiento de TON y TOF 2-8, 2-20 temporizadores y contadores saltados 13-4 uso de direcciones de control 8-2 uso de direcciones de control para instrucciones 11-2 uso de una direccin de control 12-3 zona MCR superposicin o anidado 13-2 zonas MCR temporizadores y contadores 13-2 B bifuracin seleccionada secuencia de escn B-8 bifurcacin simultnea secuencia de escn B-9 bits de estado instruccin CIO 15-24 C calcular ADD 4-12 funciones 4-9 longitud de expresiones 4-7 ONS 13-14 orden de operacin 4-8 clculo ACS 4-11 ASN 4-13 ATN 4-14 AVE 4-15 CLR 4-17 COS 4-18 DEG 6-3 DIV 4-19 EOT 13-18 FSC 9-14 IOT 1-7 LN 4-20 LOG 4-21 MUL 4-22 NEG 4-23 RAD 6-4
1785-6.5.12ES - Noviembre de 1998
SIN 4-24 SQR 4-25 SRT 4-26 STD 4-28 SUB 4-31 TAN 4-32 XPY 4-33 CMP instruccin 3-2 cmo conectar los procesadores PLC-5 Ethernet con el uso de nombres del sistema central 16-6 comparacin EQU 3-5 GEQ 3-5, 3-6 LEQ 3-6 LES 3-7 NEQ 3-10 comparar expresin 3-2 instrucciones 3-2 longitud de expresiones 3-3 Compute CPT 4-5 expresin 4-5 comunicacin directa transferencia en bloques 15-2 conceptos de archivo estructura de control 8-2 manipulacin de datos 8-3 modos de operacin 8-5 consejo conexin a los procesadores Ethernet PLC-5 usando nombres de computadora principal 16-6 constante de programa rango de valor vlido C-1 constanteestado tiempo de escn B-14 constantes de ganancia 14-3 constantes de programa &H, &O, &B 3-2, 4-5 contador CTD 2-17 CTU 2-15 RES 2-20 contadores
I-3
instrucciones 2-13 control de proceso como establecer las alarmas de salida 14-7 constantes de ganancia 14-3 ecuacin 14-2 ejemplos de PID 14-29 ejemplos de PID entero 14-29 ejemplos de PID PD 14-33 instruccin PID 14-1 PID 14-10 polarizacin 14-9 seleccin del trmino de derivada 14-7 uniformidad de derivada 14-4 uso del lmite de salida 14-7 ControlNet I/O Transfer instruccin 15-22 convergente tiempo de escn B-14 conversin BCD 6-2 FRD 6-2 D diagnstico DDT 10-2 DTR 10-8 estado 10-5 FBC 10-2 modo bsqueda 10-2 parmetros 10-4, 10-8 divergente tiempo de escn B-14 E Enhanced PLC5 processors 1 Entrada inmediata de datos instruccin 1-8 escalado a unidades de ingeniera 14-5 expresin como determinar la longitud 3-3 cmo determinar la longitud 4-7
F flujo de programa AFI 13-13 JMP y LBL 13-3 JSR, SBR y RET 13-8 UID 13-19 UIE 13-20 flujo de programas MCR 13-2 I informacin de estado SFC B-1 instruccin ControlNet I/O Transfer 15-22 entrada inmediata de datos 1-8 salida inmediata de datos 1-8 instruccin (ACB) 17-5 instruccin ABL 17-4 instruccin ACI 17-6 instruccin ACN 17-7 instruccin ACS 4-11 instruccin ADD 4-12 instruccin Addition (ADD) 4-12 instruccin AEX 17-7 instruccin AFI 13-13 instruccin AHL 17-8 instruccin AIC 17-9 instruccin Always False 13-13 instruccin AND 5-2 instruccin AND Operation AND 5-2 instruccin Arc Cosine ACS 4-11 instruccin Arc Sine ASN 4-13 instruccin Arc Tangent ATN 4-14 instruccin ARD 17-10 instruccin ARL 17-12 instruccin ASC 17-14 instruccin ASCII Integer to String 17-9 instruccin ASCII Read Line 17-12
1785-6.5.12ES - Noviembre de 1998
I-4
instruccin ASCII Set Handshake Lines 17-8 instruccin ASCII String Compare 17-15 instruccin ASCII String Concatenate 17-7 instruccin ASCII String Extract 17-7 instruccin ASCII String Search 17-14 instruccin ASCII String to Integer 17-6 instruccin ASCII Write 17-17 instruccin ASCII Write Append 17-15 instruccin ASN 4-13 instruccin ASR 17-15 instruccin ATN 4-14 instruccin AVE 4-15 instruccin Average File AVE 4-15 instruccin AWA 17-15 instruccin AWT 17-17 instruccin Bit Distribute BTD 7-2 instruccin Bit Shift Left (BSL) 11-2 instruccin Bit Shift Right (BSR) 11-2 instruccin Block Transfer Read BTR 15-3 instruccin Block Transfer Write BTW 15-3 instruccin Break (BRK) 13-5 instruccin BRK 13-5 instruccin BSL 11-2 instruccin BSR 11-2 instruccin BTD 7-2 instruccin BTR 15-3 instruccin BTW 15-3 instruccin CIO 15-22 bits de estado 15-24 monitoreo 15-24 uso 15-23 instruccin Clear CLR 4-17 instruccin CLR 4-17 instruccin Compute CPT 4-5
instruccin Convert from BCD FRD 6-2 instruccin Convert to BCD TOD 6-2 instruccin COP 9-19 instruccin COS 4-18 instruccin Cosine COS 4-18 instruccin Count Down 2-17 instruccin Count Up (CTU) 2-15 instruccin CPT 4-5 instruccin CTD 2-17 instruccin CTU 2-15 instruccin Data Transitional DTR 10-8 instruccin DDT 10-2 instruccin de flujo de programa FOR, BRK, LBL y RET 13-5 OSF 13-16 OSR 13-15 SFR 13-17 instruccin de registro de desplazamiento aplicacin 11-1 BSL y BSR 11-2 FFL y FFU 11-5 LFL y LFU 11-5 Instruccin de restablecimiento 2-20 instruccin DEG 6-3 instruccin Degree DEG 6-3 instruccin DFA 18-1 instruccin Diagnostic Detect DDT 10-2 instruccin Diagnostic Fault Annunciator (DFA) 18-1 instruccin DIV 4-19 instruccin Divide DIV 4-19 instruccin DTR 10-8 instruccin End of Transition EOT 13-18 instruccin Energize Output (OTE) 1-4 instruccin EOT 13-18 instruccin EQU 3-5
1785-6.5.12ES - Noviembre de 1998
I-5
instruccin Equal to (EQU) 3-5 instruccin Examine Off (XIO) 1-3 instruccin Examine On (XIC) 1-3 instruccin FBC 10-2 instruccin FFL 11-5 instruccin FFU 11-5 instruccin FIFO Load (FFL) 11-5 instruccin FIFO Unload (FFU) 11-5 instruccin File Arithmetic and Logic FAL 9-2 instruccin File Bit Comparison FBC 10-2 instruccin File Copy COP 9-19 instruccin File Fill FLL 9-20 instruccin File Search and Compare FSC 9-14 instruccin FLL 9-20 instruccin FOR 13-5 instruccin For (FOR) 13-5 instruccin FRD 6-2 instruccin FSC 9-14 instruccin GEQ 3-5 instruccin Greater Than or Equal To 3-5, 3-6 instruccin GRT 3-6 instruccin IDI 1-8 uso 1-9 instruccin IDO 1-8 uso 1-9 instruccin IIN 1-6 instruccin Immediate Input (IIN) 1-6 instruccin Immediate Output IOT 1-7 instruccin IOT 1-7 instruccin JMP 13-3 instruccin JSR 13-8 instruccin Jump 13-3 instruccin Jump to Subroutine 13-8 instruccin Label 13-3 instruccin Label (LBL) 13-5
instruccin LBL 13-3, 13-5 instruccin LEQ 3-6 instruccin LES 3-7 instruccin Less Than 3-7 instruccin Less Than or Equal To 3-6 instruccin LFL 11-5 instruccin LFU 11-5 instruccin LIFO Load (LFL) 11-5 instruccin LIFO Unload (LFU) 11-5 instruccin LIM 3-7 instruccin Limit Test (LIM) 3-7 instruccin LN 4-20 instruccin Log to the base 10 LOG 4-21 instruccin lgica FAL 9-12 instruccin Masked Comparison Equal to (MEQ) 3-9 instruccin Masked Move 7-4 instruccin Master Control Reset 13-2 instruccin MCR 13-2 instruccin MEQ 3-9 instruccin MOV 7-3 instruccin Move MOV 7-3 instruccin MSG 16-1 uso 16-10 instruccin MUL 4-22 instruccin Multiply MUL 4-22 instruccin MVM 7-4 instruccin Natural Log LN 4-20 instruccin NEG 4-23 instruccin Negate NEG 4-23 instruccin NEQ 3-10 instruccin Next (NXT) 13-5 instruccin NOT 5-3 instruccin Not Equal To (NEQ) 3-10 instruccin NOT Operation NOT 5-3 instruccin Number of Char in Buffer 17-5 instruccin NXT 13-5
1785-6.5.12ES - Noviembre de 1998
I-6
instruccin One Shot ONS 13-14 instruccin One Shot Falling (OSF) 13-16 instruccin One Shot Rising (OSR) 13-15 instruccin ONS 13-14 instruccin OR 5-4 instruccin OR Operation OR 5-4 instruccin OSF 13-16 instruccin OSR 13-15 instruccin OTE 1-4 instruccin OTL 1-4 instruccin OTU 1-5 instruccin Output Latch (OTL) 1-4 instruccin Output Unlatch 1-5 instruccin PID 14-1 instruccin proporcional, integral y de derivada 14-10 instruccin RAD 6-4 instruccin Radian RAD 6-4 instruccin RES 2-20 instruccin RET 13-8 instruccin Retentive Timer On (RTO) 2-10 instruccin Return 13-8 instruccin RTO 2-10 instruccin SBR 13-8 instruccin SDS 18-1 instruccin Sequencer Input 12-2 instruccin Sequencer Load 12-2 instruccin Sequencer Output 12-2 instruccin Sequential Function Chart Reset 13-17 instruccin SFR 13-17 instruccin SIN 4-24 instruccin Sine SIN 4-24 instruccin Smart Directed Sequencer 18-1 instruccin Smart Directed Sequencer (SDS) programacin 18-2 instruccin Sort File SRT 4-26
1785-6.5.12ES - Noviembre de 1998
instruccin SQI 12-2 instruccin SQL 12-2 instruccin SQO 12-2 instruccin SQR 4-25 instruccin Square Root SQR 4-25 instruccin SRT 4-26 instruccin Standard Deviation STD 4-28 instruccin STD 4-28 instruccin SUB 4-31 instruccin Subroutine Header 13-8 instruccin Subtract SUB 4-31 instruccin Tangent TAN 4-32 instruccin Temporary End 13-20 instruccin Test Buffer For Line 17-4 instruccin Timer Off Delay (TOF) 2-7 instruccin Timer On Delay (TON) 2-4 instruccin TND 13-19, 13-20 instruccin TOD 6-2 instruccin TOF 2-7 instruccin TON 2-4 instruccin X to the Power of Y XPY 4-33 Instruccin XIC 1-3 instruccin XIO 1-3 instruccin XOR 5-5 instruccin XOR Operation XOR 5-5 instruccin XPY 4-33 instrucciones ASCII 17-1 CIO monitoreo 15-24 comparar 3-2 diagnstico 10-1 flujo de programas 13-1 mensaje 16-1 operandos C-1 registro de desplazamiento 11-1 requisitos de memoria A-1 secuenciador 12-1
I-7
temporizacin A-1 temporizador 2-1 tipo rel 1-1, 2-1 transferencia en bloques 15-1 instrucciones ASCII cadenas 17-3 instrucciones ASCII Read Characters 17-10 instrucciones de archivo lgicas 9-12 instrucciones de diagnstico 10-1 instrucciones de flujo de programa 13-1 INVALID OPERAND mensaje de error 4-4 L LOG instruccin 4-21 lgico AND 5-2 NOT 5-3 OR 5-4 XOR 5-5 M manipulacin datos de archivo 8-3 manipulacin de elemento MVM 7-4 manipulacin de elementos LIM 3-7 MEQ 3-9 MOV 7-3 memoria requisitos de instruccin A-1 requisitos SFC B-3 mensaje instruccin 16-1 mensaje de error INVALID OPERAND 4-4 modo de escn de E/S transferencia en bloques 15-1 modo escner configuracin 15-13, 15-14 modo incremental 8-7 modos operacin de archivo 8-5 monitoreo
instrucciones CIO 15-24 MSG introduccin de instrucciones 16-10 O operandos instrucciones C-1 orden de operacin 4-8 P paso secuencia de escn B-7 PID cmo establecer las alarmas de salida 14-7 cmo seleccionar el trmino de derivada 14-7 cmo usar el lmite de salida 14-7 cmo usar el modo manual 14-8 ecuaciones 14-2 ejemplos 14-29 ejemplos de nmero entero 14-29 ejemplos PD 14-33 instruccin 14-10 polarizacin 14-9 procesador PLC5/10 1 PLC5/60C 1 PLC5/80 1 PLC5/80E 1 PLC5/86 1 PLC5/V30 1 PLC5/VME 1 Procesadores PLC-5 clsicos 1 Procesadores PLC-5 ControlNet 1 Procesadores PLC-5 Ethernet 1 Procesadores PLC-5 protegidos 1 Procesadores PLC-5 VME 1 proceso de control uso del modo manual 14-8 processor PLC5/11 1 PLC5/12 1 PLC5/15 1
1785-6.5.12ES - Noviembre de 1998
I-8
PLC5/20 1 PLC5/20C 1 PLC5/20E 1 PLC5/25 1 PLC5/26 1 PLC5/30 1 PLC5/40 1 PLC5/40C 1 PLC5/40E 1 PLC5/40L 1 PLC5/46 1 PLC5/60 1 PLC5/60L 1 PLC5/80C 1 PLC5/V40 1 PLC5/V40L 1 PLC5/V80 1 PLC5/VME 1 programacin instruccin SDS 18-2 programacin instrucciones operandos C-1 punto flotante (coma flotante) rango de valor vlido C-1 R restricciones SFC B-5 rutina de aplicacin personalizada 18-1 S salida inmediata de datos instrucciones 1-8 secuencia de escn SFC B-7 secuenciador aplicacin 12-1 instrucciones 12-1 SQI 12-2 SQL 12-2 SQO 12-2 SFC ejemplo secuencia de escn B-11 requisitos de memoria B-3 secuencia de escn bifuracin seleccionada B-8
1785-6.5.12ES - Noviembre de 1998
bifuracin simultnea B-9 ejemplo B-11 secuencias de escn paso/transicin B-7 Smart Directed Sequencer (SDS) descripcin general 18-2 T Temporary End instruccin 13-13 temporizacin instrucciones A-1 transferencia en bloques 15-13, 15-14 temporizador instruccin TON 2-4 parmetros de instruccin 2-13 parmetros de la instruccin 2-2 precisin 2-3 RES 2-20 RTO 2-10 TOF 2-7 temporizadores 2-1 tiempo de escn constanteestado B-14 convergente B-14 divergente B-14 tiempos de ejecucin determinacin B-12 tipo rel IIN 1-6 OTE 1-4 OTL 1-4 OTU 1-5 XIC 1-3 XIO 1-3 TND instruccin 13-13 transferencia en bloques ejemplos de programacin 15-15 instruccin BTR 15-3 instruccin BTW 15-3 instrucciones 15-1 modo de comunicacin directa 15-2 modo escn de E/S 15-1
I-9
temporizacin 15-13, 15-14 transicin secuencia de escn B-7 U unidades de ingeniera escalado 14-5 unidades, ingeniera escalado 14-5 uniformidad de derivada 14-4 User Interrupt Disable UID 13-19 User Interrupt Enable UIE 13-20 uso instruccin CIO 15-23 instruccin IDI 1-9 instruccin IDO 1-9 instruccin MSG 16-10 utilidad CAR 18-1
1785-6.5.12ES - Noviembre de 1998
I-10
1785-6.5.12ES - Noviembre de 1998
Servicio al cliente
Si usted necesita ayuda adicional relativa al software, Allen-Bradley ofrece soporte de productos por telfono y en la planta mediante nuestros Centros de Servicio al Cliente ubicados en todo el mundo. Si requiere ayuda tcnica por telfono, comunquese primero con la oficina de ventas, distribuidor o integrador de sistemas regional. Si necesita ayuda adicional, le rogamos comunicarse con el Centro de Servicio al Cliente regional o los Servicios de Soporte de Sistemas.
En EE.UU. y Canad
Si tiene un convenio SupportPlus o si su software est protegido por una garanta, puede comunicarse con los Servicios de Soporte de Sistemas al nmero siguiente: 1-800-289-2279. Tenga a mano el nmero de contrato o el nmero de registro del software. Para obtener asistencia tcnica in situ, comunquese con la oficina de ventas, distribuidor o integrador de sistemas regionales. Puede llamar a la lnea de ayuda de 24 horas de Allen-Bradley al 1-800-422-4913 fuera de las horas hbiles.
Otros pases
Llame a su Centro de Servicio al Cliente regional al nmero siguiente:

Regin o zona Nmero de telfono del Centro de Servicio al Cliente 519-623-1810 52-5-259-0040 44-908 838800 (33-1) 3067-7200 (49) 2104 6900 (39-2) 939-721 (852) 887-4788 (34-3) 331-7004
Canad (Cambridge, Ontario) Amrica Latina (Mxico) Reino Unido (Milton Keynes) Francia (Pars) Alemania (Gruiten) Italia (Miln) Asia/Pacfico (Hong Kong) Espaa (Barcelona)
Para obtener asistencia tcnica en la planta, comunquese con la oficina de ventas, distribuidor o integrador de sistemas regionales. Puede comunicarse con el Centro de Servicio al Cliente regional fuera de las horas hbiles.
Publicacin 1785-6.1ES Noviembre de 1998

Reemplaza la publicacin 1785-6.1ES Febrero de 1996
PN 957280-51
1998 Rockwell International Corporation.

PLC

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

PLC

Uploaded by

Copyright:

Available Formats

Allen-Bradley

Controladores programables PLC-5

Referencia del conjunto de instrucciones

Informacin importante para el usuario

Lista alfabtica del conjunto de instrucciones PLC-5

Lista alfabtica del conjunto de instrucciones PLC-5

1785-6.1ES Noviembre de 1998

Lista alfabtica del conjunto de instrucciones PLC-5

dispositivo o condicin de 2 estados mltiples dispositivos o condiciones de 2 estados

nivel de bit varios bits

nivel de elemento instrucciones de archivo

transferencia en bloques o transferencia ControlNet diagnsticos control de programa

Tabla B Ejemplos de operaciones

1785-6.1ES Noviembre de 1998

Resumen de los cambios

Resumen de los cambios

1785-6.1ES Noviembre de 1998

Resumen de los cambios

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

Instrucciones lgicas AND, NOT, OR, XOR

Instrucciones de conversin FRD y TOD, DEG y RAD

Instrucciones para modificar y mover bits BTD, MOV, MVM

Conceptos de instrucciones de archivo

1785-6.1ES Noviembre de 1998

Instrucciones de archivo FAL, FSC, COP, FLL

instrucciones de diagnstico FBC, DDT, DTR

Instrucciones de registro de desplazamiento BSL, BSR, FFL, FFU, LFL, LFU

Instrucciones de secuenciador SQO, SQI, SQL

1785-6.1ES Noviembre de 1998

Instruccin de control de proceso PID

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

Instruccin de mensaje MSG

1785-6.1ES Noviembre de 1998

instrucciones de rutina de aplicacin personalizada SDS, DFA

1785-6.1ES Noviembre de 1998

Requisitos de temporizacin y memoria de la instruccin

Tipos de datos vlidos para los operandos de instrucciones

1785-6.1ES Noviembre de 1998

Archivos de imagen de E/S en el almacenamiento de datos

Las instrucciones se programan en la lgica de escalera para controlar los bits.

1785-6.1ES Noviembre de 1998

Examine Off (XIO)

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

Immediate Input (IIN)

Donde: Where: RR = I/Onmero del rack de E/S el rack number RR =

1785-6.1ES Noviembre de 1998

Immediate Output (IOT)

Donde: Where: RR = I/O nmero del rack de E/S RR = el rack number

1785-6.1ES Noviembre de 1998

Immediate Data Input (IDI)

Immediate Data Output (IDO)

1785-6.1ES Noviembre de 1998

Cmo usar las instrucciones IDI e IDO

1785-6.1ES Noviembre de 1998

1785-6.1ES Noviembre de 1998

Cmo usar los temporizadores