1

2
3
4
5
6
7
8
9
10
11
Exercice: Vrifier le fonctionnement et la table de
vrit du bistable RS
12
13
14
15
16
17
18
19
20
21
22
23
24
25
compteurs synchrones et
asynchrones
26
27
28
29
30
31
32
33
34
35
Applications du bistable D
36
37
38
39
40
41
42
43
44
Autres Multivibrateurs
45
46
47
48
49
50
51
..
o,.? t' g:u..I:'UW''Uiriu..r;''g "<uits

V.81 ETolution des circuits electroniques de logique.

- Vers 1950 :
circuits logiques a tubes
- Verso '1960 ; a semi-conducteurs
. RTL (circuits logiques a resistances
et transistors)
DTL (circuits logiques a diodes et transistors)
- Vers 1967
: logiques INTEGRES
DTL (ne sont plus utilises)
TTL ( logiques a transistors et
. - transistors logiques)
Vera 1970 : circuits logiques INTEGRES a grande echelle

( LSI = Large Scale Integration)
MOS (circuits logiques a transistors
a efet de a electrode de
commande isolee)
C/MOS (circuits logiques a transistors
. MOS complementaires) .
TTL Schottky (circuits logiques TTL
a transistors SCHOTTKY)'
- Vers 1980 : TTL-ALB ( circuits TTL a transistors
, Schottky amelioresn:
consommation reduite et vitesse
____" .__ .. _". - __ __ .__
.aracteristiques principales a
_ors choix d'un type de circuit logigue.

Oelle-01 doit comprise entre certaines limites.
Ex.: 1es circuits logiques de 1a serie
1a tension ncmina1e Vest de 5
v
'
la tension peut varier
entre 4,75 V et 5,25V
. -

-_. Elle-.st- ouverte.-- - ---------- ..-----
C'est 1a moyenne arithmetique entre
1a puissance consommee'lorsque, 1a sortie est a l
'etat
bas
et la puissance consommee1orsque 1a sortie est a l'etat haute
Ex.: La porte NET 7400 consomme a l
'etat
bas
una puissance POCO) de 15mW et a l'eta"t haut
une puissance P
O(1)
de 5mi'!
La puissance consommee par cette porte
Pc::" POCO) + PC(1) = 10mvl
, 2
3- Tensions limites 8nnlicables sur les entrees.

Tensions Qu'il ne raut pas depasser pour ne pas risquer
de detruire Ie circuit.
'1;'_ -0"'" .... 10Q l"-i 'YO,,",,; +'Cl 1 nO'; rip. 1 a serie
; _ J r' ""''''0 .... '""
I
I
JA
- courant a'entre nlveou hout,' Ie courant qui traverse une borne d'entree quand
une tension niveau haut est appliquee a cette entree.
Ill-courant d'entree niveau bas: Ie courant qui traverse une entree quand une
tension niveau bas est appliquee it cette entree.
lOti - courant de sortie niveou bout: Ie courant qui traverse une borne de sortie
placee au niveau logique I dans des conditions de charge specifiees.
lOt - courant de sortie niveau bas: Ie courant qui traverse une borne de sortie placee
au niveau logique 0 dans des conditions de charge specifiees,
f)Tl
Sortance Normalemern, la sortie d'un circuit logique doit entrees
logiques. La sortG/nee (appelee egalementjcrresr de charge) est definie comme le nombre
maxima! de sorties logiques standard qui peuvent etre pilotees sans problernes. Par exem
pie. quand il est indique qu'une porte logique a une sortance de 10. cela signifie qu'elle
':J
peut piJoter 10 entrees logiques standard. Si on depasse ce nombre, assure
l.l.ue les tensions des niveaux logiques des sorties seront exactes.
Retards de propagation Un signal logique qui traverse un circuit subit toujours un
retard. Deux retards de propagation sont definis:
I
pu l
: retard pour passer du niveau logique 0 au niveau logique I (BAS it HAUT).
l
PH l
: retard pour passer du niveau logique I au niveau logique 0 (HAUT it BAS).
La figure 8.1 represente les retards de propagation d'un INVERSEUR. Notez que 'Ptfl
est Ie retard de la reponse quand 10'2 sortie passe du niveau HAUT au niveau BAS. Ce
retard est mesure entre les points it rni-hauteur des transitions d'entree et de sortie. La
valeur t PI U est Ie retard de la reponse quand la sortie passe du niveau BAS au niveau
HAUT
Generalernent, I
PH l
et lPLH sont differents et varient tous les deux selon les conditions
de charge. Les temps de propagation servent generalement de mesure pour la vitesse
relative des circuits logiques. Par exempJe, un circuit logique dont les temps sont 10 ns
est plus rapide qu 'un circuit dont les temps sont 20 ns.
Consommation Tous les CI quand ils sont en fonctionnement consomment une cer
taine energie electrique. Cette energie est delivree par une ou plusieurs tensions d'ali
entree --------, \
()! :
,
'-----

sortie 1 ' ...
,
I
\
,
,
I
I
o ,
I
I
" I:
J'
,
,
I
,
I
I

""'"'-'
t
pHl
t
p l H
FIGURE 8.1 Retards de propagation.
section 8!i Tenninologie des CI numenques
305
!""!'!** '.:"J,!!:;: .... --:"'"'-_.""....-. . ,...
et c'est la difference entre la sortie BASSE la plus elevee possible et la tension d'entree
maxirnale necessaire pour donner lieu aun niveau BAS. Quand une sortie logique BASSE
J \ attaque une entree logique , toute pointe positive superieure aV
NL
qui parasite la Iigne du
(signal provoque I'elevation de la tension qui se retrouve ainsi dans la bande indeterminee.


307
(8.1 )
(8.2)
V
OH
{= V1H(min)
VNH = '-'<>H(min) - \fH(min)
V
NL
= \1ir.(max) - VOL(max)
n))}7JJ7J.>:I V
1L
(max]
- --
TerrninoJogie des CI numeriques
al bl
FIGURE 8.3 MargE!S de sensibilite aux bruits Cc.
gammes des exigences des
tensions de sortie tensions d'enlree
bande indelerminee
c
o
.;;;
c
s
Section 8.1

etat logiQue
1
G
atolerer des tensions parasites sur ses entrees. La mesure quantitative de I'immunite aux
bruits est appelee la marge de sensibilite aux bruits et e/le est illustree ala figure 8.3.
La figure 8.3 a) schernatise la gamme des tensions qui apparaissent ala sortie d'un
circuit logique. Toutes les tensions superieures it VoH(min) sont traduites COiTIiTIe un
niveau 1 Iogique, et toutes les tensions inferieures it VOL (max) sont traduites comme un
(
niveau logique O. Les tensions qui se trouvent dans la bande indeterminee ne doivent
jamais apparaitre sur la borne de sortie d'un circuit logique dans des conditions normales.
Les tensions representees sur la figure 8.3 b) sont celles qu'il faut respecter sur l'enlree
d'un circuit logique. Un circuit logique en reponse a routes les tensions superieures ii
V1H(min) se mettra dans l'etat logique I; et il se mettra dans l'etat logique 0 en reponse
a toutes les tensions inferieures a Vu.(max). Les tensions se trouvant dans la bande
indeterminee occasionnent une reponse imprevisible et ne doivent jamais etre utilisees,
La marge de sensibilite aux bruits etat HAUT V
N H
est definie comme suit:
et elle est illustree sur la figure 8.3. VNH est la difference entre la sortie HAUTE la plus
basse possible et la tension d'entree minimale necessaire pour produire un niveau HAUT.
((
Quand une sortie logique HAUTE auaque I'entree dun circuit logique, toute pointe
negative superieure a vNH qui vient parasiter la Iigne du signal provoque un abaissement
de la tension qui se retrouve ainsi dans Ja bande indeterminee, Iii ou Ie fonctionnement
du circuit devient irnprevisible ,
La marge de sensibilite aux bruits etat BAS VNL est definie comme suit:
D
+5V
I B l ~ : ~ I[ I
A z +5 V e ~
D
2
._ D
J
B = +5 V
------:...._-...,
/IBLOOUEI
IIH 10 /lA (typical)
1 Hl
R.
130n
d'entree $ 0,4 V sont Ires
faibles
I., = 10 itA
'- )I
-e
+\
~ O L
Ir-C-O-N-D-U':""ITI
R
J
~ 1.::n
y
II)
+5 V
R.
4kn 1,6 kn
R, R
2
130 n
QJ/CONDUITI
A=+5ve ~ I, ~ I
D, D
2
0.7 V
B.I ~
+ OJ
~ 2,4 V
lr ICONDUITI
V
OH
l-BL-oo-U-'-EI
-I
-=-- \
I'L = 1,1 mA
-=
b)
IlL =1,1 rnA
~
f3
Conditions Conditions
d'entree de sortie
A et B sont
tous les deux
au niveau
HAUT ("" 2 V)
0
3
est
BLOOUE
Ies courants O. conduit
de sorte
II'
que V
x
est
FAIBLE
I ("S 0,4 V)
Conditions Conditions
d'entree de sortie
A ou B ou
les deux sont
au niveau
BAS ("S 0,8 V)
O. est
BLOOUE
Ie courant relourne 0
3
joue Ie
a ta masse en role d'un
passant par la ernetteur-suiveur
borne d'entree (ermttodyne) et
au niveau BAS
VOH "" 2,4 V,
normalement 3,6 V
FIGURE 8.6 Porte NON-ET TTL representee pour ses deux valeurs de
sortie possibles,
Section 8.2 Famillie logique TTL 311
~
8.3 CARACTERISHQUES DE LA SERlE TIL STANDARD
En 1964, la socict,S Texas Instruments lancait sur le marche la premiere garnme de circuits
TTL standard Cene scrie , designee par lcs chiffres 5400/7400, est devenue I'urre des

families de circuits integrc, logiques les plus repandues, Nous ne consacrons la presente
section qua la serie 7400, puisque la seulc difference entre les versions 5400 et 7400
ticnt au fait que la serie 540{) est destinee au materiel militaire et peut fonctionner dans
des intervallcs de temperatures et de tensions d'alimentation plus grands, Plusieurs fabri
cants LIe CI produisent maintenant la gammc des circuits integres 7400, me me si certains
utilisent leur proprc identification Par excrnple , Fairchild cornrnercialise une serie de CI
TTL dont lcs nurneros sont 9NOO, 9300, 9600 et ainsi de suite Toutefois, Fairchild
indiquc habituellement sur ses fiches techniques le nurnero equivalent de la serie 7400,
La serie 7400 fonctionne sans problerne dans la gamme de temperatures de 0 a
70C et sous une tension dalirnentarion comprise entre 4,75 et 5,25 Y, Par contrc. la
serie 54(X) est un peu plus souplc, puisqu 'clle peut tolercr un intervalle de temperatures
de - 55 a + 125'T et des tensions dalirnentation entre 4,5 et 5,5 V, Ccs deux series
,. ont habituellerncnt une sortance de 10, ce qui veut dire quelles peuverit piloter 10 autres
sorties sans perte de leurs caractcristiques.
Niveaux de tension 7400 Le tableau 8, I nous fait connaitre Ics niveaux de tension
dentrce et de sortie que 1'011 doit respecter avec la serie standard 7400, Les valeurs
minimalex et maxirnales indiquccs correspondent au cas pessimistc des conditions dati
mentation, de temperature ct de charge, L 'examcn de ce tableau montre que la sortie
maxirnalc garantissant un niveau logique 0 est VOL = 0,4 V, ce qui eS1400 mV de moins
que la tension a I'entree necessaire pour avoir un 0 logique , soit VII = 0,8 Y, On voit
done que la marge de scnsibilitc lUX bruits CC pour letat BAS est 400 rnv . Donc
TABLEAU 8.1 Niveaux de tension de la
sene 7400 standard
Minimal Typique Maximal
VOL 0,2 0,4
VOH 2,4 3,6
Va, 0,8
VIH 2,0
VNL = VIl(max) - VOL(max) == 0,8 V - 0.4 V == 0,4 Y == 400 mY
De merne , la sortie minimalc qui garantit un I logique, VOH, est 2,4 V, ce qui est 400 rnV
de plus que la tension dentree nccessaire pour avoir un I logique, soit V
1H
= 2,0 Y,
Donc la marge de sensibilite lUX bruits CC pour l'ctat HAUT est 400 mY.
VNH = \ic)H(min) - VIH(min) = 2,4 V - 2,0 Y == 0,4 Y == 400 mV
Donc les marges de sensibilite CC de la serie 7400 garanties pour Ie cas pessimiste sont
routes lcs deux 400 rnV. En pratique, les marges typiques son I superieures a cela
(V
Nl
= I Vel V
NH
= 1,6 V),
Tensions moximoles normnates Les tensions indiquees au lableau 8, I ne donncnt
pas les valeurs maximales nominalcs au-deja desquelles la duree de vie utile d'un CI pcut
etre ccourtee. Les tensions appliquees a route entree d'un CI de la serie 7400 standard
314 Chop. 8 Families de circuits integres logiques
Solution: Allez a la rubrique DC AND AC CHARACTERISTICS pour trouver
les valeurs maximales l cc et f
ccL
pour la serie 54/74. Ccs valeurs sonI respecti
vement 8 mA et 22 mA. fcc moyen est donc (8 + 22)/2 = 15 rnA. La consorn
mation moyenne est obtenue en multipliant cette derniere valeur par Vcc - La fiche
technique indique que ces valeurs de fcc correspondent II Vee maximal (5,25 pour
la serie 5400) 11 vient done
PD(moy) = 15 mA x 5,25 V = 78,75 mW
pour la consornmation de toute la puce. On trouve la consommation d'une seule
porte NON-ET en divisant par quatre:
Po(moy) = 19,7 mW par porte
Etant donne que la consommation moyenne a ere calculee a partir du courant
maximal et de la tension maxirnalc. cest la consommalion maximale dune porte
NON-ET 7400 pour Ie cas pessirniste . Les conccptcurs font souvent Icur analyse
pour le cas pessirniste afin detre certains que leurs circuits fonctionneront bien
dans routes les conditions.
Les retards de propagation rnaximaux dunc porte NON-ET 7400 sont dapres
fa fiche:
1f'f11. - 22 ns, 1f'1I1 = 15 ns
done Ie retard de propagation moyen est
22 + 15
I",,(moy) = 2 = 18,5 ns
De nouveau, ce retard de propagation moyen maximal correspond au cas pcssirniste.

8.4 AUTRES SERIES TTL
Lcs Cl de la serie 7400 standard offrent un bon compromis entre vitesse et consommation
eonvenant :1 de nornbrcuses applications. Les circuits integres cornrnercialises dans cette
serie contienncnt un large cventail de portcs, de bascules, de monostables, dans la gamme
des produits dintcgrarion apetite echclle (551), et de registres adecalage, de compteurs,
de decodeurs , de mernoires et de circuits arithrnetiques dans la gamme des produits
diruegration a moyenne echelle (M51).
Apres I'aveneruent de la serie 7400 standard, dautres series TIL ont ete mises au
point. Dans ces autres series, les caracteristiques de vitesse el de consommation sont tres
differentcs, Nous decrivons ces scrie dans les paragraphes suivants. Rernarquez que
lorsquon utilise Ie sigte TTL , on se rcfcre generalernent ala seric 7400 standard.
TTL foible consommotion, serte 74LOO (L-TTL) Les circuits TTL faible consommation,
designcs sous Ie nom serie 74LOO, sent essentiellernent les memes circuits que ceux de
la seric standard sauf pour ce qui est des resistances qui sonl toutes plus elevees. En
utilisant des resistances on reduit la consornmation mais au detriment des
retards de propagation qui sont desormais plus longs. Une porte NON-ET caracterisnquc
de cette serie consomme en moyenne I mW mais a un retard de propagation moyen de
33 ns. --
316 Chap. 8 Families de circuits logiques
b

diode
Schottky
c:::.=>
Vee
2,8 kn 760.11 55.11
entrees
sortie
-;
FIGURE 8.9 a) Transistor
insaturable Schottky; b) porte
o,
NON-ET de base dans 10
sene S-TTL. IGracieusete de
350ft 370n
2
0,
-:-
Fairchild. filiale
bl Schlumberger).
tionnement est relativement rapide mais OU la consommation doit etrc minimalc. Done
les LS-TTL sont devenus les circuits ordinaires de la famille TTL et on les retrouve
maintenant dans presque routes les nouvelles conceptions TTL dans lesquelles la vitesse
na pas Ii eire maximale ou bien la consommation, rninirnale; dans Ie premier cas on
uti lise la serie S-TTL et dans Ie second cas la serie L-TTL.
Notez que la porte NON-ET 74LSOO de la figure 8. )0 na pas un transistor d'entree
Ii plusieurs ernetteurs. On y retrouve plutot des diodes dentree (D, et D.); malgre cela
Ie fonctionnement de base de ce circuit est identique acelui avec transistor aernetteur
multiple.
Comparaison des series TTL On presente au tableau 8.3 certaines des caracteristiques
les plus imponames des diverscs series TTL. Ce tableau foumit des valeurs typiques qui
318 Chap. 8 Families de circuits integres logiques
' .... ,.
mentation negatives et la valeur de ses niveaux logiqucs. qui ne sont pas compatibles
avec ceux des autrcs families logiques; cest une difficulte qui rend presque impossible
@
le melange dans lin mcrne circuit d'elemenls EeL, TTL et MOS.
QUESTION DE REVISION
1. Vrai ou taux:
a) Les EeL fonctionnent plus rapidement parce que leurs transistors ne se saturent pas.
b) Les circuits ECL ont deux sorties.
c) Les marges de sensibilite aux bruits des circuits ECL sont plus larges que les marges de
sensibilite des TTL.
d) "n'y a pas dans les circuits ECL production de poinles parasites durant les transitions d'etats.
e) Les dispositits ECL consomment mains que les circuits TTL standard.
8.10 CIRCUITS INTEGRES NUMERIQUES MOS
'./
La tcchnolouic MOS (Illctal-oxyde-semicomlllcteur) tire son nom de la fa<;on dont sont
constituc-, lcs clements: line electrode mctallique sur un oxydc qui sen disolant entre
lclcctrodc et Ie suhstrat scmiconducteur , Lex transistors de la technologic MOS sont des
transistors it ctfct de champ appclcs MOS, La plupart des Cl nurner iques MOS sont
xculcmcnt avec des transistors MOS et avec rien duutrc .
1 l.cs principaux avantages des transistor MOS sont leur facilitc de Iuhrication. leur
Ltibk l'Oeil, leur petite dimension ct leur Iuiblc consonunation. Lex CI MOS sont presque
30 f'1. plus Iacilc j Iabriqucr que lcs CI bipolaircs (TI'L, EeL etc.). En outre, les dispositifs
MOS prennent morns dcspacc sur une puce que lcs transistors BIPOLAIRES. De facon
caractcrist iqu. lin transistor MOS prend line supcrficic de I mil carrc landis qu'un
tranvixt or brpolairc utilise line supcrficic de SO mil carrcx. D'ailleurs, ct ces: encore plus
\ important. Ics Cl numcriqucx MOS nuf iliscnt hahitucllcrncnt dclemems resistifs
inlerrC'S, qui prcnncnt tcllcrncnt de place dans lcs Cl hipolaires.
On pcut done placer sur un CI MOS lin plus grand nombre dclcmcnts de circuit
que sur line puce bipolairc de meme dimension. C'cst daillcurs pour ccla que les CI
MOS xurrlaxxcnt lcx CI bipolaircs dans Ie domaine de lintcgration agrande cchcllc (LSI),
L l La gramk dcnsilc t!'inlcgration des CI MOS conlcrc it ccs line plus grande
t'iabil itc plIisqll'il y a moins de conncx ions cxtcrncs it Iairc.
Le principal inconvenient des CI MOS esl leur vitcsse de fonctionnement relati
/ vcment faihle par rapport ,Icellc des families bipolaires, Dans les nomhreuses applications
ou cct aspect n est pas critique, la logiquc MOS est de loin superieure it la logique
bipolaire. Aprcs line courte description du transistor MOS, nous examinerons les carac
terisriqucs des families logiques MOS,
8.11 TRANSISTOR MOS
II ex istc actuellcrncnt deux types de transistors a effet de champ MOS: celui a appau
\"-;I'S('/11('fll ct cclui a enrichisscmcm . Lcs circuits intcgres nurneriques MOS utilisent
sculcmcnt lc transistor MOS it par consequent nous n ' ctudierons que ce
Gtypc de rranxixtor. En outre, notre etude ne portera que sur le Ionctionncment du transistor
MOS commc interrupteur.
La figure K,2K schcrnarisc lcs symholes des transistors MOS it cnrichissernent
canal-N er canal-I'; sur ces schcrnas Ie xens de la Ileche indique soit un canal-N, soit un
canul-,". 1/ y ;1 sur ccs syrnboles une lignc briscc entre 141 source ct Ie drain pour indiquer
342 Chap, 8 Families de circuits logiques
11 '
- - - ~ - - - - - - ~ - - - - - - - - - - - - - - - - - - - - - -
TABLEAU 8.6
-s.
-,
,
I
I
J
RltlU.'1
10
10
n
10
10
n
R\lIIV,:It,
1000 n
valeur type
l000n
valeur type
Tension grille
source (V",)
assurant la
conduction
negative et plus
negative que V,
positive et
superieure a V,
negatif
posirif
Polarisation
drain-source
Families de circuits integres logiques
canal-N
canal-P
CIRCUITS NUMERIQUES MOS
Chop, 8
Fondamentalement, un transistor NMOS passe d'une tres haute resistance a une
tres basse resistance quand la tension de la grille passe dun niveau BAS a un niveau
HAUT. II est commode de simaginer que Ie transistor \!lOS est un interrupteur qui est
soit ouvcrt soit ferme entre la source et Ie drain.
Le transistor MOS canal-? fonctionne exacternent de fa me me facon que Ie dispositif
a canal-V. a lexceprion de la polarite des tensions qui est inversee. Dans Ie cas du
transistor PMOS, Ie drain est raccorde a une tension dalimentation \11)1) negative par
rapport ;1 la source. Pour ouvrir Ie transistor PMOS, on doit appliquer a la grille une
tension negative qui depasse \Is. On resume au tableau 8.6 Jes caracteristiques de commu
tation des dispositifs canal-? et canal-N.
On peut classer les circuits nurneriques realises avec un des transistors MOS en trois
categories: I) les PMOS, qui utilisent seulement des transistors MOS a enrichissernent
canal-P: : ~ J les NMOS qui utilisent seulemeru des transistors ,'vIOS a enrichissement
canal-N: et 3) les dispositifs CMOS (MaS cornplcmentaire) qui utilisent a la lois des
dispositifs canal-? et canaJ-N.
Les CI nurner iques PMOS et NMOS ont line densite dintegrauon superieure (plus
de transistors par unite de surface de Ja puce) acelie des dispositifs CMOS. et sont par
consequent plus econorniques , Les NMOS ont une densite dintegrarion deux fois supe
rieure acelle des PMOS et sont deux fois plus rapides, etant donne que les porteurs de
charge dans les NMOS sont des electrons libres alors que ce sont des trous (charges
positives plus lcntes) dans les PMOS. Par ailleurs. les CMOS sent de taus les elements
des familIes MOS ceux qui ont la plus grande cornplexite et la densite dintegration la
plus faihle , mais ce sont cgalement ceux qui sont les plus rap ides et qui consomment
Ie moins.
Dans la presentc section. nous allons etudier quelques circuits logiques NMOS de
base: tous les circuits que nous etudierons om leur equivalent en PMOS, la seule difference
etant la polarite des tensions. Etant donne que les elements PMOS et NMOS sent utilises
surtout dans des dispositifs LSI (microprocesseurs, memoires, rnernoires vives , etc.).
nous reservons a un autre chapitre letude des applications utilisant ces families. La
famille CMOS se retrouve surtout dans les applications MSL comme la famille TTL. et
nous letudierons plus en details a partir de la section 8.14.
INVERSEUR NMOS La figure 8.30 reproduit le circuit INVERSEUR NMOS de base.
On y trouve deux transistors MaS canal-N: Q, appele Ie transistor MOS de charge et
Qc Ie transistor MOS de commutation. La grille de Q I est toujours connectee a + 5 V.
de sorte que ce transistor eSI toujours auVERT et se comporte essentiellement comme
-,
8.12
344

+5 V

DQ' Q
J
A..JJ 0,
x
HAUT
HAUT
HAUT
BAS
B
BAS
BAS
HAUT
HAUT
A
BAS (0 Vj
HAUT (+5 VI
BAS
HAUT
B.
a)
+5 V
!-j
c:=>
::=r.=>-X
L-., 0,
Ao-Jl9' 1"]1L- B
A B x
BAS BAS HAUT
BAS HAUT BAS
HAUT BAS BAS
HAUT HAUT BAS
-r- b)
FIGURE 8.31 0) Porte NON-ET NMOS; b) porte NI.
MES, de sorte que la sortie se trouve au nivcau HA UT. lei aussi, on se convainc Iaci
lernent que lcxprcssion de sortie est celie LIe la mise en tonction NI des entrees et que
X =
011 realise sans problcme des pones ET ct OU NMOS en cornhinanl des pones NI
ct NON-ET LIes invcrscurs.
Bascules NMOS On fahrique des bascules en retrocouplant deux pones Nt Oil NON
ET. La hascuk MOS est lin clement tres important LIes rncmoires MOS: ct nous ell
rcpnrlcrous plus loin.
8.13 CARACTERISTIQUES DE LA LOGIQUE MOS
Lc-, Iauullc-, \oglques MOS comparces aux I'<lmillcs logiques bipolaircs sonl plus lentes,
conxouu ncnt moins denergie, ont des margcs de sensibilite aux bruits plus larges , [one
tionnenl sous une gamme de tensions d'alimentation plus grande, ont une sortancc plus
clcvce ct. comme on I'a dcjiJ dir, ant une dcnsite d'integration supcrieure,
346 Chap. 8 Families de circuits logiques
I
--

8.14 LOGIQUE MOS COMPLEMENTAIRE

La farnillc logique MOS complementaire utilise les dew: types de transistor MaS a
canal-A' et acanal-P dans Ie merne c;ircuit.en vue de retirer des avantages que ne posscdent
_pas les families PMOS et NMOS. A proprement parler , on peut dire que les Ci\10S sont
,plus et ncorc mains gourmands que les aurrcs familles MOS. Ces avantages sont
quelque peu attcnucs par la cornplcxite de fabrication plus grande de ces CI et par leur
dcnsite d ' integration moins elevec. Done les CMOS ne pcuvent pretendre competitionner
les famil les \'10S dans Ie cas des applications ou l'inregration de dispositifs doit eire 1'1
plus poussec possible.
Tourcfois , 13 logique CMOS srrnpose de plus en plus dans le sectcur des dispositifs
principalernent aux dcpens de la farnille TTL, qu'eile concurrence dircctement Lc
processus de fabrication des CMOS est plus simple que celui des TTL et sa densite
dintegration est plus elevec, ce qui perrnet done de mettre plus de circuits par unite de
surface et de reduire le cout par fonction. Lcs seuJement
de lcncrgie dissipec par la serie TTL faible consomrnarion (74LOO) et conviennent
done parfaiterncnt aux applications Ionctionnant sur pile ou dont lalimentation de sccours
est sur pile. Toutcfois, la vitesse de fonctionnernent des CMOS est generalemerltCIeux
'---
it quatre fois plusJt;_nte que cellc des series TTL standard et LS- TTL.
--"-._-'.-'" .., -
Inverseur CMOS Le circuit de I'INVERSEUR CMOS de base cst reproduit a la figure
X 32 Sur cc schema ct sur ccux qui suivcnt , on a rcrnplace Ie symbole courant du
transistor MOS par des blocs portanl la lettre P et N pour indiquer rcspectiverncnt un
transistor MOS-P et un transistor MOS-N. On proccdc ainsi lout simplerncnt parce que
I'analyse des circuus est plus commode. Le montage de I'INVERSEUR CMOS cst
constitue de deux transistor MOS en scrie ; dans ce montage Ie dispositif canal-P a sa
source conncctee a + V
n D
(tension positive) et Ie dispositif canal-N a sa source connectee
fila masse" Les grilles des deux Jispositifs sont reunics pour former une entree commune.
l.cs drains de ces deux dispositifs sont aussi reunis pour former une sortie commune.
+-v DO
,
V E.N1AE[ 0,
I VSOAT1f;
G
JO'
II I
0 +VDO SORTIE I ENTREE
::-ov
logique 1 RSOATlr 10
' 0
n REN1AFE 1 kn C
, [ V""'H
OV
ENTREE I SORTIE
::-+V
n D
= 10
' 0
logique 0 RENTAH 1 Kn RSOAl'E rz
VCNfREE N I 0)
VSORTIE = VENTRfr

FIGURE 8.32 INVERSEUR CMOS de base.
, Cerl"IOS fahricanh appclreru 13 borne de Ia masse Ii""
348 Chap. 8 Families de circuits integres logiques

survient lorsquc les entrees A et B sont routes I" deux '" niveau HAUT (; Vm,) afin
d'OUVRrR lcs deux transistors MOS-N, cc qui place une faible resistance entre la borne
de sortie et la masse. Dans routes les autres conditions, au moins un transistor MOS-P
est OUVERT tandis qu'au moins un transistor MOS-N est ce qui donne en
. \
sortie un niveau HAUT.
',,
-,'''-", \
'.,__ I
Porte NI CMOS line porte NI CMOS sobtient en ajoutant it I'mverseur de base en
sene un transistor MOS-P ct en parallele un transistor MOS-N, voir figure 8.34. De
nouveau, on analyse ce circuit en se rendant compte que toute entree au niveau BAS
.... OUVRE son transistor MOS-P correspondant et FERME son transistor MOS-N corres
pondant ct vice versa dans le cas d'une entree au niveau HAUT. Nous laissons Ie soin
au lcctcur de verifier que cc circuit fonctionne cornrne une porte NI.
Pour obtenir des portes OU ct ET CMOS, il suffit d'ajouter des inverseurs aux
portcs NON-ET ct NI.
Bascules SoC CMOS Si on rctrocouple deux pones NON-ET ou deux portes Nl CMOS
on obticnt une bascule SoC ordinaire. Pour fabriquer des bascules synchrones ou 1-K a
partir de la bascule SoC de base on doit ajouter d'autrcs pones logiques.
+V
OD
G
A. I
o
S

A
0
BAS

BAS
HAUT
HAUT
B
BAS
HAUT
BAS
HAUT
II x
HAUT
BAS
BAS
BAS
FIGURE 8.34 Porte Nt CMOS.
350 Chap. 8 Families de circuits integras logiques
i
- --
Marges de sensibilite aux bruits Les marges de sensibilitc aux bruits CC des .
.
.,. '- :......- "
1.<:.

\
\ - ....... '\. \"U'
"
.
-, -.' ,,. ,
J .,
se calculent a partir du tableau 8. 7 la
V,'1H - VOH(mm) - Vm(mm)
== V
DD
- 70% V
DD
30% V
DD
V
NL
== Y1L(max) - VOL(max)
30% V
DO
- 0
30% V
DO
V
Lcs marges de sensibiliie uux bruits sont les memes pour les deux etats ct dependent de
IJ
" . Quand V D" "" 5 V, les marges de scnxibilitc 'lUX bruits sont toutes les deux 1,5 V.
Elks sont scnsiblcrnent meilleures que celles des dispositifs TTL et ECl Lcs CMOS
sont done particulicrernent interessants pour lcs applications que Ion -monter dans
des milieux ires parasites. Evidemment. il est possible davoir des rnarges de sensibilite
aux bruits encore meil/cures en utilisant une tension V"" plus grande. Cette amelioration
de I'immunite aux bruits se fait toutefois au detriment de [a consommation a cause de
\' alimentation plus elevee
Consommation Quand un circuit logique CMOS est dans un ctat statique (ne change
pas), sa consornmation est extrernernent faible. La raison de ccci est donnce par les
circuits des figures R.32 a S.34. Notez que qucl que soit letat de la sortie. il ya toujours
unc resistance Ires elevee entre la borne V
DD
et la masse parcc qu'il y a toujours un
transistor MOS de FERME dans la trajcctoire du courant. La consornmationd'un CMOS
nest done que de2:5 nW par porte quand V"I> = S V: cette consummation ne
dcpassc pas 10 nW quand V"D = 10 V. Avec de lelles valeurs pour Po. on conceit sans
difficulte qucles CMOS scient les circuits ideaux pour les applications ou la consommation
est lin element esscntiel.
P
D
auqtnente avec 10treauence La consommation dun CI CMOS demeure faiblc
tant que nous semmes en regime continuo Malheureuscrncnt , PI) augmente proportion
ncllcmcnt Zt la frequence de commutation des circuits" Par cxernple , une porte NON-ET
CMOS dont P" est 10 nW en regime continu se retrouve avec un P" de 0,1 mW a la
frcquence -roo el"de I rnw a I MHz.Ta figure iU5 pourquoi Ja
mation augrncnte avec la frequence.
Chaque fois qn ' .,)rtie de CMOS passe du niveau BAS au nivcau HAUT. un
courant de charge t:\lIlsitoire est foumi au condensatcur de charge. La capacite de celui
ci est [a somrne des capacites dentrce de routes les charges excitees et de la capacite de
sortie du dispositif lui-memo. Ces pointes etroites de courant sont fournies par VI)D et
clles pcuvent avoir frequernrncnt unc amplitude de.S et une duree de,20 it. 30 ns. On
concoit done facilernent qu' a mesure que la frequence de commutation augmente , il y
".;! un plus .sr;md..L'ornhrp. de pointesdc courant de ce genre par seconde et que Ie courant
moyen prelcve de I;aiiinentation augmente. " _..
Ainsi les clements CMOS perdent-ils, aux hautes frequcnces, certains de leurs
avantages par rapport aux autres families Jogiques. A titre de regie generate, on peut dire
'''qu'une porte CMOS consomme a peu pres la rnerne encrgie qu'une porte LS-TfL aux
frcquences voisines de 5 MHz. Dans Ie cas des puees MSI. la situation est un pcu plus
complexe que ee que ron vient de dire. et un concepteur devra donc effeetuer une analyse
352 Chap. 8 Families de circuits integres logiques
-.........,-==----------_1
-;8
:J1/@
Vitesse de commutation Bien que lcs CMOS, comme Ie) PMOS, aient
a alirncnter des capacites de charge relativement grandes , leur vitcssc de commutation
est toutefois plus clevee acause de leur faible resistance de sortie dans une ctat comme
dans lautre. Rappelons qu'une sortie NMOS doit charger Ie condensateur de charge a
travers une resistance relauvement grande (100 k.l1). Par centre. dans un circuit CMOS,
la resistance de sortie a I'eta: HAUT est R,;uv;R;-d'un transistor MOSP, dont la valeur
est habituellernent de l kfrou mains. Grace a eette petite resistance, '.a charge des
est plus rapide.
Une porte NON-ET CMOS a habitucllement un tr<l moyen de 50 ns aV
OD
= 5 V,
ct de 25nsa V
DIl
= 10 V. Le retard de propagation diminue quand V
DD
augmente parco
que R"'VfXf du transistor MaS decroit sensiblement quand la tension dahmcntation
augrncntc A la lumiere de ccci, il sernblerait done que V
DD
doive etre la plus clevee
possible pour lc fonctionnement en haute frcqucncc. Evidcrnment , plus VOf) est grand
plus Ie circuit consomme de lcnergie.
Entrees inutilisees Les entrees CMOS ne doivent jamais etre laissees non branchees.
rilllfe:,; 11'.\ entrees CMOS doivent eire raccordees a line tension fixe (0 V all Vf)o) au a
JII1(' autre entree, Cctte regie vaut egalement pour toutes lcs entrees des portes logiques
inutilisccs dun boitier. line entree CMOS non branchee peut capter des signaux parasites
et des charges elcctrostatiqucs pouvant facilement polariser Ics transistors MaS canal-?
et ranal-N ct les rnettre dans leur etat conducteur; ceci peut donner lieu aune plus grande
consommation ct possiblement a une surchauffe.
Susceptibilite aux charges etecttostatiques La grande resistance dcntrce des
entrees CMOS lcs rend tout particulicrcrncnt vulnerables a l'accumulation de charges
clectrostat iques qui peuvcnt gcncrer des tensions suffisammenl elevecs pour percer l'i
xulunt diclcctriquc entre la porte du transistor MaS et le canal. De relies charges electro
-tatiqucs peuvent apparaitre a la suite d'une manipulation inappropriee. cornrnc Ie fait de
placer lc boitier sur un support en styrofoam. Les boitiers CMOS et MOS doivent etre
manipules avec heaucoup de soin. par exernple: I) etrc stockes dans une mousse con
ductrice DU dans un boitier metallique et 2) etre sondes a un circuit au moyen dun fer
it souder dont lc bout est a la masse.
Aujourd 'hui, la plupart des dispositifs de (J serie CMOS sont proteges contre les
detcnorutions dues alclcctrostatiquc . au moyen de diodes de protection placees achaque
entree. Mcrne dans ces cas, il est preferable de respecter les regles rncntionnees ci-dcsxus
.ifin de pre vcnir route deterioration due it lclectrosratique.
Temps de transition des Signaux o'entree A linstar des dispositifs TTL. les dis
positifs CMOS et MaS ne fonctionnent bien que si les signaux dcntrce ont des transi
tion" suffisammcnt rapides , memc si cettc exigenee ncst pas aussi critique que pour lex
ITL.. En general, lcs disposiufs CMOS fonctionnent de Iacon optirnale quand les tran
sition-. du Signal dentrce sont inferieures a 15 J.LS a VIJI) = 5 V et inferieures a 4 J.Ls
qualll] V
Il
" = I 0 V.
QUESTIONS DE REVISION
1. Comparez la gamme des tensions d'alimenlation des CMOS a celie des TIL.
2. Dites pourquoi la tension de sortie d'un CMOS est si pres de V
oo
dans l'etat HAUT
3. Comparez les marges de sensibilile aux bruns CMOS a celles des TIL
4. Donnez la raison pourquoi la consommation des CMOS est tellement faible en regime continuo
5. Dites pourquoi la consornrnatron d'un CMOS augmente avec la Irequence.
6. Dites ce qui limite la sortance d'un CMOS.
7, Indiquez ce qu'il taut faire avec les entrees mutilisees d'un CMOS.
8. Decrivez les precautions a prendre lorsqu'on rnarupule des dispositifs CMOS.
354 Chop. 8 Families de circuits integres Jogiques