Systmes Digitaux

(6GEN551)
Professeur : Assistant : Rachid Beguenane Stphane Simard <Stephane_Simard3@uqac.ca>

TP N 1
INITIATION AUX PORTES LOGIQUES LMENTAIRES ET CRATION DUN ADDTIONNEUR 2-BIT PAR LOGIQUE COMBINATOIRE

I.

INTRODUCTION

Lalgbre de Boole se trouve la base de tout llectronique digitale et des technologies numriques modernes. Des fonctionnalits complexes peuvent en effet tre cres en combinant divers oprateurs boolens (portes logiques) implments dans le matriel lectronique. Le succs de lre digitale provient du fait quelle a pu intgrer un nombre de plus en plus croissant dlments dans trs peu despace (augmentation de la densit des circuits intgrs ou puce). Au dbut de lre digitale, quon baptise SSI (Small-Scale Integration), les puces ne contenaient que quelques portes logiques. Aujourdhui, lpoque du VLSI (Very Large-Scale Integration), un microprocesseur comme un Pentium peut contenir des millions de portes logiques ! Les circuits digitaux au niveau des portes lmentaires peuvent tre classs en deux catgories : la logique combinatoire et la logique squentielle. La logique combinatoire prsente la proprit davoir une relation constante entre les sorties et les entres courantes (cest--dire quil sagit dun circuit sans mmoire). Le prsent laboratoire porte sur cette premire catgorie.

II.

OBJECTIFS

Lobjectif de ce TP est dabord de se familiariser avec les diffrentes portes logiques lmentaires et leur incarnation en circuits intgrs SSI; le second objectif est dappliquer lalgbre boolenne pour implmenter un circuit logique combinatoire qui effectue laddition binaire de deux nombres de 2-bit chacun avec des portes assorties et aussi avec des portes universelles (NAND).

III.

RAPPEL THEORIQUE

Niveaux logiques Llectronique digitale exige une convention pour pouvoir reprsenter des tats boolens avec des signaux lectriques. Ces conventions sont propres chaque famille logique (il en existe plusieurs !) Les deux principales familles dominantes aujourdhui sont le TTL (plus vieille, base sur des transistors bipolaires) et le CMOS (plus rcente, base sur des transistors MOS). Chacune possde une multitude de variantes possdant leurs caractristiques propres (rapidit, frquence de commutation, puissance consomme, caractristiques de tension et de courant lentre et la sortie, fan-out, fan-in, etc.) De manire gnrale, on peut supposer que les portes dune mme famille logique sont compatibles entre elles ; on peut donc les interconnecter sans devoir rflchir aux proprits lectriques proprement dites Usuellement, on peut connecter une sortie logique un maximum de 10 entres logiques (fan-out) sans quil y ait de problme lectrique. Dans ce laboratoire, nous utiliserons la logique TTL ( Transistor-Transistor-Logic ). Cette famille exige une alimentation continue de 5 V. Elle utilise les conventions de signal suivantes : Tension --------0-0,8 V XXXX 2-5 V tat logique -------------Bas (Faux en logique positive) Interdit !!! Haut (Vrai en logique positive)

Dveloppement dun additionneur

Nous dveloppons ici la logique boolenne permettant de faire des additions dans la reprsentation binaire.

Semi-additionneur
Ajouter 2 digits binaires Dec Binary A0 , B0 -> les bits singuliers dentre 1 1 S0 -> la Somme (un bit singulier) +1 +1 C1 -> La Retenue de sortie (carry out)

10

A0 B0 S0

C1

0 0 1 1

0 1 0 1

0 1 1 0

0 0 0 1

A0 B0

S0

C1

Addtion multiple en binaire

A3 A2 A1 A0

B3 B2 B1 B0

A 0 1 0 1

B 0 1 1 1

C
A B

Ci+1 Ci 1 1 1 Ai 0 1 0 1 +Bi 0 1 1 1 Si 1 1 0 0
Chaque position binaire cre une Somme et une Retenue (Carry)

Additionneur complet 1-bit (implmentation de la somme)

Un additionneur complet ( 1-bit) inclut la Retenue dentre Ci. Donc il possde deux sorties (Ci+1, Si). Le positionnement des 1 dans le Tableau-K pour Si, reprsente un OU-exclusif (XOR)

Ci Ai Bi Si Ci+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1

AiBi Ci

00

01

11

10

0 1

1 1
Si

1 1

Ai Bi Ci

Si

Additionneur complet 1-bit (implmentation de la retenue)

Ci Ai Bi Si Ci+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1

Ci
Ci

AiBi
0 1

Bi 00 01 11 10

1 1
Ai

Ci+1

Ci+1= Ai.Ci + Bi.Ci + Ai.Bi Ci

Ci

AiBi
0 1

Bi 00 01 11 10

1
Ai

1 1

Ci+1

Ci+1= Ai.Bi + Ci.(Ai + Bi)

Additionneur complet 1-bit

Si = Ai + Bi + Ci Ci+1= Ai.Bi + Ci.(Ai + Bi)

Ci Ai Bi
Si

C i+1
Semi-additionneur Semi-additionneur

Utilisation de portes universelles Toutes les portes logiques lmentaires peuvent tre implmentes partir dune combinaison approprie de portes NAND ou, alternativement, de portes NOR . Cela dcoule directement des proprits de lalgbre boolenne. Celles-ci constituent ainsi donc des portes universelles nous permettant dimplmenter nimporte quelle fonction boolenne dsire. De plus, au niveau physique (lectronique des semi-conducteurs), ces portes ncessitent un moins grand nombre de transistors que des portes boolennes conceptuellement plus simples comme AND et OR.

IV.
-

MATRIEL UTILIS
breadboard source de tension constante oscilloscope (au besoin) multimtre (au besoin) circuits intgrs digitaux de la famille TTL srie 74 o un 7486 porte XOR deux entres (quad) o un 7408 porte ET deux entres (quad) o un 7432 porte OU deux entres (quad) o cinq 7400 porte NAND deux entres (quad) o un 7406 inverseur avec collecteur ouvert (hex) 3 diodes lectroluminescentes rouges (DEL) 3 rsistance de 330 ohms 4 interrupteurs deux tats (SPDT = Single-Pole-Double-Throw) (quad)

V.

ACTIVITS
Activit 1 Additionneur 2-bit avec portes assorties

1. Avec les circuits intgrs appropris, implmentez un circuit qui permet de faire laddition de deux nombres de 2-bit. Utilisez les blocs de circuits tels que vus dans la partie thorique. Pour le bit 0 (de poids faible), utiliser un semi-additionneur. Pour le bit 1 (de poids fort), faites usage dun additionneur complet de 1-bit. 2. Pour lentre des oprandes (nombres), utilisez des interrupteurs deux tats. Chaque interrupteur reprsentera un bit. La connexion la terre (niveau logique bas) signifiera un zro ; la connexion lalimentation 5 V (niveau logique haut) signifiera un . Chaque interrupteur possde une broche common et deux autres broches pour les deux 8

tats possibles. La position du levier dcide de la continuit lectrique entre le common et une des deux autres broches. Lune devra tre connecte lalimentation 5V; lautre devra tre connecte 0 V (terre ou ground). 3. Comme rsultat de sortie, vous devez avoir deux bits de somme et un bit de retenu, cest-dire trois bits. Pour afficher le rsultat, utilisez des diodes lectroluminescentes avec une rsistance de protection. La diode devra sallumer lorsque le bit est un et steindre si le bit est zro . Pour une raison lectrique, vous devez intercaler un inverseur entre la sortie des rsultats sur les portes logiques et votre diode. (Explication : les portes TTL peuvent bien absorber du courant de la diode uniquement dans ltat logique bas; cest pourquoi nous utilisons un inverseur qui permet de contourner ce fait et de dfinir la logique dans le sens inverse qui nous convient mieux). Placer lanode de la diode lalimentation 5 V suivie de la rsistance en srie (pour limiter le courant) ; la fin de la branche se termine sur le collecteur ouvert de la sortie de linverseur. 4. Vrifiez toutes les combinaisons possibles doprandes et assurez-vous dobtenir les bons rsultats arithmtiques en sortie. Dressez la table de vrit de vos rsultats.

N.B. La documentation des circuits intgrs se trouvent en annexe. Elle provient de Texas Instruments (Accessible par le site WEB : http://www.ti.com.)

Activit 2 Additionneur 2-bit avec portes universelles NAND

1. Reprenez les circuits daddition prcdents de la partie thorique (semi-additionneur et additionneur complet). Par les techniques dalgbre boolenne, transformez ces circuits initiaux en circuits quivalents dans lesquels ne figurent que des portes NAND (portes universelles). Fournir les schmas lectriques des circuits quivalents dans votre rapport. 2. Refaites vos tests avec ce circuit quivalent. observations. Dressez la table de vrit de vos