Professional Documents
Culture Documents
INTRODUCTION
Il y a quelques annes la ralisation dun montage en lectronique numrique impliquait lutilisation dun nombre important de circuits intgrs logiques. Ceci avait pour consquences un prix de revient lev, une mise en uvre complexe et un circuit imprim de taille importante.
Le dveloppement des mmoires utilises en informatique fut lorigine des premiers circuits logiques programmables. Ce type de circuit peut intgrer dans un seul circuit plusieurs fonctions logiques programmables par lutilisateur. Sa mise en uvre se fait trs facilement laide dun programmateur, dun micro-ordinateur et dun logiciel adapt. 2
faible prix unitaire disponible dans le tiroir fiabilit prouve (circuit compltement test) sources multiples
Dsavantages:
pas optimis pour chaque systme mauvaise utilisation de la surface de circuit imprim
09/12/2013 Anne universitaire 2013-2014 4
logiques (combinatoires et squentielles) dont l'utilisateur peut programmer le schma d'aprs un cahier des charges.
Ces composants se distinguent des microprocesseurs et
microcontrleurs par le fait que leur programmation concerne leur structure interne et non une suite d'instructions raliser.
09/12/2013 Anne universitaire 2013-2014 5
* Les composants programmables sont dots de dispositifs de scurit destins empcher la copie de la fonction ralise.
* La plupart sont directement programmable sur le systme .
09/12/2013 Anne universitaire 2013-2014 6
09/12/2013
09/12/2013
11
12
ncessitait beaucoup de travail pour choisir, disposer et relier les composantes discrtes. Certaines fonctions logiques complexes taient remplaces par des PROM, mais une mmoire est en gnral trop grande et pas assez flexible pour bien convenir la tche. Les PLA, PAL avaient pour but de raliser des circuits logiques relativement complexe en un seul botier, et permettre au concepteur de reprogrammer le circuit plusieurs fois. Les GAL sont la version amliore des PLA/PAL.
type de dispositif ROM rseau ET fixe rseau OU programmable
PLA
programmable
PAL GAL
Les CPLD sont une extension naturelle des circuits PAL. Un CPLD incorpore plusieurs PALs ou PLAs sur une seule puce avec un
rseau dinterconnexions.
de relier les blocs entre eux. Il est donc possible de composer des fonctions logiques trs complexes incluant des machines tats et de petites mmoires.
Les CPLD offrent une alternative intressante aux FPGAs dans certains cas: faible consommation de puissance botiers de taille trs rduite (e.g. 25 mm2 vs 500 mm2 pour un petit FPGA) mmoire non volatile pour la programmation
14
15
programmable mmoire. Le rseau dinterconnexions permet dtablir des connexions entre les blocs dentres-sorties, les blocs fonctionnels et les macro-cellules.
16
Technologies de programmation
Fusibles
Anti-fusibles Connexions par transistors
17
Fusibles
Un mtal conducteur fond sous laction de la chaleur engendre
par un courant lev qui le traverse. Programmable une seule fois. Nest plus utilise.
18
Anti-fusibles (1)
Une tension leve engendre un court circuit qui forme un
19
Anti-fusibles (2)
Un anti-fusible est fabriqu en plaant du silicium amorphe entre deux
conducteurs mtalliques. Le silicium amorphe peut tre considr comme un isolant. En lui appliquant une tension leve, on transforme le silicium amorphe en silicium polycristallin conducteur. Le circuit lectrique ainsi form entre les deux conducteurs mtalliques sappelle un via..
Amorphous silicon column Metal Oxide Metal Substrate Polysilicon via
programmation.
Le lien doit souvent tre unidirectionnel: on utilise donc un
transistor.
21
flottante.
En conditions normales, les deux transistors fonctionnent de faon identique
entre sa grille et lun de ses terminaux. Cette tension induit un courant qui charge la grille flottante. Une fois celle-ci charge, il nest plus possible de crer un canal sous la grille et les deux terminaux sont effectivement isols lectriquement.
Pour effacer le dispositif, on lexpose un rayonnement ultra-violet qui
dissipe la charge accumule sur les grilles flottantes et ractive les transistors.
22
La cellule EPROM
Chaque cellule EPROM (Erasable Programmable Read Only Memory) est constitue d'un transistor FAMOS (Floating gate Avalanche injection MOS) FAMOS est programmable lectriquement et effaable aux rayons ultraviolets.
09/12/2013
23
La cellule EPROM
La grille suprieure est utilise pour la slection et la grille
infrieure entre la grille de slection et le substrat est dite flottante car elle nest relie rien.
Elle est entirement isole par loxyde de silicium (SiO2). Par application d'une tension positive leve sur la grille de
slection, on communique aux lectrons dans le canal une nergie suffisante qui leur permet de passer au travers de cet isolant.
Ces charges s'accumulent sur la grille isole o elles se trouvent
09/12/2013
24
La cellule EPROM
Pour l'effacement, on expose la puce aux rayons ultra-violets.
Les photons communiquent leur nergie aux lectrons et leur
redevient vierge
Pour cette technique, les botiers doivent possder une fentre
tre effaces lectriquement, sans rayons ultraviolets. Lisolant autour de la grille flottante est plus mince que dans le cas dune cellule EPROM, et la grille flottante chevauche partiellement le drain du transistor. Pour programmer la cellule, on place une tension leve sur la grille de contrle et le drain du transistor. Comme un courant lev circule dans le canal, des lectrons sont attirs par la grille de contrle et vont semmagasiner sur la grille flottante, dsactivant le transistor.
26
La cellule EEPROM
La cellule EEPROM (Electrically Erasable Programmable Read Only
Memory) est similaire la cellule EPROM, mais une deuxime grille recouvre la premire grille flottante.
La phase de programmation reste identique.
tunnel.
Les dimensions des cellules EEPROM tant beaucoup plus leves que
celles des cellules EPROM, cette mthode nest plus utilise aujourdhui.
Anne universitaire 2013-2014 27
09/12/2013
La cellule flash
Comme pour la cellule EEPROM, la cellule flash se programme
rduite.
relativement rcente (1985) qui connat un fort dveloppement. mmoire Flash navaient pas deux gnrations de retard sur les PLD bass sur de la mmoire SRAM.
Anne universitaire 2013-2014
09/12/2013
28
Mmoire SRAM
Une cellule de mmoire SRAM comporte 4 ou 6 transistors. La technologie SRAM est de loin la plus populaire pour les FPGAs. Linformation est perdue quand lalimentation est coupe. Le fichier de
configuration doit tre entrepos dans une mmoire ROM sur la planchette.
La technologie SRAM est affecte par les radiations, donc elle nest pas
29
La cellule SRAM
La cellule SRAM (Static Random Access Memory) consiste
en deux inverseurs CMOS connects en boucle pour former un bistable. lectrique externe.
L'tat de cette cellule peut tre modifi par un signal La cellule RAM est une structure de stockage volatile. La
figure suivante reprsente la cellule d'une SRAM 5 transistors (a) et une cellule 6 transistors (b). Malgr son cot, Cest la mthode utilise dans les FPGA les plus performants ce jour.
31
33
ASIC
Les ASIC (Application Specific Integrated Circuit) raliss chez le fondeur : le circuit est conu par l'utilisateur avec des outils de CAO, puis il est ralis par le fondeur.
Les circuits intgrs spcifiques une applications (ASIC) regroupent 2 catgories principales :
- les circuits semi-spcifiques, pour lesquels une partie ou
- les circuits spcifiques, pour lesquels lensemble des tapes de fabrication seront ralises aprs la conception.
34
ASIC
Parmi les circuits numriques spcifiques une application, il faut distinguer deux familles : les circuits conus partir dune puce de silicium vierge (Full-custom), les circuits o des cellules standards sont dj implantes sur la puce de silicium (Semi-custom).
35
36
entre les phases de conception et de fabrication. La conception d'un circuit intgr permet ainsi de passer du "systme" au "silicium" (technologie de fabrication) en passant d'un modle dit de haut niveau qui est une description fonctionnelle du circuit un modle dit de bas niveau correspondant l'laboration des plans des masques ( layout ) qui vont dfinir la topologie des circuits (assemblage de plusieurs centaines de millions de rectangles ou de polygones sur plusieurs niveaux).
37
38
correspondant deux valeurs 0 et 1, modlisant les tensions aux bornes des circuits), description des structures lectriques (assemblage et dimensionnement des transistors) description des structures topologiques (dessin des plans des masque s en respectant des contraintes gomtriques strictes).
39
40
41
42
Circuits semi-spcifiques
On distinguera ce niveau deux sous catgories suivant le type de personnalisation :
les circuits programmables
43
Circuits Prdiffuss
Rseaux de transistors dj implants dans le silicium, mais non interconnects. Cest linterconnexion des transistors qui personnalise le circuit en fonction de lapplication vise.
45
(seule manque la mtallisation qui permet de raliser linterconnexion entre les transistors) Une matrice est caractrise par son nombre de plots (E/S) et de transistors. La surface est fige. Conception partir d une bibliothque.
46
47
48
Circuits spcifiques
On distinguera ce niveau, deux sous catgories suivant la mthode de conception utilise :
les circuits pr-caractriss les circuits sur mesure ( custom ou full custom )
49
Circuits Pr-caractriss
Assemblage de fonctions prdfinies et pr-caractrises
lectriquement par le fabricant La personnalisation du circuit se fait par placement des cellules et optimisation du routage conception de tous les masques de fabrication (nombre de transistors et dE/S non fig) Grande varit de cellules (compteurs, mmoires, ) plus ou moins complexes. Possibilit de concevoir des processeurs RISC. Possibilit d exploiter toute la surface de la puce surface 2 fois infrieure un pr-diffus surface 3 fois suprieure un full custom TOPOLOGIE EN BANDE : assemblage de cellules en ranges de mme largeur, spares par des canaux de routage de largeurs variables
50
52
53
54
performance : la totalit des oprations de conception est effectue de faon spcifique, adapte aux exigences de lutilisateur
Justification : grandes sries (dmarche effectue pour la plupart des
est effectu avec beaucoup plus dinterventions manuelles (diteur de layout) pour atteindre loptimisation au niveau de chaque transistor.
conception de tous les masques de fabrication
56
rduction du cot final du systme augmentation de la scurit du produit introduction de fonctionnalits spcifiques diminution du nombre de composants du systme augmentation de la fiabilit du systme rduction de la taille du systme utilisation efficace de la surface de circuit imprim rduction de la consommation augmentation des performances (vitesse)
59
60
62
Comparaisons
les critres de choix entre ces solutions ASIC vont dpendre de paramtres techniques (vitesse, puissance,) et conomiques (surface, dlais pour la conception et la fabrication, moyens et cots de conception des prototypes, des pices de srie, volumes de pices prvus sur la dure de vie du produit). Le point dquilibre entre tous ces paramtres pouvant voluer dans le temps, le choix dune solution pour intgrer un systme peut varier pendant la dure de vie du produit. Par exemple, les prototypes puis les premires sries dun systme lectronique numrique peuvent tre ralises avec des circuits programmables, puis par des circuits pr-caractriss (ou sur mesure) pour une production fort volume.
63
Comparaisons
64