DISEO DE UN CONVERSOR DIGITAL ANALOGO (6 bits)

Vref

Enatrada Binaria

Vout

DAC

Wilfredo Bermdez
Daniel Mera
Jorge Manrique
Luis A. Rocca
Carlos Bula

Salida
Analgica

AGENDA
INTRODUCCION
MARCO TEORICO
APLICACIONES
DAC
SWITCHES
OPAM
RED RESISTIVA
CONCLUSIONES

Introduccin
La conversin DAC es el proceso de tomar un valor representado en cdigo
digital y convertirlo en un voltaje o corriente que sea proporcional al valor
suministrado. La aplicacin principal de este tipo de dispositivos est dada en
sistemas electrnicos tales como amplificadores, control de motores,
calefactores, etc.
Para el diseo del DAC se utiliz el esquema en escalera R-2R con algunos
ajustes que permitieron mejorar su comportamiento y obtener mayor exactitud
de los valores digitales ponderados a la salida.

Marco Terico
Arquitecturas principales de los DACs :
R-2R (Escalera de resistencias)
String
Resistores de ponderacin binaria

Arquitecura implementada (R-2R):

Ventajas: Alta precisin.
Desventajas: Exactitud en el valor de las resistencias

Arquitectura Escogida
To OPAMP

R-2R Ladder
(b0 20 b1 21 b2 2 2 b3 23 ...bn 1 2 n 1 )
Vout Vref
2N

Aplicaciones
En instrumentacin y control automtico: Son la base para implementar

diferentes tipos de convertidores D/A, as mismo, para propsitos de

graficacin, indicacin .
El control por computadora de procesos o en la experimentacin: Se

requiere de una interfaz que transfiera las instrucciones digitales de la

computadora al lenguaje de los actuadores del proceso que normalmente es
analgico.
En comunicaciones: Especialmente en la recepcion de datos, en donde se

recibe una senal digital y se convierte a analoga. Por ejemplo en la

transmision de voz a traves de la red celular, Transmision de video
codificado satelital.

DAC - Consideraciones de Diseo

Bajo Costo
Alta Exactitud
Alto Ancho de Banda

DAC (Diagrama de bloques)

DAC (Esquematico)

DAC (Symbol)

DAC (Prueba)

DAC (Layout y Medidas)

DAC (Extracted)

DAC (Matching 1)

DAC (Matching 2)

DAC (Salida Zoom)

SWITCHES - Consideraciones de Diseo

Operacin en TRIODO
Longitud MinimaRpida Conmutacin

CMOS de Transmisin Resistencia Equivalente (PMOS y NMOS

Rds=150 Ohms Paralelo (Conduccin) Tamao del Layout

SWITCHES - Consideraciones de Diseo

Rdsn=300 Ohms

Rdsp=291 Ohms
Rds= Rdsn // Rdsp = 149

SWITCHES - Consideraciones de Diseo

TConmutacion = 1.6000023ms-1.6000000ms = 2.3 n s

SWITCHES (Esquematico
1)

SWITCHES (Esquematico
2)

SWITCHES (Symbol)

SWITCHES (Inversor-Esquematico)

SWITCHES (InversorSymbol)

SWITCHES (Inversor-Simulacion)

SWITCHES (InversorLayout)

SWITCHES (InversorExtracted)

SWITCHES (Inversor-Matching 1)

SWITCHES (Inversor-Matching 2)

SWITCHES (Layout)

SWITCHES (Extracted)

SWITCHES (Matching 1)

SWITCHES (Matching 2)

OPAM (Consideraciones de Diseo)

Alta ganancia: 2000V/V = 66dB
Gran ancho de banda: GB= 4x104 Hz
Bajo consumo de potencia: 1.05mW

Asunciones
Se asumi una corriente de polarizacin de 100uA para el par

diferencial.
Para la Etapa de salida una corriente de 150uA
La ganancia de cada etapa es de 45V/V \Aprox

Av1

2gm N 2
I D N 7 ( N P )

g mP 4
Av 2
I DN 18 ( N P )

OPAM (Consideraciones de Diseo)

Compensacion
compensacin de Miller, colocando una capacitancia de

realimentacin Cc.
Se coloca adicionalmente un resistor Rz para compensar la
fase.
Se compenso el amplificador en open loop para que cruzara
0dB a 3.75MHz y con un margen de fase de 60 grados.
Los valores requeridos: Cc=15pF y Rz=500 Ohms

El polo dominante es movido a

Rout-1[CE+(Av+1)Cc]
Rz=(CL+CC)/gmoutCC

OPAM (Esquematico)

OPAM (Symbol)

OPAM (Ganancia y Fase vs Freq)

Gain=66d
B
Fc=20Khz

F0dB=3.75M
Hz

PM=60
deg

OPAM (Swing de entrada como seguidor)

Vmax=1.3
5V

Vmin=0.8V

OPAM (Respuesta a
Senoidal)

OPAM (Slew Rate)

Input Signal
tR= 1ps

SR=6.4V/
uS
El slew rate del Opam se calculo mediante una simulaciones
spectre.
El slew rate con la Capacitancia de carga de 20pF resulto de
6.4V/uS.

OPAM (Layout 1)

OPAM (Layout 2)

OPAM (Extracted 1)

OPAM (Extracted 2)

OPAM (Matching 1)

OPAM (Matching 2)

R-2R (Consideraciones de Diseo)

Alta Coincidencia en la red
R Suficientemente Grande en comparacin

con Ron de los switches. Rswitch=0.01R

Vref Suficientemente alto

R-2R (Esquematico)

R-2R (Symbol)

R-2R (Layout)

R-2R (Extracted)

R-2R (Matching 1)

R-2R (Matching 2)

Ventajas y desventajas
Ventajas
Alta velocidad de operacin, hasta 3.75MHz
Alta exactitud
Low Power

Desventajas
Rango de Voltajes de referencia limitado

Conclusiones
En el diseo del DAC el tamao de los switches

juega un papel muy importante en la conmutacin

El problema de exactitud fue atacado desde un
inicio con el diseo de los switches, al utilizar
compuertas de transmisin.
El DAC posee una alta velocidad de operacin.
Hasta 3.75MHz
El diseo de layouts por el mtodo de centroide
comn permite una distribucin equitativa de los
transistores y un mejor matching a pesar de las
variaciones producidas en el proceso de fabricacin.

Referencias
Sedra A. and Smith K., Microelectronics Circuits,

Fifth Edition, Oxford University Press, New York,

Oxford, 2004.
B. Razavi, Principles of Data Conversion System
Design. John Wiley and Sons, Inc., first ed., 1995.
B. Razavi, Design of Analog CMOS Integrated
Circuits. McGraw-Hill, first ed., 1999.
www.cerc.utexas.edu/~ding/lab1/new_lab1/cad

ence_tutorial.htm
http://www.eng.utah.edu/~bowen/DAC_Proj/8bit_r2rdac_current_sources.html

Preguntas