Professional Documents
Culture Documents
(larchitecture du
jeu dinstruction)
Objectifs
Identifier linterface (la relation) entre le logiciel de plus
bas niveau (langage machine) et le matriel.
Comprendre la problmatique de larchitecture du jeu
dinstruction.
Dfinir deux grandes familles de jeu dinstruction.
Application (Netscape)
Software
Systme
Compilateur
dexploitation
Assembleur (Windows 2K)
Hardware
Architecture de
lensemble dinstruction
Portes logiques
transistors
Plan
Introduction
Classification des jeux dinstructions
Les oprations du matriel de lordinateur
Les oprandes du matriel de lordinateur
La reprsentation des instructions dans
lordinateur
Des instructions pour prendre des dcisions
(branchement)
Comment traiter les procdures au niveau
matriel de lordinateur (appels aux procedures)
Un exemple pour tout regrouper
3
Introduction
Les concepteurs dordinateurs ont
un but commun : trouver un langage
qui rend plus aise la construction
du matriel et du compilateur tout
en maximisant les performances et
en minimisant le cot.
Programme en
Pascal, C, C++
C++++++ !!!!...
Hirarchie
de traduction
Chargeur
en Mmoire
Compilateur
Programme en
Langage assembleur
Assembleur
Programme en
Langage machine
de traduction
Chargeur
en Mmoire
Assembleur
0000011010000100010000110
1000100000000000000000000
0001100110100101010000100
0001100000001110000000000
0010000111001010101010000
0010000000000001000000000
1001001010100000010101011
6
Conception
du Logiciel
Conception dun
systme informatique
Conception
du Matriel
Conception
du Logiciel
ISA
Architecture du Jeu
dinstructions
Conception
du Matriel
Conception
du Logiciel
Simplification de
la conception du
logiciel
CISC
Conception
du Matriel
Conception
du Logiciel
RISC
Conception
du Matriel
Simplification de
la conception du
matriel
10
Larchitecture
CISC:
Cest
une
architecture avec une grande varit
dinstructions o le P doit excuter des
tches complexes par instruction unique.
Pour une tche donne, une machine
CISC excute ainsi un petit nombre
dinstructions mais chacune ncessite un
plus grand nombre de cycles dhorloge
(Exemple:8086,68000).
12
Larchitecture
RISC:
14
15
16
MIPS
Add [BX],300
Lw $1,0($3)
Addi $2,$1,300
Sw $2,0($3)
17
Architecture CISC
instructions complexes
prenant plusieurs cycles
instructions au format variable
dcodeur complexe
(microcode)
peu de registres
toutes les instructions sont
susceptibles daccder la
mmoire
beaucoup de modes
dadressage
compilateur simple
18
Performances
Les performances des machines sont dfinies par
trois facteurs cls :
le nombre dinstructions
le temps de cycles dhorloge
le nombre de cycles dhorloge par instruction.
Mem
Mem
AA
BB
CC
1
Acc
++
3
20
Mem
Mem
AA
BB
CC
r2
r1
++
3
22
Mem
A
B
C
1
2
4
r1
r2
r3
+
3
23
Conception
du Logiciel
24
Conception
du Logiciel
CO-DESIGN
Conception
du Matriel
25