Logique combinatoire & Logique squentielle

Laurent JEANPIERRE <jeanpl@iutc3.unicaen.fr> Daprs le cours de Pascal FOUGERAY

IUT de CAEN Campus 3

Dpartement Informatique

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 2

Circuit logique combinatoire

Circuit

logique

Portes logiques Algbre de Boole

Les Se

sorties ne dpendent que des entres

lit de gauche droite (Pas de boucles)

Dpartement Informatique

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 4

Le comparateur
Compare
S

2 mots binaires

= 1 si identiques S = 0 si diffrents

Dpartement Informatique

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 6

Le demi-additionneur
Somme

de 2 bits
X 0 0 1 1 Y 0 1 0 1 R 0 0 0 1 S 0 1 1 0

X + Y = RS

Dpartement Informatique

Ladditionneur complet
additionneur : pas de retenue propage On dcompose X+Y + Rp = (R1S1) + Rp = R1(S1+Rp) = RfSf
Entres X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 Rp 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 1 X+Y R1 S1 0 0 1 1 1 1 0 0 S1 + Rp R2 0 0 0 1 0 1 0 0 S2 0 1 1 0 1 0 0 1 Rf 0 0 0 1 0 1 1 1 Final Sf 0 1 1 0 1 0 0 1
8

Dpartement Informatique

Additionneur Complet Additionneur n bits

Dpartement Informatique

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 10

Le dcodeur
Traduit

Binaire lignes physiques

Dpartement Informatique

11

Ex: Dcodage dadresses

Processeur, Puces
11 13

lignes dadresses

8Ko de RAM (0000h-1FFFh)

lignes dadresses Ligne Chip Select (CS)

mmoire de 2Ko (000h-8FFh)

RAM 0
Dcod 2>4

RAM 1

RAM 2

RAM 3

Dpartement Informatique

12

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 13

Le multiplexeur
Multiples

informations canal unique Slection aiguillage : commande code Ex : Multiplexeur 4 bits

Dpartement Informatique

14

Multiplexeur (2)

Dpartement Informatique

15

Multiplexeur / Dmultiplexeur
Ex

: Transmission srie
h Compteur s0 s1

h Compteur s0 s1

Dpartement Informatique

16

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 17

Unit Arithmtique & Logique

Cur

du microprocesseur Oprations simples sur mots binaires

Inversion ET/OU Addition

(NON)

Les

UAL modernes font bien plus

18

Dpartement Informatique

LUAL (2)

Dpartement Informatique

19

Une UAL 1 bit

Dpartement Informatique

20

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 21

Logique squentielle
Circuit

logique

Portes logiques Algbre de Boole

Les

sorties dpendent :

des entres des sorties prcdentes

Prsence
Entres

de boucles dans le circuit

Entres Circuit Squentiel Sorties

Circuit Sorties Combinatoire

Dpartement Informatique

22

Exemple :
E S1 S2

E 0 0 0 0 1 1 1 1

S1t 0 0 1 1 0 0 1 1

S2t 0 1 0 1 0 1 0 1

S1t+1 1 1 1 1 1 1 0 0

S2t+1 1 1 1 1 0 0 1 1

Transitoire ! Transitoire ! Transitoire ! Instable ! Instable ! Instable ! Instable !

23

Dpartement Informatique

Circuit synchrone / asynchrone

Prsence

de signaux transitoires

Introduction

dune HORLOGE Les rsultats seront justes au prochain coup dhorloge Alors le circuit est dit synchrone
4

temps diffrents

t
Dpartement Informatique 24

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 25

Les bascules bistables

Point

- mmoire 1 bit 2 tats stables : 0 et 1 Caractristiques :

1-2

entres (+horloge si synchrone) 2 sorties complmentaires Q et Q n entres prioritaires de positionnement asynchrone

Dpartement Informatique

26

La bascule RS
2

variantes (actives 0 / 1)

Dpartement Informatique

27

Bascule RS (2)

Q\Q R\ 0 1

\q S\q 0 1 0

0 0 1\1 1\1 1\1 1\1 1 1\1 1\1 0\1 0\1 1\1 1\0 0\0 0\1

Final 0 1\1 Err. 1\0 1\0 1\0 mm 1\1 0\1

28

Dpartement Informatique

Bascule RS (3)

Q\Q R\ 0 1

\q S\q 0 1 0

0 0 1\1 1\0 0\0 0\1 1 0\1 0\0 0\0 0\1 0\0 0\0 0\0 0\0

Final 0 1\0 mm 1\0 1\0 0\0 Err. 0\0 0\1

29

Dpartement Informatique

La bascule RST ou RSH

Dpartement Informatique

30

La bascule D
Bascule

de base : R=S=1 interdit S = R = D

Dpartement Informatique

31

La bascule JK
La

plus utilise : SJ, RK J=K=1 bascule

J 0 0 1 1 K 0 1 0 1 Q q 0 1 q Q q 1 0 q Effet Mmoire Mise 0 Mise 1 Bascule
Dpartement Informatique 32

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 33

Les compteurs
Circuit

logiques capables de compter ou dcompter de 1 chaque impulsion Raliss avec des bascules Peuvent tre
Pr

- chargeables (remplis la main) Synchrones (toutes sorties valides en mme temps) Asynchrones (des effets transitoires sont prsents)
Dpartement Informatique 34

Dcompteur modulo 8
Synchrone

ou non ?

Dpartement Informatique

35

Dcompteur modulo 8 (2)

Dpartement Informatique

36

Dcompteur modulo 8 (3)

Dans

la ralit

Dcalages dus un systme asynchrone

Dpartement Informatique

37

Compteur modulo 4 synchrone

Dpartement Informatique

38

Gnrateur pseudo - alatoire

Rappel mathmatique :

un polynme primitif de degr n gnre 2n-1 valeurs diffrentes La valeur 0 bloque le gnrateur Ordre Polynme Priode Ordre Polynme Priode

1 3 4 5

1+x 1 + x + x3 1 + x + x4 1 + x2+ x5

1 7 15 31

29 31 33

1 + x2 + x29 1 + x3 + x31

29 536 870 911 2 147 483 647

1 + x13 + x33 8 mgas 6 972 x6972593 + 102098959 593 x3037958 + 1 (1993)

39

Dpartement Informatique

Gnrateur alatoire Premier modle (Gallois)

Lentre
La

dune bascule est

sortie de la prcdente la somme modulo 2 (XOR) de la prcdente et de la dernire bascule

+1*X
Dpartement Informatique

+0*X2

+X3
40

Gnrateur alatoire Second modle (Fibonacci)

Lentre

de la premire bascule est la somme modulo 2 (XOR) de certaines bascules

1*X4

+0*X3

+0*X2

+1*X

+1

Dpartement Informatique

41

Contenu du cours
Logique

combinatoire

Comparateur Additionneur Dcodeur Multiplexeur UAL

Logique

squentielle

Bascules Compteurs Registres

Dpartement Informatique 42

Les registres dcalage

Circuits

logiques synchrones Composs de bascules en srie Mmorise un mot binaire Permet des dcalages
Mot original Dcalage gauche (x2) Dcalage droite (/2)
Dpartement Informatique

0 1 0

1 0 0

0 1 1

1 0 0
43

Registres dcalage (2)

Ex

: Dcalage droite

Mmoire

coteuse et peu pratique (1 porte pour chaque bit, n broches par mot mmoire)
Dpartement Informatique 44