Chap 6

Structure MOS transistor MOSFET
Ph.Lorenzini
Composants Actifs - Structure MOS / MOS-FET
plan

Structure Mtal Oxyde Semi-conducteur Diffrents rgimes:

Accumulation Dsertion Dpltion Faible inversion Forte inversion : tension de seuil de la structure

Capacit de la structure MOS Idale Structure MOS relle Prsence de charge dans loxyde Diffrence des travaux de sortie Transistor MOS-FET Inverseurs transistor MOS-FET Inverseurs N-MOS Inverseur C-MOS
2
Ph.Lorenzini
Structure Mtal Oxyde Semiconducteur
Figure 6.1
Capacit MOS
Ph.Lorenzini
Composants Actifs Structure MOS / MOS-FET Diagramme nergtique hors -quilibre
Eg JSC ! G SC J fi 2e
3
Mise en quilibre de la structure
Vd ! JM JSC
dV , E! , dx
d 2V V ( x) ! dx 2 I SC
Mtal
eG SC
e* M
SC
e* SC
Mtal
SC eVd
EF
EC EF EV
e* M
eG SC
e* SC
EF
dx
EC EF EV
Systme indpendant
Ph.Lorenzini Composants Actifs - Structure MOS / MOS-FET
Systme lquilibre
4
Les diffrents rgimes de fonctionnement : f(travaux de sortie)
(a) Accumulation (b) Flat band (c) Dsertion dpltion (d) Faible inversion (e) Forte inversion
Ph.Lorenzini 5
Les diffrents rgimes de fonctionnement : f(Vg)
Ph.Lorenzini
Champ, potentiel et charges dans le silicium On se place dans le cas dun semip: conducteur de type p
eJFi ! EF EFi " 0
Attention: dans certains ouvrage, la dfinition est sans la valeur absolue !!!!
V ( x ! g) ! 0, V ( x ! 0) ! Vs, Vg
Ph.Lorenzini Composants Actifs - Structure MOS / MOS-FET 7
Champ, potentiel et charges dans le silicium
quation de Poisson:
V ( x ) ! e p ( x ) n( x ) N D ( x ) N A ( x )
A
eJ Fi ) p 0 ! ni exp( kT
p 0 n0 ! N N
A
D
eJ Fi ) n0 ! ni exp( kT
eV ( x) e(V ( x) JFi ) n( x) ! n0 exp( ) ! ni exp( ) kT kT
Ph.Lorenzini
e(V ( x) JFi ) p ( x) ! ni exp( ) kT

eV ( x ) eV ( x ) kT kT V ( x ) ! e n 0 p 0 p 0 e n0 e
d 2V ( x ) e ! I SC dx 2
eV ( x ) eV ( x ) kT kT 1) n 0 (e 1) p 0 (e
d 2V ( x) d dV ( x) d dV ( x) dV ( x) ! ! 2 dx dx dV dx dx dx
e dV ( x) dV ( x) d ! I SC dx Ph.Lorenzini dx
eV ( x ) eV ( x ) kT kT 1) n0 (e 1) dV ( x) p 0 (e
on intgre cette quation depuis le volume ( bulk ) vers la surface

V(x= bulk )=0 et
dV ( x ) dx
!0
bulk
dV ( x )
e dx dV ( x ) dV ( x ) d ! dx I SC dx
V (x)
eV ( x ) eV ( x ) kT kT 1) n0 (e 1) dV ( x) p 0 (e
Or le champ lectrique est donn par:

2kTp 0 dV ( x) 2 E ( x) ! ! I SC dx
2
dV ( x) E ( x) ! dx
eV ( x ) kT eV ( x) n0 eV ( x ) kT eV ( x) 1 1 e e kT kT p0
Ph.Lorenzini
10

dV ( x) kT 2 eV ( x ) kT eV ( x) n0 eV ( x ) kT eV ( x) 2 E ( x) ! 1 1 ! 2 e e kT kT dx e LD p0
2 2
Avec la longueur de Debye:
I SC kT LD ! e 2 po
En utilisant le thorme de Gauss:
QSC ES ! I SC
1 2
Q SC
n 0 eVS kT eV S kT I SC 2 eVS kT eV S 1 1 ! s e e kT p0 kT e LD
! Q mtal
11

Q SC kT I SC 2 ! s e e LD
eVS kT
eV S n0 1 e kT p0
eV S
kT
eV S 1 kT
! Q mtal
Pour Vs (donc Vg) ngatif (accumulation) Pour Vs (donc Vg) positif mais infrieur 2*fi (dpltion faible inversion) Pour Vs (donc Vg) > 2*fi (forte inversion)
Seuil de forte inversion Critre pour le seuil de forte inversion:
ns=p0=NA
VS ! 2J Fi
Ph.Lorenzini
2kT N A ! ln n e i
Composants Actifs - Structure MOS / MOS-FET 13
Mesure de la capacit de la structure MOS idale

VG [P MOS
+
V(t)
t i b
V(t)=sin([mt)
vref
t
Dtection synchrone ( lock in amplifier )

14
Mesure de la capacit de la structure MOS idale Lorsque lon applique une tension Vg sur la grille, celle ci se rpartie entre loxyde et le SC:
QSC V g ! Vox VS ! VS C ox
M O Vg
Ph.Lorenzini
Loxyde et le SC se comporte comme des capacits

15
Vox
Composants Actifs - Structure MOS / MOS-FET SC

Capacit doxyde:
I ox Cox ! en F/cm 2 d ox

Elle sexprime galement par :
QM dQM Cox ! ! (VG VS ) d (VG VS )


Capacit du semi-conducteur semi-
H (charge dans le SC) d ( QSC ) d (QM ) CSC ! ! ! H (polarisation du SC) dVS dVS
Ph.Lorenzini
17
Capacit globale de la structure:
CMOS

dQSC dQM ! ! dVG dVG
Soit encore en combinant les 3 expressions:
1 CMOS
Ph.Lorenzini
1 1 ! soit 2 capacits en srie Cox CSC


La charge dans le SC dpend du rgime de fonctionnement 2 types de charges, fixes et mobiles:
QSC ! porteurs libres charge fixes ! QS Qdep

Soit encore:
dQdep scsc dQ dQdQsc (dQS dQdep ) S CSC ! ! CSC ! ! ! ! CS Cdep CSC dVS dVdVS dVdVS dVS S S
Ph.Lorenzini
19

Soit en rsum : la capacit MOS est la mise en srie de 2 capacits, dont lune variable est la mise en // des capacits image du SC:
Cox Csc
Ph.Lorenzini
Cox Cs Cdep
20
Conclusion la capacit de la structure Conclusion: complte est fonction au travers de CSC du rgime de fonctionnement ,ie de la polarisation VG.
Ph.Lorenzini
21
Capacit de la structure MOS idale

Rgime daccumulation: VS<0 ie VG<0 daccumulation
2kT 1 2kT 2kT e 1 I Q 1 } 0 ! 1 1 e1 " e 1 ! CMOSeL Cox V VgV VS $ C C C

SC eVS 2 kT SC D
MOS ox g S
ox

Ph.Lorenzini
e dQSC e Cox Vg VS QSC ! CSC ! ! dVs 2kT 2 en kT=26 meV, VS:0,3 V 0,4 VkT acc, ds
que VG>-1 2 V, CMOS = Cox
22
Capacit de la structure MOS idale Rgime de bandes plates: VS =0 V ie VG=0 V plates (Attention : ici structure idale !!!!!)

Calcul analytique analytique:
I SC C SC ( fb) ! LD
I ox I ox CMOS ( fb) ! ! I ox d ox LD d ox I ox kT I SC I SC I SC e eN A

Rgime de dpltion et de faible inversion inversion: (Attention : ici structure idale !!!!!)
0 VS
2J Fi
1 2
Cox1 2I SC kT I ox S eV CMOS (dpltion) ! ! QSC ! I ! ?2eN AI SCVS A2 ! Qdep 2 eLD ox W kT 1 (2CoxVg / I SC eN A ) d

ox
I SC
dep
Ph.Lorenzini
dQSC eN AI SC I SC ! CSC ! 2V ! W dVS S dep

2
24

accumulation dep
???
Ph.Lorenzini
25

Rgime de forte inversion inversion: (Attention : ici structure idale !!!!!)

Quel est le mcanisme de formation de cette couche dinversion ?
SC type p: on doit crer des lectrons linterface oxyde SC. Do proviennent-ils? Mtal : NON il y a loxyde SC (rgion neutre) : NON ce sont des minoritaires +ZCE
Ph.Lorenzini
Seule solution : gnration thermique ou optique


Rgime de forte inversion: inversion (Attention : ici structure idale !!!!!)

O se passe la gnration ?

Dans la ZCE + vacuation des charges par le champ lectrique Dans la zone neutre du SC
Cest le premier phnomne qui domine, mais il est lent .

Rgime de forte inversion inversion: (Attention : ici structure idale !!!!!)

Calcul du temps de cration de la couche dinversion:
ni g th ! 2X m
La limite de forte inversion : nS = NA
g thX S ! N A
En fait :
NA XS ! 2 Xm ni
28
Ph.Lorenzini
NA X S ! 1 - 10 Xm ni
Lors de la mesure de C(V), le rsultat dpend si oui ou non on laisse le temps cette couche de se former et dvoluer: si oui, on la mesure si non, cest la couche de dpltion qui assure la neutralit par augmentation de sa largeur.
Tout dpend de la frquence de mesure

Capacit de la structure MOS idale: forte inversion
3 cas :
Basse frquence + Rampe lente de Vg Haute frquence + Rampe lente de Vg Haute frquence + Rampe rapide de Vg
Ph.Lorenzini
30
Capacit de la structure MOS idale: forte inversion

Capacit minimum (HF):

BF
Wmax
2I sc 4I sc kT ! 2J Fi ! ln( N A / ni ) 2 eN A e NA
HF
1 1 4kT ln( N A / ni ) ! Cmin Cox I sc e 2 N A

Capacit de la structure MOS idale: forte inversion Gate-Controlled Diode

Dans cette configuration, si Vg > VT, mme en HF, la couche dinversion suit la modulation de grille car rservoir par limplantation n.
Vg
n+ n ou p C(V), I(V) p
Ph.Lorenzini
Technique de caractrisation pour les proprits dinterface (mobilit du canal, )
32
Structure MOS : cas rel

2 facteurs modifient le modle idal de la capacit MOS.

Prsence de charges dans loxyde ou linterface Oxyde SC. Diffrence des travaux de sortie Mtal et SC
Influence sur la tension de seuil VT de la structure.

MOS rel : charges dans loxyde

Rpartition des charges dans loxyde:

K+ Na+
----++++
Charges ioniques mobiles Charges piges dans loxyde Charges fixes dans loxyde Charges piges linterface SiSiO2
Ioniques mobiles piges
SiO2
+++++
SiOx Si
x x x x
En fonction de leur position dans loxyde, ces charges auront une influence plus ou moins grande sur la population lectronique sous la grille.
Ph.Lorenzini 34

Effet dune charge pelliculaire dans loxyde sur le potentiel de surface:

V(x)
Vg=0V
Q
Oxyde 0 Si
x
Mtal
La charge dans loxyde est compense par une charge dans le mtal et le SC.
x1 Q
Vg=Vfb
V(x)
dox
Ph.Lorenzini
Si Vg=Vfb, par dfinition la charge dans le SC est nulle. Seul le mtal fait le travail pour compenser la charge dans loxyde.
35
-Q

partir du thorme de Gauss:
E ( x) ! Qox I ox
: Champ induit dans loxyde
E x1
Q / I ox
xQox x Qox HV g ! ! I ox d ox C ox
: tension induite par ce champ et supporte par la grille
Si la rpartition est non uniforme:
V ( x,VS ) ! V ( x) Qit (VS )H ( x d ox )
(Vg ! V fb ! 0
Ph.Lorenzini
d ox
xV ( x,VS )dx 1 ! Cox I ox
d ox
xV ( x)dx Qit (VS )dox d ox

36
Linfluence est maximum lorsque les charges sont situes et linterface Oxyde SC, ie Qox=QSS (et nulle si ct mtal !!! )
x ! d ox
Qss HVg ! Cox
En gnral, pour simplifier lcriture, on introduit une charge quivalente doxyde Qox (VS ) par unit de surface:
Ph.Lorenzini
Qox (VS ) (Vg (VS ) ! ! VFB Cox

37
Ces charges dans loxyde et linterface oxyde SC modifient la capacit totale de la structure. On montre que la capacit associe est en parallle avec la capacit du silicium (SC):
1 CMOS
Ph.Lorenzini
1 1 ! COX CSC Cit

MOS rel

Diffrence des travaux de sortie Mtal et SC.

Mme si Vg = 0 V, la structure nest pas en bandes plates.
eGM
Zone dplte
Ph.Lorenzini
La tension appliquer pour se ramener en bandes Composants Actifs Structure MOS / plates est VFB = JM -JS = JMSMOS-FET
39
MOS rel

Diffrence des travaux de sortie Mtal et SC.

Exemple: grille en polysilicium n+ sur structure p-MOS
J poly ! eG silicium
n
JSC ! G Silicium
Eg J fi 2e
Ph.Lorenzini
poly MS
!
Eg 2e
J fi ! 0.56
kT N ln( a ) e ni
40
MOS rel
Tension de bandes plates globale ( effets de JMS et charges dans loxyde)
VFB ! JMS
Qox Cox
Ph.Lorenzini
Att! Cest la tension appliquer sur la grille pour amener la structure en situation de bandes plates. Actifs - Structure MOS / MOS-FET Composants
41
Tension de seuil de la structure MOS

Paramtre essentiel pour le fonctionnement du MOS-FET Plusieurs dfinitions (mme rsultat !):

nS = NA Vs = 2 Jfi
Ph.Lorenzini
42
Cest la tension appliquer sur la grille pour amener la structure en limite de forte inversion.
VT ! V g (VS ! 2* Fi ) !
4I SC eN A * Fi C OX
2* Fi VFB
(On suppose ici que le substrat (le silicium) nest pas polaris !!)

Effet substrat ( body effect )

En gnral les dispositifs MOS sont raliss sur un substrat commun la tension substrat est gale pour tous Dans certains montages larrangement des portes entre elles entrane des tensions source substrat non nulles qui vont modifier le VT . On introduit un coefficient qui rend compte de cet effet : K
Ph.Lorenzini
44

Effet substrat ( Body effect )

Si Vsb=0, la condition dinversion est donne par Vs=2*Fi Si on applique VSB , cette tension de surface Vs est augmente de VSB et la largeur de la ZCE dans ces conditions est donne par:
W (VSB ) !
Ph.Lorenzini
2I sc (2* Fi VSB ) eN a

Cette augmentation de la ZCE (pour absorber lexcdent de tension VSB ) entrane une charge supplmentaire
(Q ! eN aW (VSB ) eN aWmax ! 2eN a [ 2* Fi VSB 2* Fi ]

Soit une sensibilit dVT/dVSB et une variation de VT:

I eN / 2(2* Fi VSB ) 1 dQ dVT (Q ! ! sc a et (VT ! dVSB Cox dVSB Cox Cox
On rcrit alors VT:
VT ! VT 0 K
Ph.Lorenzini
2*
Fi
VSB 2* Fi
avec
K !
2eN AI SC C ox
46
1,8 1,6
Na = 1E16 cm-3 Na = 3E15 cm-3

d ox ! 200 A VFB ! 0V
r
Tension de seuil VT (V)
1,4 1,2 1,0 0,8 0 2 4 6
10
tension de polarisation du substrat VSB (V)
Ph.Lorenzini
Pour assurer une drive positive de la tension de seuil, il faut appliquer une tension source-substrat inverse sourceComposants Actifs - Structure MOS / MOS-FET
47

Effet de la temprature: Modification du gap
Modification de *FI Dans le cas de structure avec grille poly-silicium n+:

dVT k N C NV ! (2m 1) ln dT e Na
3 m 1 dE g e dT 2
m=1.1
Valeur typique : dVT
dT
} 1mV / K
Ph.Lorenzini
augmentation du courant ltat bloqu dun Composants Actifs - Structure MOS 25C facteur 30 50 fois entre/ MOS-FET et 100C. 25 100
48
Le transistor MOSFET
Fonctionnement
Ph.Lorenzini
49
tapes technologiques (succint)
tape dpt de de poly mtal2(mtaldpots tape ::::dpt dududesdu saufpour implantation tape :vaporation source et ncessaire etching tape gravure Polysilicium pour ouvertureduloxydenon fentres tape implantation mtalSiO drain de grille) gravure lisolant grille contacts ohmiques Source et Drain source et drain
Ph.Lorenzini
51
Ph.Lorenzini
52
Le transistor MOS-FET
Ph.Lorenzini
53
Principe de fonctionnement: rgime linaire
Ph.Lorenzini
54
Principe de fonctionnement: limite de saturation
pincement
Ph.Lorenzini
55
Principe de fonctionnement: transistor satur
La longueur effective du canal diminue de L L

Calcul du courant de drain

L, longueur du canal (suivant y) W, largeur du canal (suivant z) V, tension dans le canal (dpend de y)

V(y=0) = V(source) = Vs = 0 V V(y=L) = V (drain) = Vds

Vg, tension applique sur la grille -VBS, tension sur le substrat

Ph.Lorenzini
Schma simplifi du MOS (Taur)
Ph.Lorenzini
58
Approximation de la charge surfacique
Calcul analytique:

Charge dinversion surfacique (xi=0) Pas de potentiel Pas de courbure
Ph.Lorenzini
59
1 tape: calcul de la charge dinversion en fonction de Vg

Qdep ! eN AWM ! 2eN AI SCVS ( y ) ! 2eN AI SC ( 2* Fi V ( y ) )
Qsc ( y ) ! Qmtal ( y ) ! C ox (V g V FB VS ( y )) ! C ox (V g V FB 2* Fi V ( y ))
Qinv ! Qsc Qdep ! C ox (V g VFB 2* Fi V ( y )) 2eN AI SC (2* Fi V ( y ) )

1 2
nS ( y ) !
Qinv e
Qsc e
Qdep e
C ox (V g VFB 2* Fi V ( y )) e
2 N AI SC (2* Fi V ( y )) e
60
Ph.Lorenzini
Le courant est donn par la loi dohm:
IDS = densit de charge mobilit X champ lectrique X largeur de grille
I DS
dV ! Qinv Q n W dy
I Ds dy ! Qinv Q n dVW
Il suffit alors dintgrer de y = 0 y = L, soit
I DS dy ! Q nW
0
Ph.Lorenzini
VDS
Qinv dV
61

Soit finalement:
I DS
VDS W ! Q n Cox (Vg VFB 2* Fi )VDS L 2 3 3 2 2I sc eN A 2 2 (2* Fi VDS ) (2* Fi ) Cox 3

!! Cox est une capacit par unit de surface !!
Ph.Lorenzini
62
Les diffrents rgimes de fonctionnement

On peut distinguer deux rgimes en fonction de la tension de polarisation de grille Vg : le rgime linaire ou triode qui correspond une augmentation linaire du courant avec VDS puis un un rgime sous linaire jusqu atteindre une valeur de saturation do le nom de rgime satur .
Attention: ces dnominations ne peuvent pas tre rapproches de celles du bipolaire!

Rgime linaire ou triode

Dans le cas o Vds est petite (Vds<< 2*Fi), on peut ngliger le terme quadratique en Vds et faire un dveloppement en srie du terme (1+Vds/2*Fi)^3/2 qui apparat. On obtient:
4I sceN A* Fi W W I DS ! Q nCox (VGS V fb 2* Fi )VDS ! Q nCox (VGS VT )VDS L Cox L

On rappelle que VT est la tension de seuil du transistor.
Ph.Lorenzini
64
Ph.Lorenzini
65
Dans le cas o le terme quadratique ne peut plus tre nglig, lquation ( qui est alors valable tant que le transistor nest pas satur) donnant le courant scrit: satur
I DS
W ! Q n C ox L
m 2 (V gs VT )VDS 2 VDS
C dm 3d ox !1 ! 1 C ox Wm
avec
m ! 1
I sc eN A / 4* Fi C ox
Cdm est la capacit de dpltion dans le Si en limite de forte inversion. inversion

Rgime satur
Lquation prcdente est une parabole. Le courant Ids augmente donc en fonction de Vds pour atteindre un maximum qui donne Vdsat. (V gs VT ) V D ! V Dsat ! m
(Vdsat, Idsat ) Vg4
Courant de Drain
I DS ! I Dsat
Vg3
2 W (V gs VT ) ! Q n C ox L 2m
Vg2 Vg1
En se rapprochant de la ralit (oxyde mince et dopage faible), on a m=1 et :

VDS
I DS ! I Dsat ! Q n C ox
W (V gs VT ) 2 2L
67
Ph.Lorenzini
Rgime satur

En ne faisant pas les approximations (DL et autres ), les expressions compltes de Vdsat et Idsat sont donnes par:
V Dsat ! V gs V FB 2I sc eN A I sc eN A I sc eN A (V gs V FB ) 2* Fi 2 2 2 2C ox C ox C ox
I dsat
1 4 (eN AI sc * Fi ) 2 W ! n ) Cox (VDsat 2* Fi )(VDsat 2* Fi 2Vgs 2VFB ) 12* Fi (Vgs VFb * Fi 6L 3 Cox
En supposant Cox grand (oxyde mince) et dopage faible, lexpression de la tension de seuil peut se rduire VT } 2J Fi VFB et encore Vdsat ! Vgs VT } Vgs 2JFi VFB
V Dsat } V gs VT I Dsat } n
Ph.Lorenzini
W W 2 C ox (V gs VT ) 2 ! n C oxVDsat 2L 2L Composants Actifs - Structure MOS / MOS-FET
68
Cas du p-MOS

Toutes les polarits doivent tre inverses. Un courant de trous circule de la source vers le drain. La source est un potentiel plus lev que les autres contacts.
Ph.Lorenzini
69
Caractristique sous le seuil rgime faible inversion

Trois rgimes de fonctionnement: Linaire Satur Bloqu (si Vg < VT pour nMOS) Le passage bloqu - linaire ou OFF-ON nest pas brutal Rgime de faible inversion pour *fi <Vs <2*Fi Comportement sous le seuil important:

Application basse tension Application faible puissance (low power) Circuits mmoires et logique
Ph.Lorenzini

Conduction sous le seuil domin par courant de diffusion. On montre que le courant, dans ce rgime, peut se mettre sous la forme:
W kT e (Vg VT ) / mkT ! C ox (m 1) (1 e eVDS / kT ) e L e
2

I DS

Ds que Vds > qq kT, Ids ne dpend plus de la tension Vds

Ph.Lorenzini

Pente sous le seuil:
d (log10 I ds ) Cdm mkT kT ! 2.3 S ! ! 2.3 (1 ) dVG e e Cox

1
Typiquement 70 100 meV/decade Plus la pente est leve plus il est facile de commuter rapidement
Ph.Lorenzini
Effet substrat et temprature sur la tension de seuil du transistor

Effet substrat ou body effect :

La connexion du substrat (composant 4 pattes!) est largement utilise dans les applications mmoires et numriques Cette polarisation Vsb entrane un dcalage de VT
Ph.Lorenzini
73
Effet substrat sur la tension de seuil du transistor

Vg
Vds
Drain n+
Source n+
VSB Vg-VSB Vds-VSB

Source n+ Drain n+
-VSB
Ph.Lorenzini
74

Effet substrat ( Body effect )

Si Vsb=0, la condition dinversion est donne par Vs=2*Fi Si on applique VSB , cette tension de surface Vs est augmente de VSB et la largeur de la ZCE dans ces conditions est donne par:
W (VSB ) !
Ph.Lorenzini
2I sc (2* Fi VSB ) eN a

Cette augmentation de la ZCE (pour absorber lexcdent de tension VSB ) entrane une charge supplmentaire
(Q ! eN aW (VSB ) eN aWmax ! 2eN a [ 2* Fi VSB 2* Fi ]

Soit une sensibilit dVT/dVSB et une variation de VT:

I eN / 2(2* Fi VSB ) 1 dQ dVT (Q ! ! sc a et (VT ! dVSB Cox dVSB Cox Cox
On rcrit alors VT:
VT ! VT 0 K
Ph.Lorenzini
2*
Fi
VSB 2* Fi
avec
K !
2eN AI SC C ox
76
1,8 1,6
Na = 1E16 cm-3 Na = 3E15 cm-3

d ox ! 200 A VFB ! 0V
r
Tension de seuil VT (V)
1,4 1,2 1,0 0,8 0 2 4 6
10
tension de polarisation du substrat VSB (V)
Ph.Lorenzini
Pour assurer une drive positive de la tension de seuil, il faut appliquer une tension source-substrat inverse sourceComposants Actifs - Structure MOS / MOS-FET
77

Le courant se calcule de la mme faon que prcdemment et lexpression dans la rgion linaire est identique condition de remplacer VT par:
VT ! V fb 2JFi K 2J Fi VSB VT ! VT 0 K
avec
? 2J
Fi
VSB 2JFi
VT 0 ! V fb 2JFi K 2JFi
!! Dans un pMOS, remplacer les + par des - !!
Ph.Lorenzini
78
Conclusion: Une drive positive de la tension de seuil dans le cas dun n-MOS sera obtenue par une polarisation nVSB > 0.
Ph.Lorenzini
79

Effet de la temprature: Modification du gap
Modification de *FI Dans le cas de structure avec grille poly-silicium n+:

3 m 1 dE g e dT 2
m=1.1
Valeur typique : dVT
dT
} 1mV / K
Ph.Lorenzini
augmentation du courant ltat bloqu dun Composants Actifs - Structure MOS 25C facteur 30 50 fois entre/ MOS-FET et 100C. 25 100
80
Effet de la temprature sur la tension de seuil du transistor

La temprature influe sur VT par 2 voies:

La valeur du gap La valeur de JFi

3 m 1 dE g 2 e dT

Valeurs typiques:

pour le Si:
dVT
dT
} 1mV / K
Cela induit une variation du courant sous le seuil (30 50 fois entre 25C et 100C )
Ph.Lorenzini
Effets parasites sur les MOS-FETs rels

MOSFETs canal long:

Variation de la mobilit dans le canal
MOSFETs canal court:

Rduction de la tension de seuil Rgime de saturation de la vitesse des porteurs Modulation de la longueur du canal Claquage du transistor
Ph.Lorenzini
82
Variation de la mobilit: 2 processus

a) Laugmentation de Vgs creuse le puits les porteurs se collent linterface o les dfauts (cristallins, impurets, sont plus nombreux processus de diffusion augmentent mobilit chute. b) vitesse de saturation )
Ph.Lorenzini
83
Variation de la mobilit: 2 processus

Si VDS > EC.L
le courant sature une valeur donne par :
I Dsat ! WC ox (V g VT )v sat
EC } 1 2.10 4V / cm

v sat } 10 7 cm / s
Dans le cas o lon tient compte des deux effets, la mobilit est donne par:
n (eff ) !
0 E 1 U (Vgs VT ) EC
Effet de la saturation de la vitesse
84
Effet du champ transversal

Ph.Lorenzini
Rduction de la tension de seuil: effet canal court (Kang et al)

Origine: Origine surestimation de la rgion dplte sous la grille surestimation de la charge surestimation de la tension de seuil Dautant plus important que le rapport xj/L est grand MOSFET canal court
VT 0 (canal court ) ! VT 0 (VT 0

85
Rduction de la tension de seuil: effet canal court (Kang et al)

2I Si xdS ! Vbi eN A 2I Si xdD ! (Vbi VDS ) eN A
2 xdS (LS $ x j . 1 1 xj x j 1 2 xdS 2 xdD 1 (VT 0 ! 4eI Si N AJ Fi 1 1 1 Cox 2 L xj xj

Rduction de la tension de seuil (canal court) (Kang et al)
0,9
VT0

Ten sio n de seu il ( V )
0,8 0,7 0,6 0,5 0,4 0,3 0 1 2 3 4 5 6 Tension de seuil sans polarisation de drain
La tension de seuil est fonction: Longueur du canal Tension de polarisation Vds au travers de xdD
longueur du canal ( m)
Modulation de la longueur du canal
Lorsque le pincement (saturation) est atteint, la longueur effective du canal diminue.
L ID ! I Dsat L (L(VDS )
(L 1 } 1 PV DS L
si PVDS
Ph.Lorenzini
n C ox W I D ( sat ) ! (VGS VT ) 2 (1 PV DS ) 2 L
Claquage du transistor

2 effets:

Claquage par perage ( punchthrough ):

ZCE S-Subs et D-Subs se rejoignent lorsque Vds augmente Injection directe des lectrons de S vers D pas de saturation de courant Acclration des lectrons dans le canal Ionisation par impact Trous crs collects par le substrat Polarisation de substrat et chute tension de seuil Augmentation du courant Dgts irrmdiables (dgradation de loxyde)
Claquage par ionisation effets des lectrons chauds:

Ph.Lorenzini
Claquage du transistor
Claquage par ionisation (Taur)

Capacits associes au MOSFET
Connaissance ncessaire pour examiner le comportement AC du composant Plusieurs origines:

Capacits lies loxyde de grille Capacit de recouvrement CGS et CGD Capacit source-substrat, drain-substrat ( ) Capacit grille-substrat ( ) Capacits des jonctions source substrat et drain substrat ( )
Dpendent du rgime de fonctionnement

Ph.Lorenzini
Modle quivalent (sans les capacits de recouvrement)
Modle quivalent (avec les capacits de recouvrement (overlay))
Cgb
Cgd G Cgs
MOSFET intrinsque (DC)
Cdb B Csb
Cd
b
S

Capacit de recouvrement:

Soit LD, la longueur de recouvrement

L=LM - 2.LD
LD (n+)
gate (n+) LD
CGS ! Cox .W .LD CGD ! Cox .W .LD I ox Cox ! d ox
LM
Ph.Lorenzini
93
Capacits grille - canal

Rgime bloqu bloqu:
Cgs = Cgd = 0 Cgb = CoxWL

Rgime linaire
canal
1 C gs $ C gd $ CoxWL 2 C gb ! 0 (canal crante le substrat)

Rgime satur
canal
Ph.Lorenzini
2 C gs $ CoxWL, C gd ! 0 3 C gb ! 0 (canal crante le substrat)

Capacits doxyde: rsum

Capacit Cgb(total) Cgd(total) Cgs(total) Bloqu CoxWL CoxWLD CoxWLD Linaire 0 satur 0
1 CoxWLD CoxWL CoxWLD 2 2 1 CoxWL CoxWLD CoxWL CoxWLD 3 2
Ph.Lorenzini
95
Caractristiques dynamiques (1)

Conductance:
2I sc N a W ! n Cox Vgs VFB 2* Fi VDS VDS 2* Fi L Cox
xI D gD ! xVD

V g ! cte
Linaire
g Dlin

nW ! C ox (V gs VT ) L
Satur
gD } 0
sat
Ph.Lorenzini
Caractristiques dynamiques (2)

transconductance:lie la vitesse du dispositif

Linaire
g mlin nW ! C oxVDS L
Satur ( active rgion )
g msat
Ph.Lorenzini
nW W 2 I Dsat ! Cox (Vgs VT ) ! 2 nCox I Dsat ! L L (Vgs VT )

Caractristiques HF

Frquence de coupure gain en courant=1

I in ! j[C GS V g j[C GD (VG V D )
VD g mVg j[CGD (VD VG ) ! 0 RL 1 g m RL I in ! j[ CGS CGD 1 j[R C VG L GD
Si on nglige j[RLCgd (petit)

I in ! j[ C GS C GD (1 g m RL ) G V I in ! j[ C GS C M G V
Ph.Lorenzini
M Composants Actifs - Structure MOS / MOS-FET
C : capacit Miller
98
Caractristiques HF
I out ! I D ! g mVgs
gm fT ! 2T (C GS C M )
Si CM = 0 frquence de coupure max:
I in ! I out
f T max
n (VG VT ) ou (si canal court et/ou vsat ) ! 2TL2

fT max
vs ! 2TL
99
Ph.Lorenzini
Caractristiques HF: foscmax

Autre facteur de mrite: gain en puissance unitaire frquence doscillation max
f max
fT } 4 Rg ( g d [T C gd )
Rg: rsistance de grille Rs : ngligeable Ref: (Tsividis)

Inverseurs transistors MOS

Les diffrents montages
Ph.Lorenzini
101
Inverseur idal : dfinition

Tension dentre: Vin Tension de sortie: Vout Tension de seuil dinversion:Vth=VDD/2 Niveau logique 1 :

Passage le plus abrupt possible
VDD<V<Vth Vth<V<0
Niveau logique 0 :

Ph.Lorenzini
102
Inverseur: circuit gnrique

Charge: passive ou active (MOS) pilote , driver ou commande Cload :capacit quivalente de ltage suivant Tension dentre : Vin=Vgs Tension de sortie: Vout=Vds
I DS (Vin , Vout ) ! I L (VL )

En statique, pas de courant dentre ni de sortie

Inverseur: caractristique de transfert

En rsolvant numriquement IDS ( Vin ,Vout )=IL( VL ) on obtient la caractristique de transfert : Vout = f ( Vin ) Tensions caractristiques: VIL : tension dentre maximale qui

peut tre interprte comme un 0 VIH : tension dentre minimale qui peut tre interprte comme un 1 VOL : tension minimale de sortie lorsque la sortie est au niveau bas VOH : tension maximale de sortie lorsque la sortie est au niveau haut
Ph.Lorenzini
Inverseurs: marges de bruit ( noise margins )
Les interconnexions, le bruit des portes peuvent rajouter des tensions parasites fautes logiques. On introduit, pour quantifier limmunit au bruit la notion de marges de bruit.
Ph.Lorenzini
105
Inverseurs: marges de bruit ( noise margins )
NM H ! VOH V IH NM L ! V IL VOL
Zone rduire VIL=VIH se rapprocher de la forme idale un chelon.

Inverseurs charge rsistive

Vin=VGS

Vin= 1 : n-MOS conducteur le drain est mis la masse Vout = 0 Vin= 0 : n-MOS bloqu circuit ouvert IL = IDS = 0 Vout= VDD= 1
RL
CL n-MOS enrichissement
Ph.Lorenzini
107
Inverseurs charge passive (rsistive) : caractristique de transfert

10 RL=36 k; RL=50 k; 8
6 V out
0 -4
-3
-2
-1
Vin
VDD Vout ID ! RL
Inverseur charge passive :

VOH ! VDD VOL ! VDD VTn VIL ! VTn VIH ! VTn 1 kn RL 8 VDD 1 3 kn RL kn RL 1 1 2 2VDD ) (VDD VTn kn RL kn RL kn RL
( faire ! )
Inverseur charge active sature

N-MOS connect en rsistance: Ici VGS = VDS , donc VGS -VT < VDS transistor satur
Ligne de charge
Ph.Lorenzini
110

VGS
Les points reprsentatifs de la ligne de charge sont donns par : VGS = VDS Le transistor de charge est quivalent une rsistance non linaire.
VDS

La rsistance de charge remplace par un nMOS
+ VDD + VDD + VDD
Ph.Lorenzini
112

ID2, A
charge
VDS1=VDD - VDS2 = 6 - VDS2 Pilote
75
VDS2
4 75
VDS1 = 6 4 = 2 V ID2 = 75 A = ID1 Composants Actifs - Structure MOS / MOS-FET2 Ph.Lorenzini
113

(daprs Grabel)
B A
NMH = VOH -VIH = -0.2 V <0 En jouant sur W/L, on peut amliorer la caractristique.
Inverseur charge active non sature

Transistor de charge non sature: VGS,load VT,load >VDS,load (1) VGS,load VDS,load = VGG VDD (1) OK VGG VDD >VT,load la charge tjs non sature
Inconvnient : 2 alimentations !!

VGG = +9V VDD = +6V
T2
VDS1
T1
VGS1
VGS2 - VDS2 =VGG VDD = 3V VDS2 = VGS2 3V

Ph.Lorenzini
Rsistance de charge
VDS1 = 6 VDS2
Inverseur nMOS charge dpltion

VDD = +6V
Pilote : enrichissement VT,pilote >0 Charge : dpltion VT,load <0 VGS,load =0 >VT,load VSB,load = VDS,pilote = Vout
Ph.Lorenzini
VT,load sujet leffet substrat
VT ,load (Vout ) ! VT 0 K
2*
Fi
Vout 2* Fi
118

VDS2 = 0 V, IDS2 = 0 A
VDS1 = 6 0 = 6 V VDS2 = 3 V, IDS2 = 22 A
VDS1 = 6 3 = 3 V
119
VOH ! VDD VOL ! VOH VTO ,driver (VOH

2 kload VTO ,driver ) VT ,load (VOL ) k driver 2
kload VIL ! VT ,driver Vout VDD VT ,load (Vout ) k driver
VIH
dVT ,load kload ! VT ,driver 2Vout VT ,load (Vout ) k driver dVout
( faire ! )
Inverseur nMOS charge dpltion: consommation en DC.

Vin = 0 et Vout = VOH le pilote est bloqu et I=0. Pas de consommation Vin= VDD et Vout = VOL les 2 transistors conduisent consommation
I DC (Vin ! V DD ) ! I load ( sat ) ! I driver (lin)

50% au niveau 1
PDC
VDD k load 2 ? VT ,load (VOL )A ! 2 2

Rdhibitoire !!
121
Ph.Lorenzini
Inverseur C-MOS

Technologie transistors MOS complmentaires nMOS et pMOS. En fonction de ltat de linverseur( 0 ou 1 ), les rles de pilote et de charge sont inverss. Principal avantage : la consommation
Ph.Lorenzini
122
Inverseur C-MOS
S D D S
VGS,p VDS,p VGS,n VDS,n
-(VDD Vin) -(VDD Vout) Vin Vout

123
Ph.Lorenzini
Inverseur C-MOS
La complexit de la structure est largement compense par le gain en performance.
Ph.Lorenzini
124
Inverseur C-MOS

Att! VTn > 0 et VTp < 0 1 cas: Vin < VTn

VGS,n < VTn VGS,p < VTp
nMOS bloqu pMOS conduit
le courant est nul Vout = VDD = VOH
2 cas: Vin > VDD + VTp

VGS,n > VTn VGS,p > VTp
nMOS conduit pMOS bloqu
le courant est nul Vout = VOL ! 0
Ph.Lorenzini
125
Inverseur C-MOS
Rgion A B C D E Vin < VTn VIL Vth VIH > (VDD + VT,p ) Vout VOH 1 }VOH Vth 0 }VOL VOL nMOS Bloqu Satur Satur Linaire Linaire pMOS linaire linaire Satur Satur bloqu
Zone de consommation en commutation

Inverseur C-MOS
Ph.Lorenzini
127
Inverseur C-MOS
VOH ! VDD VOL ! 0 VIL ! VIH ! 2Vout VT , p VDD k RVT , n 1 kR VDD VT , p k R .(2Vout VT , n ) 1 kR 1 (VDD VT , p ) kr (1 kn kR ! kp Ph.Lorenzini 1 ) kr
( faire) !
VT , n Vth !
W k ! Cox L Composants Actifs - Structure MOS / MOS-FET
128
Inverseur C-MOS en commutation

Effets des interconnections

Cint reprsente les effets des connections entre les 2 portes
Ph.Lorenzini
129
Pour simplifier ltude, les capacits de ltage suivant sont ramenes une capacit quivalente Cload Ltude des transitoires se rsume alors la charge et dcharge de cette capacit.
Cload
Cload ! C gd ,n C gd , p Cdb , n Cdb , p Cint C g

Inverseur C-MOS en commutation : temps de retard, temps de monte et de descente

Temps de retard ou de propagation:
XPLH : temps de propagation du

niveau bas au niveau haut. XPHL : temps de propagation du niveau haut au niveau bas. Temps de propagation du signal travers linverseur:
X PHL X PLH XP ! 2
Inverseur C-MOS en commutation : temps de retard, temps de monte et de descente

Temps de monte et de descente:

VOH
V10% ! VOL 0.1(VO H VOL ) V90% ! VOL 0.9(VOH VO L ) X fall ! t B t A X rise ! t D tC

VOL
Inverseur C-MOS en commutation:

Calcul du temps de retard ou propagation:
Cload
dVout ! iC ! iD , p iD ,n dt
Calcul du temps de descente:

Vin passe de VOL VOH nMOS passant et dcharge Cload pMOS est bloqu ID,p }0
Cload
Ph.Lorenzini
dVout ! iD ,n dt
Attention : en cours de commutation, le rgime de fonctionnement des MOS change !! Dans notre cas, il faudra calculer 2 temps
Ph.Lorenzini
134

On obtient finalement ( faire !)
X PHL
2VT ,n 4(VOH VT ,n ) Cload ! ln 1 V V kn (VOH VT , n ) VOH VT ,n OH OL

2(VOH VOL VT , p ) 2 VT , p Cload 1 ln VOH V50% VOL VT , p ) VOH VOL VT , p
X PLH !
k p (VOH
Ph.Lorenzini
135

Puissance dissipe sur une priode pour une porte C-MOS: cest la puissance qui sert charger et dcharger la capacit de charge Cload.
Pmoy
1T ! v(t ).i(t )dt T0

2 DD
Pmoy ! CloadV
Ph.Lorenzini
f
136

Autre source de consommation: le courant de court circuit:
Ph.Lorenzini
137
Rfrences bibliographiques

S.M. Sze Physics of semiconductors devices , 2 dition, Wiley and Sons, New York, 1981 H.Mathieu, Physique des semi-conducteurs et des composants lectroniques , 4 dition, Masson 1998. J. Singh, semiconductors devices : an introduction , McGraw-Hill, Inc 1994 Y.Taur et T.H. Ning, Fundamentals of Modern VLSI devices , Cambridge University Press, 1998. K.K. Ng, complete guide to semiconductor devices , McGraw-Hill, Inc, 1995 E. H. Nicollian et J. R. Brews, MOS Physics and Technology , John Wiley and Sons, 1982 S.M. Kang et Y. Leblebici, CMOS Digital Integrated Circuits :analysis and design , Mc Graw Hill, 2 dition., 1999 J. Millman et A. Grabel, microlectronique , Mc Graw Hill, 1995
Ph.Lorenzini
Les figures sont tires en grande partie/ MOS-FET diffrents ouvrages Composants Actifs - Structure MOS de ces
138

Chap 6

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Chap 6

Uploaded by

Copyright:

Available Formats

Structure MOS transistor MOSFET

Composants Actifs - Structure MOS / MOS-FET

Structure Mtal Oxyde Semi-conducteur  Diffrents rgimes:

Structure Mtal Oxyde Semiconducteur

Composants Actifs Structure MOS / MOS-FET Diagramme nergtique hors -quilibre

Mise en quilibre de la structure

Les diffrents rgimes de fonctionnement : f(travaux de sortie)

Les diffrents rgimes de fonctionnement : f(Vg)

Composants Actifs - Structure MOS / MOS-FET

eJFi ! EF  EFi " 0

Champ, potentiel et charges dans le silicium

eV ( x) e(V ( x)  JFi ) n( x) ! n0 exp( ) ! ni exp( ) kT kT

e(V ( x)  JFi ) p ( x) ! ni exp( ) kT

Composants Actifs - Structure MOS / MOS-FET

Champ, potentiel et charges dans le silicium

Champ, potentiel et charges dans le silicium

on intgre cette quation depuis le volume ( bulk ) vers la surface

Or le champ lectrique est donn par:

Composants Actifs - Structure MOS / MOS-FET

Champ, potentiel et charges dans le silicium

Avec la longueur de Debye:

En utilisant le thorme de Gauss:

Champ, potentiel et charges dans le silicium

Seuil de forte inversion Critre pour le seuil de forte inversion:

Mesure de la capacit de la structure MOS idale

Dtection synchrone ( lock in amplifier )

Loxyde et le SC se comporte comme des capacits

Composants Actifs - Structure MOS / MOS-FET SC

Mesure de la capacit de la structure MOS idale

Elle sexprime galement par :

QM dQM Cox ! ! (VG  VS ) d (VG  VS )

Mesure de la capacit de la structure MOS idale

Capacit du semi-conducteur semi-

Composants Actifs - Structure MOS / MOS-FET

Mesure de la capacit de la structure MOS idale

Capacit globale de la structure:

dQSC dQM ! ! dVG dVG

Soit encore en combinant les 3 expressions:

1 1 !  soit 2 capacits en srie Cox CSC

Mesure de la capacit de la structure MOS idale

La charge dans le SC dpend du rgime de fonctionnement 2 types de charges, fixes et mobiles:

QSC ! porteurs libres  charge fixes ! QS  Qdep

Mesure de la capacit de la structure MOS idale

Composants Actifs - Structure MOS / MOS-FET

Mesure de la capacit de la structure MOS idale

Composants Actifs - Structure MOS / MOS-FET

Capacit de la structure MOS idale

Rgime daccumulation: VS<0 ie VG<0 daccumulation

2kT 1 2kT 2kT e 1 I Q 1 } 0 ! 1  1 e1  " e 1 ! CMOSeL Cox V VgV VS $ C  C C 

Calcul analytique analytique:

Capacit de la structure MOS idale

Cox1 2I SC kT I ox S eV CMOS (dpltion) ! ! QSC !  I ! ?2eN AI SCVS A2 ! Qdep 2 eLD  ox W kT 1  (2CoxVg / I SC eN A ) d

dQSC eN AI SC I SC ! CSC !  2V ! W dVS S dep

Capacit de la structure MOS idale

Composants Actifs - Structure MOS / MOS-FET

Capacit de la structure MOS idale

Rgime de forte inversion inversion: (Attention : ici structure idale !!!!!)

Seule solution : gnration thermique ou optique

Capacit de la structure MOS idale

Rgime de forte inversion: inversion (Attention : ici structure idale !!!!!)

Cest le premier phnomne qui domine, mais il est lent .

Capacit de la structure MOS idale

Rgime de forte inversion inversion: (Attention : ici structure idale !!!!!)

Structure Mtal Oxyde Semi-conducteur Diffrents rgimes:

eJFi ! EF EFi " 0

eV ( x) e(V ( x) JFi ) n( x) ! n0 exp( ) ! ni exp( ) kT kT

e(V ( x) JFi ) p ( x) ! ni exp( ) kT

QM dQM Cox ! ! (VG VS ) d (VG VS )

dQSC dQM ! ! dVG dVG

1 1 ! soit 2 capacits en srie Cox CSC

QSC ! porteurs libres charge fixes ! QS Qdep

2kT 1 2kT 2kT e 1 I Q 1 } 0 ! 1 1 e1 " e 1 ! CMOSeL Cox V VgV VS $ C C C

Cox1 2I SC kT I ox S eV CMOS (dpltion) ! ! QSC ! I ! ?2eN AI SCVS A2 ! Qdep 2 eLD ox W kT 1 (2CoxVg / I SC eN A ) d

dQSC eN AI SC I SC ! CSC ! 2V ! W dVS S dep

1 1 4kT ln( N A / ni ) ! Cmin Cox I sc e 2 N A

V ( x,VS ) ! V ( x) Qit (VS )H ( x d ox )

xV ( x,VS )dx 1 ! Cox I ox

xV ( x)dx Qit (VS )dox d ox

Qss HVg ! Cox

Qox (VS ) (Vg (VS ) ! ! VFB Cox

1 1 ! COX CSC Cit

(Q ! eN aW (VSB ) eN aWmax ! 2eN a [ 2* Fi VSB 2* Fi ]

Effet de la temprature: Modification du gap